JP5262531B2 - レベルシフト回路 - Google Patents

Description

この発明は、電源電圧の高い回路から電源電圧の低い回路への信号伝達を行うレベルシフト回路に関する。

図４は、従来のレベルシフト回路の構成例を示す回路図である。このレベルシフト回路は、Ｐチャネル電界効果トランジスタ（以下、単にＰチャネルトランジスタまたはトランジスタという。）Ｍ１、Ｍ３、Ｍ５およびＭ７と、Ｎチャネル電界効果トランジスタ（以下、単にＮチャネルトランジスタまたはトランジスタという。）Ｍ２、Ｍ４、Ｍ６およびＭ８とにより構成されている。図４において、“ＨＰ”なる表記がなされたＰチャネルトランジスタＭ１、Ｍ３およびＭ５と、“ＨＮ”なる表記がなされたＮチャネルトランジスタＭ２、Ｍ４およびＭ６は、２Ｖ程度の閾値を有する高耐圧トランジスタである。また、“Ｐ”なる表記がなされたＰチャネルトランジスタＭ７と、“Ｎ”なる表記がなされたＮチャネルトランジスタＭ８は、０．５Ｖ程度の閾値を有する低耐圧トランジスタである。ここで、閾値は、所定のドレインおよびソース間電圧を与えた状態でゲート電圧を０Ｖから増加させた場合において、ドレイン電流が流れ始めるときのゲート電圧である。

レベルシフト回路は、トランジスタＭ１〜Ｍ４からなり、第１の電源３０１から第１の電源電圧（例えば２０Ｖ）が与えられる第１の回路１０と、トランジスタＭ５〜Ｍ８からなり、第２の電源３０２から第１の電源電圧よりも低い第２の電源電圧（例えば３Ｖ）が与えられる第２の回路２０とに大別することができる。

第１の回路１０において、ＰチャネルトランジスタＭ１およびＭ３の各ソースは第１の高電位電源線１０１に接続されており、ＮチャネルトランジスタＭ２のソースは第１の低電位電源線２０１に、ＮチャネルトランジスタＭ４のソースは第２の低電位電源線２０２に接続されている。そして、ＰチャネルトランジスタＭ１およびＮチャネルトランジスタＭ２は、各々のゲートが相互に接続されて入力端子を構成すると共に、各々のドレインが相互に接続されて出力端子を構成し、入力端子に与えられる入力信号ＩＮの論理レベルの反転を行って、出力端子から信号Ａとして出力する第１段目のインバータを構成している。また、ＰチャネルトランジスタＭ３およびＮチャネルトランジスタＭ４は、各々のゲートが相互に接続されて入力端子を構成すると共に各々のドレインが相互に接続されて出力端子を構成し、入力端子に与えられる第１段目のインバータの出力信号Ａの論理レベルの反転を行って、出力端子から信号Ｂとして出力する第２段目のインバータを構成している。

第２の回路２０において、ＰチャネルトランジスタＭ５およびＭ７の各ソースは第２の高電位電源線１０２に接続されており、ＮチャネルトランジスタＭ６およびＭ８の各ソースは第２の低電位電源線２０２に接続されている。そして、ＰチャネルトランジスタＭ５およびＮチャネルトランジスタＭ６は、各々のゲートが相互に接続されて入力端子を構成すると共に各々のドレインが相互に接続されて出力端子を構成し、入力端子に与えられる第２段目のインバータの出力信号Ｂの論理レベルの反転を行って、出力端子から信号Ｃとして出力する第３段目のインバータを構成している。また、ＰチャネルトランジスタＭ７およびＮチャネルトランジスタＭ８は、各々のゲートが相互に接続されて入力端子を構成すると共に、各々のドレインが相互に接続されて出力端子を構成し、入力端子に与えられる第３段目のインバータの出力信号Ｃの論理レベルの反転を行って、出力端子から信号ＯＵＴとして出力する第４段目のインバータを構成している。

第１の高電位電源線１０１は、第１の電源３０１の正極に接続されている。また、第２の高電位電源１０２は、第２の電源３０２の正極に接続されている。第１の電源３０１の負極と第２の電源３０２の負極は共通接続されており、第１の低電位電源線２０１および第２の低電位電源線２０２はこの第１の電源３０１の負極と第２の電源３０２の負極との共通接続点に接続されている。

ここで、第１の回路１０において、ＮチャネルトランジスタＭ２のソースとＮチャネルトランジスタＭ４のソースとの間で低電位電源線が２本の低電位電源線２０１および２０２に分断されているのは、第１の電源電圧の下で動作している回路（第１の回路１０を含む。）において発生するノイズが第２の電源電圧の下で動作している回路（第２の回路２０を含む。）に伝播するのを防ぐためである。また、第１の回路１０と第２の回路２０との間において、ＮチャネルトランジスタＭ４のソースとＮチャネルトランジスタＭ６のソースが第２の低電位電源線２０２を介して相互に接続されているのは、ＮチャネルトランジスタＭ４がＯＮ状態になったときにＮチャネルトランジスタＭ６のゲートの充電電荷の放電を確実に行ってＮチャネルトランジスタＭ６を迅速にＯＦＦ状態に遷移させるためである。

以上の構成において、第１の回路１０に与えられる第１の電源電圧が２０Ｖ、第２の回路２０に与えられる第２の電源電圧が３Ｖであるとすると、第１の回路１０の出力信号Ｂは、０Ｖ〜２０Ｖまで変化する。そして、第１の回路１０の出力信号Ｂが０Ｖであるときは、第２の回路２０におけるＰチャネルトランジスタＭ５がＯＮ状態、ＮチャネルトランジスタＭ６がＯＦＦ状態となるため、第３段目のインバータの出力信号Ｃは３Ｖとなる。そして、第３段目のインバータの出力信号Ｃが３Ｖとなることから、ＰチャネルトランジスタＭ７がＯＦＦ状態、ＮチャネルトランジスタＭ８がＯＮ状態となり、第４段目のインバータの出力信号、すなわち、レベルシフト回路の出力信号ＯＵＴは０Ｖとなる。一方、第１の回路１０の出力信号Ｂが２０Ｖであるときは、第２の回路２０におけるＰチャネルトランジスタＭ５がＯＦＦ状態、ＮチャネルトランジスタＭ６がＯＮ状態となるため、第３段目のインバータの出力信号Ｃは０Ｖとなる。そして、第３段目のインバータの出力信号Ｃが０Ｖとなることから、ＰチャネルトランジスタＭ７がＯＮ状態、ＮチャネルトランジスタＭ８がＯＦＦ状態となり、レベルシフト回路の出力信号ＯＵＴは３Ｖとなる。
なお、この種のレベルシフト回路に関しては例えば特許文献１に開示されている。
特開２００２−３４４３０３号

ところで、上述した従来のレベルシフト回路は、第１の回路１０および第２の回路２０に共通の電位を与える電源線、すなわち、図４に示す例では第２の低電位電源線２０２にノイズが発生すると、そのノイズの影響がレベルシフト回路の出力信号ＯＵＴに現れる場合があるという問題があった。さらに詳述すると、第１の回路１０のＮチャネルトランジスタＭ４がＯＮ状態であるときに第２の低電位電源線２０２にノイズが発生すると、このノイズの影響によりＮチャネルトランジスタＭ４のドレインの電位（すなわち、出力信号Ｂ）が上昇し易い。何故ならば、第１の回路１０には第１の電源電圧が与えられているため、第１の回路１０のＮチャネルトランジスタＭ４がＯＮ状態であるときのＮチャネルトランジスタＭ４のＯＮ抵抗は低く、この低いＯＮ抵抗を介して、ノイズが第２の低電位電源線２０２からＮチャネルトランジスタＭ４のドレインに伝播するからである。ここで、第２の回路１０２に与えられる第２の電源電圧は例えば３Ｖ程度の低い電圧であるため、第２の回路２０の論理スレッショルド、すなわち、ＰチャネルトランジスタＭ５およびＮチャネルトランジスタＭ６からなるインバータにおいて出力信号Ｃの論理レベルが反転する入力信号Ｂの閾値は１．５Ｖ程度の低い電圧になる。このため、ノイズの影響によりＮチャネルトランジスタＭ４のドレインの電位がこの第２の回路２０の論理スレッショルドを越える場合があり、かかる場合には第２の回路２０の出力信号ＯＵＴの論理レベルが反転するという問題が発生する。

この発明は、以上説明した事情に鑑みてなされたものであり、その目的は、レベルシフト回路における第１および第２の回路に共通の電位を与える電源線にノイズが発生する場合に、レベルシフト回路の出力信号にノイズの影響が現れるのを防止することにある。

この発明は、第１の電源電圧が与えられる第１の回路と、前記第１の電源電圧よりも低い第２の電源電圧が高電位電源線および低電位電源線を介して与えられ、前記第１の回路の出力信号のレベルシフトを行って出力する第２の回路であって、前記高電位電源線または前記低電位電源線のうち前記第１の回路および当該第２の回路に共通の電位を与える電源線に接続され、前記第１の回路の出力信号によりＯＮ／ＯＦＦ状態が切り換わる第１のトランジスタと、前記第１のトランジスタと同じ導電型のトランジスタであり、前記第１の回路の出力信号の論理値を反転した論理値を有し、かつ、前記第２の電源電圧より大きな振幅を有する信号によりＯＮ／ＯＦＦ状態が切り換わる第２のトランジスタとが、前記高電位電源線および前記低電位電源線間に直列に介挿されてなり、前記第１および第２のトランジスタ間の接続点の電圧に基づいて出力信号を発生する第２の回路とを具備することを特徴とするレベルシフト回路を提供する。

かかる発明によれば、第２のトランジスタは、第１の回路の出力信号の論理値を反転した論理値を有し、かつ、第２の電源電圧より大きな振幅を有する信号によりＯＮ／ＯＦＦ状態が切り換えられるようになっているので、高電位電源線または低電位電源線のうち第１の回路および第２の回路に共通の電位を与える電源線にノイズが発生し、このノイズの影響により第１のトランジスタがＯＦＦ状態からＯＮ状態に転じる場合でも、第２のトランジスタはＯＮ状態とされる。このとき第２のトランジスタは、第２の電源電圧より大きな振幅を持った信号によりＯＮ状態とされるので、第１のトランジスタと同じ導電型の第２のトランジスタのＯＮ抵抗は、第２の電源電圧の下で動作している第１のトランジスタのＯＮ抵抗よりも低くなる。従って、ノイズの影響によって第１のトランジスタがＯＦＦ状態からＯＮ状態に転じたとしても、それにより第１のトランジスタと第２のトランジスタとの接続点の論理値が反転することはなく、レベルシフト回路の出力信号にノイズの影響が現れるのを防止することができる。

以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１はこの発明の第１実施形態であるレベルシフト回路の構成を示す回路図である。なお、この図１において、前述した図４に示す構成と対応する部分には共通の符号を使用し、重複した説明を省略する。図１において、第２の回路２０Ａは、前掲図４の第２の回路２０に対し、高耐圧のＮチャネルトランジスタＭ９を付加した構成となっている。このＮチャネルトランジスタＭ９は、ＮチャネルトランジスタＭ６と同程度のトランジスタサイズ（ゲート幅／ゲート長）を有しており、ドレインが第２の高電位電線１０２に接続され、ソースがＮチャネルトランジスタＭ６のドレインに接続されている。本実施形態では、第１の低電位電源線２０１および第２の低電位電源線２０２が第１の回路１０および第２の回路２０Ａに共通の電位を与える電源線である。そして、ＮチャネルトランジスタＭ６は、第１の回路１０および第２の回路２０Ａに共通の電位を与える電源線に接続され、第１の回路１０の出力信号ＢによりＯＮ／ＯＦＦ状態が切り換わる第１のトランジスタである。また、新たに付加されたＮチャネルトランジスタＭ９は、第２の高電位電源線１０２および第２の低電位電源線２０２間に第１のトランジスタと直列に接続され、第１のトランジスタと同じ導電型の第２のトランジスタである。そして、第２の回路２０Ａでは、第１のトランジスタであるＮチャネルトランジスタＭ６のドレインと第２のトランジスタであるＮチャネルトランジスタＭ９のソースの接続点の電位を、ＰチャネルトランジスタＭ７およびＮチャネルトランジスタＭ８からなるインバータによってレベル反転したものが信号ＯＵＴとして出力される。

第３の回路３０は、高耐圧のＰチャネルトランジスタＭ１０および高耐圧のＮチャネルトランジスタＭ１１により構成されたインバータである。ここで、ＰチャネルトランジスタＭ１０のソースは第１の高電位電源線１０１に接続され、ＮチャネルトランジスタＭ１１のソースは第２の低電位電源線２０２に接続されている。そして、ＰチャネルトランジスタＭ１０およびＮチャネルトランジスタＭ１１は、各々のゲート同士が接続されて入力端子を構成しており、この入力端子には第１の回路１０の出力信号Ｂが与えられる。また、ＰチャネルトランジスタＭ１０およびＮチャネルトランジスタＭ１１は、各々のドレイン同士が接続されて出力端子を構成しており、この出力端子は第２のトランジスタであるＮチャネルトランジスタＭ９のゲートに接続されている。ここで、第３の回路３０には、第１の高電位電源線１０１および第２の低電位電源線２０２を介して第１の電源電圧（例えば２０Ｖ）が与えられる。従って、この第３の回路３０は、第１の回路１０の出力信号Ｂの論理値を反転した論理値を有し、かつ、第２の電源電圧より大きな振幅、具体的には第１の電源電圧と同じ振幅を持った信号により第２のトランジスタであるＮチャネルトランジスタＭ９のＯＮ／ＯＦＦ状態を切り換えるものである。

以上の構成において、第１の回路１０の出力信号Ｂが２０Ｖである場合、第２の回路２０Ａでは、ＮチャネルトランジスタＭ６がＯＮ状態、ＰチャネルトランジスタＭ５がＯＦＦ状態となる。また、第１の回路１０の出力信号Ｂが２０Ｖである場合、第３の回路３０の出力信号は０Ｖとなる。このため、第２の回路２０ＡにおけるＮチャネルトランジスタＭ９はＯＦＦ状態となる。ここで、第３の回路３０におけるＮチャネルトランジスタＭ１１は、第２の回路２０ＡのＮチャネルトランジスタＭ６と同様に、第２の低電位電源線２０２にソースが接続されている。このため、ＮチャネルトランジスタＭ６がＯＮ状態となってＮチャネルトランジスタＭ９のソースに第２の低電位電源線２０２の電位が現れるとき、ＮチャネルトランジスタＭ１１がＯＮ状態となってＮチャネルトランジスタＭ９のゲートに第２の低電位電源線２０２の電位が現れる。従って、ＮチャネルトランジスタＭ９のゲートおよびソース間の電圧が０Ｖになって、ＮチャネルトランジスタＭ９は確実にＯＦＦ状態となる。本実施形態において第３の回路３０のＮチャネルトランジスタＭ１１のソースを第２の低電位電源線２０２に接続しているのは、このように、第２の回路２０ＡのＮチャネルトランジスタＭ６がＯＮ状態となるときにＮチャネルトランジスタＭ９を確実にＯＦＦ状態にするためである。そして、このようにＮチャネルトランジスタＭ６がＯＮ、ＮチャネルトランジスタＭ９がＯＦＦとなった状態では、第１のトランジスタであるＮチャネルトランジスタＭ６のドレインと第２のトランジスタであるＮチャネルトランジスタＭ９のソースの接続点の電位は０Ｖとなるため、第２の回路２０Ａの出力信号ＯＵＴは３Ｖとなる。

一方、第１の回路１０の出力信号Ｂが０Ｖである場合、第２の回路２０Ａでは、ＮチャネルトランジスタＭ６がＯＦＦ状態、ＰチャネルトランジスタＭ５がＯＮ状態となる。また、第１の回路１０の出力信号Ｂが０Ｖである場合、第３の回路３０の出力信号は２０Ｖとなる。このため、第２の回路２０ＡにおけるＮチャネルトランジスタＭ９はＯＮ状態となる。そして、この状態では、第１のトランジスタであるＮチャネルトランジスタＭ６のドレインと第２のトランジスタであるＮチャネルトランジスタＭ９のソースの接続点の電位は３Ｖとなるため、第２の回路２０Ａの出力信号ＯＵＴは０Ｖとなる。

ここで、第２の低電位電源線２０２にノイズが発生すると、このノイズが、ＯＮ抵抗の低い第１の回路１０のＮチャネルトランジスタＭ４を介して伝播し、第１の回路１０の出力信号Ｂに現れる場合がある。そして、このノイズの影響により第１の回路１０の出力信号Ｂが例えば２Ｖ程度になると、ＮチャネルトランジスタＭ６がＯＮ状態となる。しかしながら、第１の回路１０の出力信号Ｂが２Ｖ程度になったとしても、第３の回路３０の論理スレッショルドはそれよりも高いため、第３の回路３０は２０Ｖのゲート電圧をＮチャネルトランジスタＭ９に与え、ＮチャネルトランジスタＭ９はＯＮ状態を維持する。このとき、ＮチャネルトランジスタＭ６のゲート電圧が２Ｖ程度であるのに対し、ＮチャネルトランジスタＭ９のゲート電圧は２０Ｖであるので、ＮチャネルトランジスタＭ９のＯＮ抵抗はＮチャネルトランジスタＭ６のＯＮ抵抗に比べて圧倒的に低い。従って、ＮチャネルトランジスタＭ６がノイズの影響により一時的にＯＦＦ状態からＯＮ状態に転じたとしても、ＮチャネルトランジスタＭ６のドレインとＮチャネルトランジスタＭ９のソースの接続点の電位の落ち込みは僅かであり、当該接続点の電位がＰチャネルトランジスタＭ７およびＮチャネルトランジスタＭ８からなるインバータの論理スレッショルドを下回ることはない。従って、本実施形態によれば、第２の低電位電源線２０２にノイズが発生する状況でも、そのノイズの影響がレベルシフト回路の出力信号ＯＵＴに現れるのを防止することができる。

＜第２実施形態＞
図２はこの発明の第２実施形態であるレベルシフト回路の構成を示す回路図である。なお、この図２において前掲図１の各部と対応する部分には共通の符号を使用し、その説明を省略する。図２に示すレベルシフト回路において、第２の回路２０Ｂは、前掲図１の第２の回路２０ＡからＰチャネルトランジスタＭ５を削除した構成となっている。この構成において、ＮチャネルトランジスタＭ９は、第１の回路１０の出力信号Ｂが０ＶのときにＯＮ状態となり、第１の回路１０の出力信号Ｂが２０ＶのときにＯＦＦ状態となり、この意味において図１におけるＰチャネルトランジスタＭ５と同じ役割を果たす。従って、本実施形態のようにＰチャネルトランジスタＭ５を削除したとしても、上記第１実施形態と同様な効果が得られる。なお、本実施形態において、第１の回路１０の出力信号Ｂを第３の回路３０に入力する代わりに、図２に破線で示すように、第１の回路１０に対する入力信号ＩＮを第３の回路３０に入力しても同様な効果が得られる。上記第１実施形態についても同様である。

＜第３実施形態＞
上記第１実施形態および第２実施形態では、第１の電源３０１および第２の電源３０２の負極同士を接続し、この負極同士の接続点から第１の低電位電源線２０１および第２の低電位電源線２０２を介して第１の回路および第２の回路の共通の電位を与え、第１の電源３０１および第２の電源３０２の各正極から第１の高電位電源線１０１および第２の高電位電源線１０２を各々介して、第１の回路および第２の回路に異なる電源電圧を与えた。しかしながら、第１の電源３０１および第２の電源３０２の正極同士を接続し、この正極同士の接続点から第１の高電位電源線１０１および第２の高電位電源線１０２を介して第１の回路および第２の回路の共通の電位を与え、第１の電源３０１および第２の電源３０２の各負極から第１の低電位電源線２０１および第２の低電位電源線２０２を各々介して、第１の回路および第２の回路に異なる電源電圧を与える場合もある。図３は、後者の用途に適した本発明の第３実施形態であるレベルシフト回路の構成を示す回路図である。なお、この図において、前掲図１の各部と対応する部分には共通の符号を使用し、その説明を省略する。

第１の回路１０Ｃでは、前掲図１の第１の回路１０と異なり、ＮチャネルトランジスタＭ２およびＭ４のソースは第１の低電位電源線２０１に接続されており、ＰチャネルトランジスタＭ１のソースは第１の高電位電源線１０１に、ＰチャネルトランジスタＭ３のソースは第２の高電位電源線１０２に接続されている。

ここで、第１の回路１０Ｃにおいて、ＰチャネルトランジスタＭ１のソースとＰチャネルトランジスタＭ３のソースとの間で高電位電源線が２本の高電位電源線１０１および１０２に分断されているのは、第１の電源電圧の下で動作している回路（第１の回路１０Ｃを含む。）において発生するノイズが第２の電源電圧の下で動作している回路（第２の回路２０Ｃを含む。）に伝播するのを防ぐためである。また、第１の回路１０Ｃと第２の回路２０Ｃとの間において、ＰチャネルトランジスタＭ３のソースとＰチャネルトランジスタＭ５のソースが第２の高電位電源線１０２を介して相互に接続されているのは、ＰチャネルトランジスタＭ３がＯＮ状態になったときにＰチャネルトランジスタＭ５のゲートの充電電荷の放電を確実に行ってＰチャネルトランジスタＭ５を迅速にＯＦＦ状態に遷移させるためである。

第２の回路２０Ｃは、前掲図１の第２の回路２０Ａに対し、ＮチャネルトランジスタＭ６を削除するとともにＰチャネルトランジスタＭ１２を付加する変更を行なったものである。ここで、ＰチャネルトランジスタＭ１２は、ＰチャネルトランジスタＭ５と同程度のトランジスタサイズ（ゲート幅／ゲート長）を有しており、ドレインが第２の低電位電線２０２に接続され、ソースがＰチャネルトランジスタＭ５のドレインに接続されている。本実施形態では、第１の高電位電源線１０１および第２の高電位電源線１０２が第１の回路１０Ｃおよび第２の回路２０Ｃに共通の電位を与える電源線である。そして、ＰチャネルトランジスタＭ５は、第１の回路１０Ｃおよび第２の回路２０Ｃに共通の電位を与える電源線に接続され、第１の回路１０Ｃの出力信号ＢによりＯＮ／ＯＦＦ状態が切り換わる第１のトランジスタである。また、ＰチャネルトランジスタＭ１２は、高電位電源線１０２および低電位電源線２０２間に第１のトランジスタＭ５と直列に接続され、第１のトランジスタＭ５と同じ導電型の第２のトランジスタである。そして、第２の回路２０Ｃでは、第１のトランジスタであるＰチャネルトランジスタＭ５のドレインと第２のトランジスタであるＰチャネルトランジスタＭ１２のソースの接続点の電位を、ＰチャネルトランジスタＭ７およびＮチャネルトランジスタＭ８からなるインバータによってレベル反転したものが信号ＯＵＴとして出力される。

第３の回路３０Ｃでは、ＰチャネルトランジスタＭ１０のソースは第２の高電位電源線１０２に接続され、ＮチャネルトランジスタＭ１１のソースは第１の低電位電源線２０１に接続されている。そして、ＰチャネルトランジスタＭ１０およびＮチャネルトランジスタＭ１１は、各々のゲート同士が接続されて入力端子を構成しており、この入力端子には第１の回路１０Ｃの出力信号Ｂが与えられる。また、ＰチャネルトランジスタＭ１０およびＮチャネルトランジスタＭ１１は、各々のドレイン同士が接続されて出力端子を構成しており、この出力端子は第２のトランジスタであるＰチャネルトランジスタＭ１２のゲートに接続されている。

本実施形態では、第１の高電位電源線１０１および第２の高電位電源線１０２が第１の電源３０１および第２の電源３０２の正極同士の接続点に接続される。そして、第１の回路１０Ｃには、第１の低電位電源線２０１を介して、第１の電源３０１の負極から第１の電源電圧（例えば−２０Ｖ）が与えられ、第２の回路２０Ｃには、第２の低電位電源線２０２を介して、第２の電源３０２の負極から第２の電源電圧（例えば−３Ｖ）が与えられる。

第１の回路１０Ｃの出力信号Ｂが−２０Ｖである場合、第２の回路２０Ｃでは、ＰチャネルトランジスタＭ５がＯＮ状態となる。また、第１の回路１０Ｃの出力信号Ｂが−２０Ｖである場合、第３の回路３０Ｃの出力信号は０Ｖとなる。このため、第２の回路２０Ｃでは、ＰチャネルトランジスタＭ１２がＯＦＦ状態となる。ここで、第３の回路３０ＣにおけるＰチャネルトランジスタＭ１０は、第２の回路２０ＣのＰチャネルトランジスタＭ５と同様に、第２の高電位電源線１０２にソースが接続されている。このため、ＰチャネルトランジスタＭ５がＯＮ状態となってＰチャネルトランジスタＭ１２のソースに第２の高電位電源線１０２の電位が現れるとき、ＰチャネルトランジスタＭ１０がＯＮ状態となってＰチャネルトランジスタＭ１２のゲートに第２の高電位電源線１０２の電位が現れる。従って、ＰチャネルトランジスタＭ１２のゲートおよびソース間の電圧が０Ｖになって、ＰチャネルトランジスタＭ１２は確実にＯＦＦ状態となる。本実施形態において第３の回路３０ＣのＰチャネルトランジスタＭ１０のソースを第２の高電位電源線１０２に接続しているのは、このように、ＰチャネルトランジスタＭ５がＯＮ状態となるときにＰチャネルトランジスタＭ１２を確実にＯＦＦ状態にするためである。そして、このようにＰチャネルトランジスタＭ５がＯＮ、ＰチャネルトランジスタＭ１２がＯＦＦとなった状態では、第１のトランジスタであるＰチャネルトランジスタＭ５のドレインと第２のトランジスタであるＰチャネルトランジスタＭ１２のソースの接続点の電位は０Ｖとなるため、第２の回路２０Ｃの出力信号ＯＵＴは−３Ｖとなる。

一方、第１の回路１０Ｃの出力信号Ｂが０Ｖである場合、第２の回路２０Ｃでは、ＰチャネルトランジスタＭ５がＯＦＦ状態となる。また、第１の回路１０Ｃの出力信号Ｂが０Ｖである場合、第３の回路３０の出力信号は−２０Ｖとなる。このため、第２の回路２０ＣにおけるＰチャネルトランジスタＭ１２はＯＮ状態となる。そして、この状態では、第１のトランジスタであるＰチャネルトランジスタＭ５のドレインと第２のトランジスタであるＰチャネルトランジスタＭ１２のソースの接続点の電位は−３Ｖとなるため、第２の回路２０Ｃの出力信号ＯＵＴは０Ｖとなる。

ここで、第２の高電位電源線１０２にノイズが発生すると、このノイズが、ＯＮ抵抗の低い第１の回路１０ＣのＰチャネルトランジスタＭ３を介して伝播し、第１の回路１０Ｃの出力信号Ｂに現れる場合がある。そして、このノイズの影響により第１の回路１０Ｃの出力信号Ｂが例えば−２Ｖ程度になると、ＰチャネルトランジスタＭ５がＯＮ状態となる。しかしながら、第１の回路１０Ｃの出力信号Ｂが−２Ｖ程度になったとしても、第３の回路３０Ｃの論理スレッショルドはそれよりも低いため、第３の回路３０Ｃは−２０Ｖのゲート電圧をＰチャネルトランジスタＭ１２に与え、ＰチャネルトランジスタＭ１２はＯＮ状態を維持する。このとき、ＰチャネルトランジスタＭ５のゲート電圧が−２Ｖ程度であるのに対し、ＰチャネルトランジスタＭ１２のゲート電圧は−２０Ｖであるので、ＰチャネルトランジスタＭ１２のＯＮ抵抗はＰチャネルトランジスタＭ５のＯＮ抵抗に比べて圧倒的に低い。従って、ＰチャネルトランジスタＭ５がノイズの影響により一時的にＯＦＦ状態からＯＮ状態に転じたとしても、ＰチャネルトランジスタＭ５のドレインとＰチャネルトランジスタＭ１２のソースの接続点の電位の上昇は僅かであり、当該接続点の電位がＰチャネルトランジスタＭ７およびＮチャネルトランジスタＭ８からなるインバータの論理スレッショルドを上回ることはない。従って、本実施形態によれば、第２の高電位電源線１０２にノイズが発生する状況でも、そのノイズの影響がレベルシフト回路の出力信号ＯＵＴに現れるのを防止することができる。

＜他の実施形態＞
以上、この発明の各種の実施形態について説明したが、この発明にはこれ以外にも他の実施形態が考えられる。例えば上記各実施形態では、第３の回路３０または３０Ｃに対し、第１の回路１０または１０Ｃに与える第１の電源電圧と同じ電源電圧を与えたが、第３の回路３０または３０Ｃに与える電源電圧は第１の電源電圧と必ずしも同じである必要はなく、第２の回路２０Ａ、２０Ｂまたは２０Ｃに与える第２の電源電圧よりも大きければよい。また、上記各実施形態では、電界効果トランジスタを用いてレベルシフト回路を構成したが、この発明によるレベルシフト回路はバイポーラトランジスタにより構成することも可能である。

この発明の第１実施形態であるレベルシフト回路の構成を示す回路図である。 この発明の第２実施形態であるレベルシフト回路の構成を示す回路図である。 この発明の第２実施形態であるレベルシフト回路の構成を示す回路図である。 従来のレベルシフト回路の構成を示す回路図である。

符号の説明

１０，１０Ｃ……第１の回路、２０，２０Ａ，２０Ｂ，２０Ｃ……第２の回路、３０，３０Ｃ……第３の回路、Ｍ１，Ｍ３，Ｍ５，Ｍ１０，Ｍ１２……高耐圧のＰチャネルトランジスタ、Ｍ２，Ｍ４，Ｍ６，Ｍ１１，Ｍ９……高耐圧のＮチャネルトランジスタ、Ｍ７……低耐圧のＰチャネルトランジスタ、Ｍ８……低耐圧のＮチャネルトランジスタ、１０１……第１の高電位電源線、１０２……第２の高電位電源線、２０１……第１の低電位電源線、２０２……第２の低電位電源線。

Claims (4)

1. 第１の電源電圧が与えられる第１の回路と、
   前記第１の電源電圧よりも低い第２の電源電圧が高電位電源線および低電位電源線を介して与えられ、前記第１の回路の出力信号のレベルシフトを行って出力する第２の回路であって、前記高電位電源線または前記低電位電源線のうち前記第１の回路および当該第２の回路に共通の電位を与える電源線に接続され、前記第１の回路の出力信号によりＯＮ／ＯＦＦ状態が切り換わる第１のトランジスタと、前記第１のトランジスタと同じ導電型のトランジスタであり、前記第１の回路の出力信号の論理値を反転した論理値を有し、かつ、前記第２の電源電圧より大きな振幅を有する信号によりＯＮ／ＯＦＦ状態が切り換わる第２のトランジスタとが、前記高電位電源線および前記低電位電源線間に直列に介挿されてなり、前記第１および第２のトランジスタ間の接続点の電圧に基づいて出力信号を発生する第２の回路とを具備し、
   前記共通の電位を与える電源線には前記第１の回路の出力信号を生成する前記第１の回路内のトランジスタが接続されており、当該トランジスタがＯＮ状態となる場合に前記第２のトランジスタをＯＮ状態とし、前記共通の電位を与える電源線に生じるノイズの影響により前記第１および第２のトランジスタ間の接続点の論理値が反転するのを防止することを特徴とするレベルシフト回路。
2. 前記第１の電源電圧と同じ電源電圧の下で動作し、前記第１の回路の出力信号または前記第１の回路において発生する前記第１の回路の出力信号と連動する信号に基づいて、前記第２のトランジスタのＯＮ／ＯＦＦ状態を切り換える信号を出力する第３の回路を有し、前記第３の回路に電源電圧を供給する高電位電源線および低電位電源線の一方が、前記共通の電位を与える電源線と共通の電源線であることを特徴とする請求項１に記載のレベルシフト回路。
3. 前記第１および第２のトランジスタが高耐圧トランジスタであることを特徴とする請求項１または２に記載のレベルシフト回路。
4. 前記第１および第２のトランジスタが同程度のトランジスタサイズを有することを特徴とする請求項１〜３のいずれか１の請求項に記載のレベルシフト回路。

Images