TWI382667B - 比較器 - Google Patents

比較器 Download PDF

Info

Publication number
TWI382667B
TWI382667B TW097136211A TW97136211A TWI382667B TW I382667 B TWI382667 B TW I382667B TW 097136211 A TW097136211 A TW 097136211A TW 97136211 A TW97136211 A TW 97136211A TW I382667 B TWI382667 B TW I382667B
Authority
TW
Taiwan
Prior art keywords
field effect
voltage
effect transistor
channel field
source
Prior art date
Application number
TW097136211A
Other languages
English (en)
Other versions
TW200937867A (en
Inventor
Masaya Suzuki
Yasuomi Tanaka
Nobuaki Tsuji
Hirotaka Kawai
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of TW200937867A publication Critical patent/TW200937867A/zh
Application granted granted Critical
Publication of TWI382667B publication Critical patent/TWI382667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/02—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with tubes only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

比較器
本發明係關於一種比較器，其將兩個輸入電壓進行相互比較，並輸出一相應於一比較結果之信號，且更特定言之，係關於一種由一場效電晶體組成之比較器。
如眾所周知，一比較器係一種將兩個電壓進行相互比較並輸出一顯示一比較結果之信號之電路。對於藉由一此種類型的比較器比較兩個電壓並處理一顯示一比較結果之信號的電路，一些經設計以處理顯示在一電源電壓下的比較結果之該信號，該電源電壓係低於待比較之兩個電壓，其原因如下：例如，為節省藉由整個電路所消耗的電力之一嘗試。圖3A及3B各自顯示此等電路組態。
在圖3A所示之一電路中，為比較目標的電壓A與B被各自輸送至源極隨耦器電路40a與40b。該源極隨耦器電路40a係由一包含一N通道場效電晶體41a之分壓電路組成，該N通道場效電晶體41a之汲極係連接至電源，且其閘極具有該電壓A及插介在該N通道場效電晶體41a之一源極與一接地之間之電阻器42a及43a。該源極隨耦器電路40b亦係由一N通道場效電晶體41b與電阻器42b及43b組成，其呈現一類似的連接關係。施加於該等源極隨耦器電路40a及40b之一電源電壓PVDD必須係一超過用作比較目標之電壓A及B之至少上限的電壓。處於該等源極隨耦器電路40a及40b之後續階段之一比較器50及後續電路具有一電源電壓 AVDD，該電源電壓AVDD係低於被供應至該等源極隨耦器電路40a及40b之該電源電壓PVDD。在此組態中，該源極隨耦器電路40a(40b)將該輸入電壓A(B)施加至由該等電阻器42a及43a(該等電阻器42b及43b)組成之該分壓電路，以因此分配該電壓，且將該輸入電壓A(B)被壓縮成的電壓va及vb施加於該比較器50。該比較器50將該等如此壓縮之電壓va與vb進行相互比較。如上所述，利用該源極隨耦器電路之該電路組態在例如JP-A-2007-142709中被描述。
在圖3B所示之電路中，設置在一前導階段之一比較器60具有超過用作比較目標之該等電壓A及B之至少上限之電源電壓PVDD。在一位準移位電路70之後的一電路具有該電源電壓AVDD，該電源電壓AVDD係低於被供應至該比較器60之該電源電壓PVDD。兩個電源電壓皆係供應至該位準移位電路70。根據電壓A與B之間的比較結果，該比較器60輸出一具有0伏特或具有一接近被供應至該比較器60之電源電壓之位準的信號Vx。該位準移位電路70造成對從該比較器60輸出的信號Vx位準之限制；將該信號轉換成一信號Vout，其上限等於施加於位在該位準移位電路70之後的該電路的電源電壓AVDD；及將經如此轉換的信號供應至後續電路。
然而，在圖3A所示之電路中，當被供應至該等源極隨耦器電路40a及40b之電源電壓減小時，各個輸出信號之一電位差va-vb被壓縮。當該電位差va-vb如上述被壓縮時，該比較器50之操作變得不穩定，使得不能適當操作一後續階 段之電路。在圖3A所示之電路中，該比較器50將壓縮電壓va與vb進行相互比較，且因此引起該等電壓易受外部雜訊影響之問題。如圖3C所示，在圖3B所示之電路中，從該比較器60輸出之信號Vx在自0伏特至該比較器60之電源電壓PVDD之範圍內變化。因此，當從該比較器60輸出之信號Vx下降時，在該輸出信號Vx從該電源電壓PVDD下降至該位準移位電路70之臨限值之前消耗一段時間。因此，從該位準移位電路70輸出之信號Vout的位準之反相被延遲，其引起該比較器60與該位準移位電路70之總的延遲時間變久之問題。
本發明已從環境的角度被設想，且其目的係在於提供一種比較器，該比較器照原樣將為比較目標之兩個大電壓進行比較；可輸出一可藉由一設置於一後續階段之電路被處理之低電壓信號，作為一顯示一比較結果之信號；及包括一在產生一輸出之前之短暫的延遲時間。
為解決該問題，本發明提供一種比較器，其包括：第一及第二場效電晶體，其各自包含相互共同連接之源極與被各自供應第一及第二輸入電壓之閘極；一插介在一共同節點與一第一電源之間之恆定電流源，該共同節點係連接在該第一及第二場效電晶體之該等源極之間；第三及第四場效電晶體，其各自包含連接至電壓不同於該第一電源之一第二電源之源極、連接至該第一場效電晶 體之一汲極之閘極，及連接至該第一及第二場效電晶體之各自汲極之汲極；及一第五場效電晶體，其包含一連接至該第三場效電晶體之一閘極與一汲極之源極、一連接至一連接於該第二及第四場效電晶體之各自汲極之間之節點的汲極，及一連接至該節點之閘極，其中一連接在該第二及第四場效電晶體之各自汲極之間的節點之一電壓被輸出作為一顯示該第一與第二輸入電壓之間的比較結果之信號。
進一步根據本發明，在該第二及第四場效電晶體之各自汲極之間的節點之電壓較佳不超過一藉由以下表達式獲得之一值：V3t+△3ov+V5t+△5ov
其中V3t代表該第三電晶體之臨限值，△3ov代表該第三電晶體之過驅動電壓，V5t代表該第五電晶體之臨限值，且△5ov代表該第五電晶體之過驅動電壓。
根據本發明之比較器，當顯示比較結果之該信號上升並試圖超過一達到接近該第五場效電晶體之一臨限值與該第三場效電晶體之一臨限值之和之電壓時，該第五與第三場效電晶體兩者打開，藉此用作一用於限制顯示該比較結果之該信號電壓的增加。因此，當該信號顯示該比較結果時，該比較器輸出一振幅小於該比較器之電源電壓之信號。此外，本發明之比較器輸出一振幅小於該電源電壓之信號。因此，避免對提供一位準移位電路之必要性，且於 產生一輸出之前所達到的一延遲時間變成短於相關技術所達到的延遲時間。
藉由參考圖式，將在下文描述本發明之一實施例。
圖1係一方塊圖，其顯示包含本發明之一實施例之一比較器10之一電子電路1之一實例組態。該電子電路1包含一在一高電源電壓(PVDD)下操作之高電壓範圍電路及一在一低電源電壓(AVDD：AVDD<PVDD)下操作之低電壓範圍電路。如圖1所示，電子電路1中之高電壓範圍電子電路包含該比較器10，且該低電壓範圍電子電路包含一源極接地放大電路20及一反相器30。此電子電路1之特徵在於：將輸入電壓Vin與一比較電壓Vref進行比較並輸出一顯示比較結果之信號，該比較器10以此種方式被組態，使得從該比較器輸出之一信號Vx之一電壓位準被限制於一可藉由一後續階段之一低電壓範圍電路被接收及處理之低電壓量級。
在該比較器10中，共同連接各自的P通道場效電晶體11及12之源極，且將為比較目標之電壓Vin與Vref施加於該等各自的電晶體之閘極。圖1所示之該等P通道場效電晶體11及12具有相同的電晶體尺寸(通道寬度)並組成一差動電晶體對。閘極具有一給定電壓VBH且用作一恆定電流源之一P通道電晶體場效電晶體13係插介在產生電源電壓PVDD之一第一電源與一共同節點之間，該共同節點係在該等P通道場效電晶體11及12之該等各自源極之間。該P通道場 效電晶體13之一汲極電流Io係分開在該等P通道場效電晶體11與12之間。根據該P通道場效電晶體11及12之電晶體尺寸適當決定對該P通道場效電晶體13之閘極電壓VBH的基本需要。各自的N通道場效電晶體15及16之源極係連接至一第二電源(本實施例中之一接地)，該第二電源之電壓不同於該第一電源之電壓；各自的汲極係連接至該等P通道場效電晶體11及12之該等各自汲極；且將該P通道場效電晶體11之一及極電壓施加至該等N通道場效電晶體15及16之各自閘極作為一閘極電壓。該等N通道場效電晶體15及16具有相同的電晶體尺寸並組成一電流鏡電路。
如圖1所示，該比較器10此外具有一N通道場效電晶體14。該N通道場效電晶體14之一源極係連接至該N通道場效電晶體15之一汲極。該N通道場效電晶體14之閘極與汲極係(經受；亦即，二極體式連接)連接至一在該P通道場效電晶體12之汲極與該N通道場效電晶體16之汲極之間的節點。雖然後面將提供連接詳情，但是本發明之比較器10之一特徵在於提供該N通道場效電晶體14。
一源極接地放大電路20係由一N通道場效電晶體21及一P通道場效電晶體22組成。該N通道場效電晶體21之一源極係連接至一地面，且將該比較器10中之該P通道場效電晶體12之該汲極電壓Vx施加至該N通道場效電晶體21之一閘極。該P通道場效電晶體22係插介在產生一電源電壓AVDD之一電源與該N通道場效電晶體21之間。將一恆定電壓VBL施加於該P通道場效電晶體22之一閘極，且該電晶體用作 一將一汲極電流供應至該N通道場效電晶體21之恆定電流源。在該源極接地放大電路20中，將連接在該N通道場效電晶體21之一汲極與該P通道場效電晶體之一汲極之間之一節點之一電壓作為一輸出信號輸出至一反相器電路30。根據該N通道場效電晶體21之電晶體尺寸，適當決定對該P通道場效電晶體22之該閘極電壓VBL的基本需要。
該反相器電路30係由將在產生該電源電壓AVDD之該源極與一地面之間的一P通道場效電晶體32與一N通道場效電晶體31串聯連接製成，該等電晶體之閘極具有一從該源極接地放大電路20輸出之信號。共同連接該P通道場效電晶體32之一汲極與該N通道場效電晶體31之一汲極，且將該共同節點之一電壓作為一輸出信號Vout輸出至在一後續階段上之一電路。
以上係關於該電子電路1之組態。
現將參考圖式描述該電子電路1之操作。
圖2顯示當一輸入電壓Vin變化以與該電子電路1中之比較電壓Vref相交時，從該比較器10輸出的信號Vx與從該反相器電路30輸出的信號Vout之變化方式。在圖2中，當該輸入電壓Vin低於用於參考目的之比較電壓Vref時，一施加於該P通道場效電晶體11之閘源極電壓變成大於一施加於該P通道場效電晶體12之閘源極電壓。因此，用作一恆定電流源之從該P通道場效電晶體13輸出的大部分汲極電流Io轉變成一汲極電流I1並流入該P通道場效電晶體11。在此情形下，該N通道場效電晶體15之汲極電壓變高，且該 N通道場效電晶體16之汲極電壓(即，Vx)變低，於是該源極接地放大電路20之該N通道場效電晶體21關閉。因此，一從該源極接地放大電路20輸出的信號達到一高位準，且一從後續階段上之該反相器電路30輸出之信號達到一低位準。
然而，當該輸入電壓Vin增加以與該比較電壓Vref相交時，施加於該P通道場效電晶體12之閘源極電壓與施加於該P通道場效電晶體11之閘源極電壓之間的量級關係為反相的。對於從該P通道場效電晶體13輸出之汲極電流Io，流入該P通道場效電晶體11之電流I1減小，同時流入該P通道場效電晶體12之一電流I2增加。
在該輸入電壓Vin係高於用於參考目的之該比較電壓Vref之情形下，用作一恆定電流源之從該P通道場效電晶體13輸出的大部分汲極電流Io轉變成一汲極電流I2並流入該P通道場效電晶體12。在此情形下，該N通道場效電晶體16之該汲極電壓變高，且該源極接地放大電路20之該N通道場效電晶體21打開。因此，從該源極接地放大電路20輸出之該信號達到一低位準，而從後續階段之該反相器電路30輸出之該信號達到一高位準。
值得注意的是，由於該比較器10具有該N通道場效電晶體14，如圖1所示，所以該N通道場效電晶體16被限制於一低電壓。更具體言之，當該N通道場效電晶體16之汲極電壓Vx達到一達到接近該N通道場效電晶體14之臨限值與該通道場效電晶體15之臨限值之和[例如，在兩個電晶體之 臨限值為Vt且兩個電晶體之過驅動電壓為△ov之情形下的2×(Vt+△ov)]之電壓時，一電子電流流入一電流通道C，該通道C藉由該等N通道場效電晶體14及15導向一地面，如圖1所示。因此，該N通道場效電晶體16之該汲極電壓Vx不超過達到接近該N通道場效電晶體14之臨限值與該N通道場效電晶體15之臨限值之和之該電壓。簡言之，該等N通道場效電晶體14及15用作一輸出電壓限制器電路。相反地，在該等描述中表明，當該輸入電壓Vin下降以與用於參考目的之該比較電壓Vref相交時，從該比較器10輸出之該電壓Vx下降到達到接近該N通道場效電晶體14之臨限值與該通道場效電晶體15之臨限值之和之該電壓以下。
不言而喻，在電晶體之該等臨限值為相互不同且兩個電晶體之過驅動電壓為相互不同之情形下，該N通道場效電晶體14之臨限值與該N通道場效電晶體15之臨限值之和的接近值係藉由相互不同的電晶體之該等臨限值與兩個電晶體之該等過驅動電壓之和來表達。
如上所述，在本實施例之電子電路1中，從該比較器10輸出之電壓Vx不導致從該接地電位至該電源電壓PVDD之一全擺幅。即使當該輸入電壓Vin下降以與該比較電壓Vref(即，當從該比較器10輸出的該信號Vx從一高位準變化至一低位準時)相交時，整個電子電路1之延遲時間不會變久。此外，在本實施例之電子電路1中，從該比較器10輸出之該信號Vx之上限不受限於達到接近該N通道場效電晶體14之臨限值與N通道場效電晶體15之臨限值的和之該 電壓。因此，將該輸出信號Vx直接施加至在一低電壓範圍中操作之該場效電晶體變成可能，且亦避免提供前述之位準移位電路。此外，在本實施例之該比較器10中，藉由利用組成一電流鏡電路之該N通道場效電晶體15，將從該比較器10輸出之該信號電壓限制於一低位準。因此，藉由較少數量的電晶體可限制該輸出信號電壓。
以上已描述本發明之該實施例。然而，本發明之其他各種實施例亦係可設想到的。舉例而言，在該實施例中，在一高電壓範圍內操作之該比較器係藉由以下組態體現：其中該差動電晶體對係由該等P通道場效電晶體組成；其中用作該恆定電流源之該P通道場效電晶體係插介在該第一電源(在該實施例中產生該電源電壓PVDD之該電源)與該差動電晶體對之間；其中由該N通道場效電晶體組成之該電流鏡電路係插介在與該第一電源不同之該第二電源(在該實施例中之該地面)與該差動電晶體對之間；及其中包含組成該輸出電壓限制器電路之該N通道場效電晶體與該電流鏡電路之該等N通道場效電晶體之一者。然而，除藉由該組態體現外，亦可藉由以下組態體現該比較器：其中一差動電晶體對係由N通道場效電晶體組成；其中用作一恆定電流源之一N通道場效電晶體係插介在該差動電晶體對與該第一電源(例如，一地面)；其中由P通道場效電晶體組成之一電流鏡電路係插介在電壓與該第一電源不同之該第二電源(例如，產生該電源電壓PVDD之該電源)與該差動電晶體對之間；及其中包含組成一輸出電壓限制器電 路之一P通道場效電晶體與組成該電流鏡電路之該等P通道場效電晶體之一者。
1‧‧‧電子電路
10‧‧‧比較器
11‧‧‧P通道場效電晶體
12‧‧‧P通道場效電晶體
13‧‧‧P通道場效電晶體
14‧‧‧N通道場效電晶體
15‧‧‧N通道場效電晶體
16‧‧‧N通道場效電晶體
20‧‧‧源極接地放大電路
21‧‧‧N通道場效電晶體
22‧‧‧P通道場效電晶體
30‧‧‧反相器電路
31‧‧‧N通道場效電晶體
32‧‧‧P通道場效電晶體
40a‧‧‧源極隨耦器電路
40b‧‧‧源極隨耦器電路
41a‧‧‧N通道場效電晶體
41b‧‧‧N通道場效電晶體
42a‧‧‧電阻器
42b‧‧‧電阻器
43a‧‧‧電阻器
43b‧‧‧電阻器
50‧‧‧比較器
60‧‧‧比較器
70‧‧‧位準移位電路
A‧‧‧輸入電壓
B‧‧‧輸入電壓
C‧‧‧電流通道
圖1係一電子電路1之一實例電路組態，該電子電路1包含本發明之一實施例之一比較器10；圖2係一描述該電子電路1之操作之圖；及圖3A、3B及3C係顯示一相關技術電路及其實例操作之圖，該實例操作導致一處理一顯示比較結果之信號之電子電路在一低於待比較之兩個電壓之電源電壓下操作。
1‧‧‧電子電路
10‧‧‧比較器
11‧‧‧P通道場效電晶體
12‧‧‧P通道場效電晶體
13‧‧‧P通道場效電晶體
14‧‧‧N通道場效電晶體
15‧‧‧N通道場效電晶體
16‧‧‧N通道場效電晶體
20‧‧‧源極接地放大電路
21‧‧‧N通道場效電晶體
22‧‧‧P通道場效電晶體
30‧‧‧反相器電路
31‧‧‧N通道場效電晶體
32‧‧‧P通道場效電晶體
C‧‧‧電流通道

Claims (4)

  1. 一種比較器，其包括：第一及第二場效電晶體，其各自包含相互共同連接的源極及被各自供應第一及第二輸入電壓之閘極；一恆定電流源，其插介在一共同節點與一第一電源之間，該共同節點連接在該第一與第二場效電晶體之間；第三及第四場效電晶體，其各自包含連接至一電壓不同於該第一電源之第二電源之源極、連接至該第一場效電晶體之一汲極之閘極，及連接至該第一及第二場效電晶體之各自汲極之汲極；及一第五場效電晶體，其包含一連接至該第三場效電晶體之一閘極與一汲極之源極、一連接至一連接在該第二與第四場效電晶體之該等各自汲極之間之節點之汲極，及一連接至該節點之閘極，其中將連接在該第二與第四場效電晶體之該等各自汲極之間的一節點之一電壓輸出作為一顯示該第一與第二輸入電壓之間的一比較結果之信號。
  2. 如請求項1之比較器，其中連接在該第二及第四場效電晶體之該等各自汲極之間的該節點之該電壓不超過藉由以下表達式獲得之一值：V3t+△3ov+V5t+△5ov其中V3t代表該第三場效電晶體之臨限值，△3ov代表該第三場效電晶體之過驅動電壓，V5t代表該第五場效電晶體之臨限值，且△5ov代表該第五場效電晶體之過驅動電壓。
  3. 如請求項1之比較器，其中該比較器係包含於一第一電路，該第一電路係動作於該第一電源之第一電壓及該第二電源之第二電壓之間之第一電位差，該第二電壓係不同於該第一電壓；其中顯示該比較結果之該信號係輸出至源極接地放大電路；其中該源極接地放大電路係動作於該第二電源之該第二電壓及第三電源之第三電壓之間之第二電位差，該第三電壓係低於該第一電壓；其中該源極接地放大電路係設置於該第一電路之後段部分。
  4. 如請求項3之比較器，其中該源極接地放大電路包含：第六場效電晶體，其包含連接至該第二電源之源極；第二恆定電流源，其插介在該第六場效電晶體之汲極與該第三電源之間；其中顯示該比較結果之該信號係施加至該第六場效電晶體之閘極。
TW097136211A 2007-09-19 2008-09-19 比較器 TWI382667B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241789A JP4475309B2 (ja) 2007-09-19 2007-09-19 コンパレータ

Publications (2)

Publication Number Publication Date
TW200937867A TW200937867A (en) 2009-09-01
TWI382667B true TWI382667B (zh) 2013-01-11

Family

ID=40494286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136211A TWI382667B (zh) 2007-09-19 2008-09-19 比較器

Country Status (5)

Country Link
US (1) US7830182B2 (zh)
JP (1) JP4475309B2 (zh)
KR (1) KR101004195B1 (zh)
CN (1) CN101394168B (zh)
TW (1) TWI382667B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409696B (zh) * 2009-12-23 2013-09-21 Univ Nat Changhua Education 大小比較器以及內含此比較器之內容可定址記憶體與不等寬色譜器
JP5197691B2 (ja) * 2010-08-26 2013-05-15 株式会社東芝 ヒステリシスコンパレータ
CN102420594B (zh) * 2011-12-15 2016-03-16 无锡中感微电子股份有限公司 一种比较器
JP5731417B2 (ja) * 2012-01-18 2015-06-10 東京エレクトロン株式会社 半導体デバイスの検査装置
JP6065554B2 (ja) * 2012-12-03 2017-01-25 富士電機株式会社 比較器
JP6744604B2 (ja) * 2016-07-22 2020-08-19 ザインエレクトロニクス株式会社 入力装置
IT201600096568A1 (it) * 2016-09-27 2018-03-27 St Microelectronics Srl Comparatore di tensione hv con bassa sensibilita' alle variazioni di processi/temperatura e di alimentazione
JP6498649B2 (ja) * 2016-10-17 2019-04-10 株式会社東海理化電機製作所 レベルシフタ
CN108347243B (zh) * 2017-01-25 2022-04-01 株式会社东海理化电机制作所 电平转换器
JP6893141B2 (ja) * 2017-07-21 2021-06-23 新日本無線株式会社 演算増幅器
US10211834B1 (en) * 2017-10-30 2019-02-19 Shanghai Zhaoxin Semiconductor Co., Ltd. Low-voltage-drop rectifier circuit
US11973198B2 (en) 2018-11-22 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Device detecting abnormality of secondary battery and semiconductor device
CN109586698A (zh) * 2018-11-29 2019-04-05 中国电子科技集团公司第四十七研究所 一种上电复位电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511810A (en) * 1981-09-03 1985-04-16 Nippon Electric Co., Ltd. Voltage comparator circuit
TW419895B (en) * 1999-08-11 2001-01-21 Integrated Technology Express High speed rail-to-rail input comparator
US6894542B2 (en) * 2002-07-22 2005-05-17 Texas Instruments Deutschland, Gmbh Comparator with hysteresis
TWI237941B (en) * 2003-04-08 2005-08-11 Via Tech Inc Differential amplifier and comparator using the same
TW200533070A (en) * 2004-03-23 2005-10-01 Sanyo Electric Co Comparator circuit
US7109761B2 (en) * 2004-02-25 2006-09-19 Denso Corporation Comparator circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4655071A (en) 1985-11-26 1987-04-07 The U.S. Baird Corporation Transfer press with quick change die set arrangement
JPH05157774A (ja) 1991-03-25 1993-06-25 Mitsubishi Denki Eng Kk コンパレータ
JP3323295B2 (ja) 1993-09-22 2002-09-09 ローム株式会社 コンパレータ
US5600280A (en) * 1993-12-17 1997-02-04 Cirrus Logic, Inc. Differential amplifier and variable delay stage for use in a voltage controlled oscillator
JPH09105763A (ja) 1995-10-11 1997-04-22 Nec Corp コンパレータ回路
JP3317256B2 (ja) 1998-11-30 2002-08-26 日本電気株式会社 コンパレータ回路
WO2001026266A1 (fr) * 1999-10-05 2001-04-12 Fujitsu Limited Procede de multiplexage et dispositif approprie pour la transmission de donnees depuis plusieurs lignes de communication
JP4181587B2 (ja) * 2005-08-02 2008-11-19 三星電機株式会社 ヒステリシス特性を有する電圧比較回路
JP2007142709A (ja) 2005-11-17 2007-06-07 Asahi Kasei Microsystems Kk コンパレータ回路
CN101030771B (zh) * 2006-02-28 2010-05-12 盛群半导体股份有限公司 一种迟滞型比较器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511810A (en) * 1981-09-03 1985-04-16 Nippon Electric Co., Ltd. Voltage comparator circuit
TW419895B (en) * 1999-08-11 2001-01-21 Integrated Technology Express High speed rail-to-rail input comparator
US6894542B2 (en) * 2002-07-22 2005-05-17 Texas Instruments Deutschland, Gmbh Comparator with hysteresis
TWI237941B (en) * 2003-04-08 2005-08-11 Via Tech Inc Differential amplifier and comparator using the same
US7109761B2 (en) * 2004-02-25 2006-09-19 Denso Corporation Comparator circuit
TW200533070A (en) * 2004-03-23 2005-10-01 Sanyo Electric Co Comparator circuit

Also Published As

Publication number Publication date
JP4475309B2 (ja) 2010-06-09
TW200937867A (en) 2009-09-01
CN101394168A (zh) 2009-03-25
CN101394168B (zh) 2012-06-13
KR101004195B1 (ko) 2010-12-24
US7830182B2 (en) 2010-11-09
US20090102516A1 (en) 2009-04-23
KR20090030240A (ko) 2009-03-24
JP2009077003A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
TWI382667B (zh) 比較器
US10777119B2 (en) Semiconductor device
JP4291100B2 (ja) 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
US20080024397A1 (en) Output driver and diplay device
JP2011182188A (ja) コンパレータ回路
US7498847B2 (en) Output driver that operates both in a differential mode and in a single mode
US7675323B2 (en) Differential signal receiver
US9118287B2 (en) Adaptive amplification circuit
JP2010098590A (ja) 差動出力バッファ
US8493147B2 (en) Differential amplifier and source driver
JP2011004309A (ja) 差動信号受信回路および表示装置
US9667234B1 (en) Slew-rate enhanced energy efficient source follower circuit
US20140247257A1 (en) Method of data dependent pre-charging for a source driver of an lcd
TWI655622B (zh) 輸出緩衝器與源極驅動器
JP2018036348A (ja) 表示ドライバ及び半導体装置
JP4841343B2 (ja) レシーバアンプ回路
JP4213146B2 (ja) 差動増幅器
CN110473505B (zh) 输出缓冲器与源极驱动器
TWI815496B (zh) 輸出緩衝器
US20060170481A1 (en) Low-swing level shifter
JP2008258966A (ja) Ｖｔｈシフト回路及びＤ／Ａ変換器
JP5482563B2 (ja) オペアンプ
US20060170488A1 (en) Reference voltage generation circuit
TW201546785A (zh) 電壓緩衝器、電壓緩衝器的運作方法、及其驅動器
JP5237715B2 (ja) 出力回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees