CN101394168A - 比较器 - Google Patents

比较器 Download PDF

Info

Publication number
CN101394168A
CN101394168A CNA2008101497336A CN200810149733A CN101394168A CN 101394168 A CN101394168 A CN 101394168A CN A2008101497336 A CNA2008101497336 A CN A2008101497336A CN 200810149733 A CN200810149733 A CN 200810149733A CN 101394168 A CN101394168 A CN 101394168A
Authority
CN
China
Prior art keywords
effect transistor
field
voltage
transistor
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101497336A
Other languages
English (en)
Other versions
CN101394168B (zh
Inventor
铃木雅也
田中泰臣
辻信昭
川合博贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101394168A publication Critical patent/CN101394168A/zh
Application granted granted Critical
Publication of CN101394168B publication Critical patent/CN101394168B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/02—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with tubes only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

一种比较器，该比较器具有P沟道场效应晶体管以及N沟道场效应晶体管，其中P沟道场效应晶体管在相应栅极提供有作为比较对象的输入电压Vin和Vref，并且P沟道场效应晶体管作为差动晶体管对；N沟道场效应晶体管作为用于这两个P沟道场效应晶体管各自的漏极电流的电流沟道并且作为电流镜电路。比较器输出作为表示所述两个输入电压之间的比较结果的信号的N沟道场效应晶体管的漏极电压Vx。在N沟道场效应晶体管的漏极之间插入二极管连接到比较器的N沟道场效应晶体管。

Description

比较器
技术领域
本发明涉及比较器，该比较器将两个输入电压彼此相比较并且输出对应于比较结果的信号，并且更具体地，涉及由场效应晶体管构成的比较器。
背景技术
众所周知，比较器是将两个电压相互比较并且输出表示比较结果的信号的电路。在利用这种类型的比较器比较两个电压的电路中以及处理表示比较结果的信号的电路中，一些电路被设计为在低于被比较的两个电压的电源电压来处理表示比较结果的信号，原因是由于例如试图节省由整个电路消耗的电力。图3A和3B分别示出了这种电路配置。
在图3A所示的电路中，作为比较对象的电压A和电压B被分别传输到源极跟随器电路40a和40b。源极跟随器电路40a由包括N沟道场效应晶体管41a、电阻器42a和43a的分压电路构成，该N沟道场效应晶体管41a的漏极连接到电源并且该N沟道场效应晶体管41a的栅极提供有电压A，电阻器42a和43a插入在N沟道场效应晶体管41a的源极和地之间。源极跟随器电路40b也由N沟道场效应晶体管41b以及电阻器42b和43b构成，该N沟道场效应晶体管41b以及电阻器42b和43b具有类似的连接关系。施加到源极跟随器电路40a和40b的电源电压PVDD必须是至少超过作为比较对象的电压A和电压B的上限的电压。处于源极跟随器电路40a和40b后级中的比较器50和后续电路提供有电源电压AVDD，该电源电压AVDD低于施加到源极跟随器电路40a和40b的电源电压PVDD。在这种配置中，源极跟随器电路40a(40b)将输入电压A(B)施加到由电阻器42a和电阻器43a(电阻器42b和电阻器43b)构成的分压电路，从而划分电压，并且输入电压A(B)被压缩为电压va和电压vb，电压va和电压vb被施加到比较器50。比较器50将被这样压缩的电压va和电压vb相互比较。如上所述，例如，在JP-A-2007-142709中说明了使用了源极跟随器电路的电路配置。
在图3B所示的电路中，置于前级的比较器60提供有电源电压PVDD，该电源电压PVDD至少超过作为比较对象的电压A和电压B的上限。在电平转换电路70的后续电路提供有电源电压AVDD，该电源电压AVDD低于提供到比较器60的电源电压PVDD。这两个电源电压均被施加到电平转换电路70。根据电压A和电压B之间的比较结果，比较器60输出0伏的信号Vx或输出具有在施加到比较器60的电源电压附近的电平的信号。电平转换电路70对从比较器60输出的信号Vx的电平设置限制；将该信号转换为信号Vout，信号Vout的上限等于施加到电平转换电路70的后续电路的电源电压AVDD；并且将这样转换的信号提供到后续电路。
然而，在图3A所示的电路中，当施加到源极跟随器电路40a和40b的电源电压减小时，每个输出信号的电位差va-vb被压缩。当电位差va-vb被如上所述地压缩时，比较器50的操作变得不稳定，从而使后级的电子电路不能很好地操作。在图3A所示的电路中，比较器50将压缩后的电压va和电压vb相互比较，由此产生的问题是使电压易受外部噪声的影响。如图3C中所示，在图3B所示的电路中，从比较器60输出的信号Vx在从0伏到比较器60的电源电压PVDD的范围内改变。因此，当从比较器60输出的信号Vx下降时，在输出信号Vx从电源电压PVDD下降到电平转换电路70的阈值之前消耗了时间。因此，从电平转换电路70输出的信号Vout的电平的反转被延迟，这产生的问题是用于比较器60和电平转换电路70的全部延迟时间变得更长。
发明内容
本发明考虑到上述情况而构思，并且旨在提供比较两个大电压的比较器，这两个大电压本身是比较的对象；该比较器能够输出低电压信号，作为表示比较结果的信号，该低电压信号能够被在后级提供的电路处理；并且该比较器在产生输出前具有短的延迟时间。
为了解决所述问题，本发明提供一种比较器，包括：
第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和所述第二场效应晶体管分别包括：彼此共同连接的源极，以及栅极，第一输入电压和第二输入电压被分别施加到该栅极；
在所述第一场效应晶体管和所述第二场效应晶体管的源极之间的共同节点和第一电源之间插入的恒流源；
第三场效应晶体管和第四场效应晶体管，所述第三场效应晶体管和所述第四场效应晶体管分别包括连接到与所述第一电源的电压不同的第二电源的源极；连接到所述第一场效应晶体管的漏极的栅极；以及连接到所述第一场效应晶体管和所述第二场效应晶体管各自的漏极的漏极；
第五场效应晶体管，所述第五场效应晶体管包括连接到所述第三场效应晶体管的栅极和漏极的源极；连接到所述第二场效应晶体管和第四场效应晶体管各自的漏极之间的节点的漏极；以及连接到所述节点的栅极，
其中输出所述第二场效应晶体管和第四场效应晶体管各自的漏极之间的节点的电压作为表示第一输入电压和第二输入电压之间的比较结果的信号。
进一步根据本发明，优选地，所述第二场效应晶体管和第四场效应晶体管各自的漏极之间的节点的电压不超过由以下表达式获得的值：
V3t+Δ3OV+V5t+Δ5OV
其中V3t代表第三晶体管的阈值，Δ3OV代表第三晶体管的过驱电压，V5t代表第五晶体管的阈值并且Δ5OV代表第五晶体管的过驱电压。
根据本发明的比较器，当表示比较结果的信号增大并且试图超过在第五场效应晶体管的阈值和第三场效应晶体管的阈值之和附近获得的电压时，第五场效应晶体管和第三场效应晶体管均被导通，从而作为用于限制表示比较结果的信号的电压增长的限幅器。因此，该比较器输出表示比较结果的信号，该信号的振幅小于用于该比较器的电源电压。此外，本发明的比较器输出振幅小于电源电压的信号。因此，避免了提供电平转换电路的必要性，并且获得的产生输出前的延迟时间变得小于现有技术中所获得的产生输出前的延迟时间。
附图说明
图1是包括本发明实施例的比较器10的电子电路1的示例电路配置；
图2是用于说明电子电路1的操作的图；
图3A-3C是示出了现有技术的电路及其示例操作的图，用于使处理表示比较结果的信号的电子电路在低于将被比较的两个电压的电源电压下操作。
具体实施方式
以下将参考附图说明本发明的实施例。
图1是示出了包括本发明实施例的比较器10的电子电路1的示例配置的框图。电子电路1包括在高电源电压(PVDD)中操作的高压范围电路以及在低电源电压(AVDD：AVDD<PVDD)中操作的低压范围电路。如图1所示，电子电路1中的高压范围电子电路包括比较器10，并且低压范围电子电路包括源极接地的放大电路20和反相器30。电子电路1的特征在于将输入电压Vin与比较电压Vref相比较并且输出表示比较结果的信号的比较器10以下述方式配置，即从该比较器输出的信号Vx的电压电平被限制到低压的量级，该低压的量级可以被后级中的低压范围电路接收并处理。
在比较器10中，P沟道场效应晶体管11和12各自的源极被共同连接，并且作为比较对象的电压Vin和Vref被施加到相应晶体管的栅极。图1所示的P沟道场效应晶体管11和12具有相同的晶体管尺寸(沟道宽度)并且组成差动晶体管对。在产生电源电压PVDD的第一电源和P沟道场效应晶体管11和12各自的源极之间的公共节点之间插入作为恒流源的、栅极提供有给定电压VBH的P沟道场效应晶体管13。P沟道场效应晶体管13的漏极电流Io在P沟道场效应晶体管11和12之间分开。P沟道场效应晶体管13的栅极电压VBH的必要的要求是根据P沟道场效应晶体管11和12的晶体管尺寸而适当地确定。N沟道场效应晶体管15和16各自的源极连接到第二电源(在本实施例中为地)，该第二电源的电压与第一电源的电压不同；它们各自的漏极连接到P沟道场效应晶体管11和12各自的漏极；并且P沟道场效应晶体管11的漏极电压作为栅极电压施加到N沟道场效应晶体管各自的栅极。N沟道场效应晶体管15和16具有相同的晶体管尺寸并且组成电流镜电路。
如图1所示，比较器10额外具有N沟道场效应晶体管14。N沟道场效应晶体管14的源极连接到N沟道场效应晶体管15的漏极。N沟道场效应晶体管14的栅极和漏极(经过；即二极管连接)连接到P沟道场效应晶体管12的漏极和N沟道场效应晶体管16的漏极之间的节点。虽然以下将提供该连接的细节，但是本实施例的比较器10的特性在于提供了N沟道场效应晶体管14。
源极接地的放大电路20由N沟道场效应晶体管21和P沟道场效应晶体管22构成。N沟道场效应晶体管21的源极接地，并且比较器10中的P沟道场效应晶体管12的漏极电压Vx被施加到N沟道场效应晶体管21的栅极。在产生电源电压ADVV的电源和N沟道场效应晶体管21之间插入P沟道场效应晶体管22。恒压VBL被施加到P沟道场效应晶体管22的栅极，并且该晶体管作为恒流源，向N沟道场效应晶体管21提供漏极电流。在源极接地的放大电路20中，N沟道场效应晶体管21的漏极和P沟道场效应晶体管的漏极之间的节点的电压作为输出信号输出到反相器电路30。P沟道场效应晶体管22的栅极电压VBL的必要要求是根据N沟道场效应晶体管21的晶体管尺寸而适当地确定。
通过在产生电源电压AVDD的电源和地之间串联P沟道场效应晶体管32和N沟道场效应晶体管31形成反相器电路30，P沟道场效应晶体管32和N沟道场效应晶体管31的栅极提供有从源极接地的放大电路20输出的信号。P沟道场效应晶体管32的漏极和N沟道场效应晶体管31的漏极被共同连接，并且将公共节点的电压作为输出信号Vout输出到后级中的电子电路。
以上涉及了电子电路1的配置。
现在将参考附图说明电子电路1的操作。
图2示出了当电子电路1中输入电压Vin改变从而跨过比较电压Vref时，从比较器10输出的信号Vx以及从反相器电路30输出的信号Vout的改变方式。在图2中，当输入电压Vin低于用于参考目的的比较电压Vref时，施加到P沟道场效应晶体管11的栅-源电压变得大于施加到P沟道场效应晶体管12的栅-源电压。因此，从作为恒流源的P沟道场效应晶体管13输出的漏极电流Io的绝大部分变为漏极电流I1并且流入P沟道场效应晶体管11。在此状态下，N沟道场效应晶体管15的漏极电压变为高，并且N沟道场效应晶体管16的漏极电压(即，Vx)变为低，因此，源极接地的放大电路20的N沟道场效应晶体管21被截止。因此，从源极接地的放大电路20输出的信号成为高电平，并且从后级上的反相器电路30输出的信号成为低电平。
然而，当输入电压Vin增大从而跨过比较电压Vref时，施加到P沟道场效应晶体管12的栅-源电压和施加到P沟道场效应晶体管11的栅-源电压之间的大小关系被反转。在从P沟道场效应晶体管13输出的漏极电流Io中，流入P沟道场效应晶体管11的电子电流I1减小，而流入P沟道场效应晶体管12的电流I2增加。
在输入电压Vin高于用于参考目的的比较电压Vref的状态下，从作为恒流源的P沟道场效应晶体管13输出的漏极电流Io的绝大部分变为漏极电流I2并且流入P沟道场效应晶体管12。在此状态下，N沟道场效应晶体管16的漏极电压变为高，并且源极接地的放大电路20的N沟道场效应晶体管21导通。因此，从源极接地的放大电路20输出的信号成为低电平，并且从后级上的反相器电路30输出的信号成为高电平。
值得注意的是，作为如图1所示，比较器10提供有N沟道场效应晶体管14的结果，N沟道场效应晶体管16的漏极电压Vx被限制到低电压。更具体地，当N沟道场效应晶体管16的漏极电压Vx达到N沟道场效应晶体管14的阈值和N沟道场效应晶体管15的阈值之和附近获得的电压(例如，在两个晶体管的阈值均为Vt并且两个晶体管的过驱电压均为Δov的情况下，为2×(Vt+Δov))时，如图1所示，电子电流流入通过如图1所示的N沟道场效应晶体管14和15通向地的电流沟道C。因此，N沟道场效应晶体管16的漏极电压Vx不超过在N沟道场效应晶体管14的阈值和N沟道场效应晶体管15的阈值之和附近获得的电压。简言之，N沟道场效应晶体管14和15作为输出电压限幅器电路。相反地，从说明中显而易见，当输入电压Vin下降从而跨过用于参考目的的比较电压Vref时，从比较器10输出的电压Vx不会降至在N沟道场效应晶体管14的阈值和N沟道场效应晶体管15的阈值之和附近获得的电压之下。
显然，在晶体管的阈值彼此不同并且两个晶体管的过驱电压彼此不同的情况下，用彼此不同的晶体管的阈值和两个晶体管的过驱电压之和来表达N沟道场效应晶体管14的阈值和N沟道场效应晶体管15的阈值之和的附近。
如上所述，在本实施例的电子电路1中，从比较器10输出的电压Vx不会引起从地电位到电源电压PVDD的完全振荡。即使当输入电压Vin下降从而跨过比较电压Vref时(即当从比较器10输出的信号Vx从高电平改变为低电平时)，整个电子电路1的延迟时间也不会变长。此外，在本实施例的电子电路1中，从比较器10输出的信号Vx的上限被限制到在N沟道场效应晶体管14的阈值和N沟道场效应晶体管15的阈值之和附近获得的电压。因此，将输出信号Vx直接施加到工作在低电压范围内的场效应晶体管变为可能，并且还避免了提供前面所说的电平转换电路。此外，在本实施例的比较器10中，从比较器10输出的信号的电压可以通过使用组成电流镜电路的N沟道场效应晶体管15而被限制到低电平。因此，可以利用更少数量的晶体管限制输出信号的电压。
以上描述了本发明的实施例。然而，本发明的其他各种实施例也是可以想象的。例如，在实施例中，通过由P沟道场效应晶体管构成差动晶体管对的配置来实施在高电压范围中操作的比较器；其中在第一电源(在实施例中产生电源电压PVDD的电源)和差动晶体管对之间插入作为恒流源的P沟道场效应晶体管；其中在与第一电源不同的第二电源(在实施例中为地)和差动晶体管对之间插入由N沟道场效应晶体管构成的电流镜电路；并且其中包括N沟道场效应晶体管，该N沟道场效应晶体管与电流镜电路的N沟道场效应晶体管中的一个一起组成输出电压限幅器电路。然而，除了以该配置实施，还可以通过由N沟道场效应晶体管构成差动晶体管对的配置来实施比较器；其中在差动晶体管对和第一电源(例如，地)之间插入作为恒流源的N沟道场效应晶体管；其中在电压与第一电源不同的第二电源(例如，产生电源电压PVDD的电源)和差动晶体管对之间插入由P沟道场效应晶体管构成的电流镜电路；并且其中包括P沟道场效应晶体管，该P沟道场效应晶体管与组成电流镜电路的P沟道场效应晶体管中的一个一起组成输出电压限幅器电路。

Claims (2)

1.一种比较器，包括：
第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和所述第二场效应晶体管分别包括：彼此共同连接的源极；以及栅极，第一输入电压和第二输入电压被分别提供到所述栅极；
在所述第一场效应晶体管和所述第二场效应晶体管的源极之间的共同节点和第一电源之间插入的恒流源；
第三场效应晶体管和第四场效应晶体管，所述第三场效应晶体管和所述第四场效应晶体管分别包括连接到电压与所述第一电源不同的第二电源的源极，连接到所述第一场效应晶体管的漏极的栅极，以及连接到所述第一场效应晶体管和所述第二场效应晶体管各自的漏极的漏极；
第五场效应晶体管，所述第五场效应晶体管包括连接到所述第三场效应晶体管的栅极和漏极的源极，连接到所述第二场效应晶体管和所述第四场效应晶体管各自的漏极之间的节点的漏极，以及连接到所述节点的栅极，
其中输出所述第二场效应晶体管和第四场效应晶体管各自的漏极之间节点的电压作为表示所述第一输入电压和所述第二输入电压之间的比较结果的信号。
2.如权利要求1所述的比较器，其中所述第二场效应晶体管和第四场效应晶体管各自的漏极之间节点的电压不超过由以下表达式获得的值：
V3t+Δ3OV+V5t+Δ5OV
其中V3t代表所述第三场效应晶体管的阈值，Δ3OV代表所述第三场效应晶体管的过驱电压，V5t代表所述第五场效应晶体管的阈值并且Δ5OV代表所述第五场效应晶体管的过驱电压。
CN2008101497336A 2007-09-19 2008-09-19 比较器 Expired - Fee Related CN101394168B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-241789 2007-09-19
JP2007241789 2007-09-19
JP2007241789A JP4475309B2 (ja) 2007-09-19 2007-09-19 コンパレータ

Publications (2)

Publication Number Publication Date
CN101394168A true CN101394168A (zh) 2009-03-25
CN101394168B CN101394168B (zh) 2012-06-13

Family

ID=40494286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101497336A Expired - Fee Related CN101394168B (zh) 2007-09-19 2008-09-19 比较器

Country Status (5)

Country Link
US (1) US7830182B2 (zh)
JP (1) JP4475309B2 (zh)
KR (1) KR101004195B1 (zh)
CN (1) CN101394168B (zh)
TW (1) TWI382667B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386895A (zh) * 2010-08-26 2012-03-21 株式会社东芝 磁滞比较器
CN102420594A (zh) * 2011-12-15 2012-04-18 无锡中星微电子有限公司 一种比较器
CN107870259A (zh) * 2016-09-27 2018-04-03 意法半导体股份有限公司 对工艺/温度和电源变化具有低灵敏度的hv电压比较器
CN108199593A (zh) * 2017-10-30 2018-06-22 上海兆芯集成电路有限公司 低压降整流器电路和电源切换电路
US11973198B2 (en) 2018-11-22 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Device detecting abnormality of secondary battery and semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409696B (zh) * 2009-12-23 2013-09-21 Univ Nat Changhua Education 大小比較器以及內含此比較器之內容可定址記憶體與不等寬色譜器
JP5731417B2 (ja) * 2012-01-18 2015-06-10 東京エレクトロン株式会社 半導体デバイスの検査装置
JP6065554B2 (ja) * 2012-12-03 2017-01-25 富士電機株式会社 比較器
JP6744604B2 (ja) * 2016-07-22 2020-08-19 ザインエレクトロニクス株式会社 入力装置
JP6498649B2 (ja) * 2016-10-17 2019-04-10 株式会社東海理化電機製作所 レベルシフタ
CN108347243B (zh) * 2017-01-25 2022-04-01 株式会社东海理化电机制作所 电平转换器
JP6893141B2 (ja) * 2017-07-21 2021-06-23 新日本無線株式会社 演算増幅器
CN109586698A (zh) * 2018-11-29 2019-04-05 中国电子科技集团公司第四十七研究所 一种上电复位电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840918A (ja) * 1981-09-03 1983-03-10 Nec Corp 電圧比較回路
US4655071A (en) 1985-11-26 1987-04-07 The U.S. Baird Corporation Transfer press with quick change die set arrangement
JPH05157774A (ja) 1991-03-25 1993-06-25 Mitsubishi Denki Eng Kk コンパレータ
JP3323295B2 (ja) 1993-09-22 2002-09-09 ローム株式会社 コンパレータ
US5600280A (en) * 1993-12-17 1997-02-04 Cirrus Logic, Inc. Differential amplifier and variable delay stage for use in a voltage controlled oscillator
JPH09105763A (ja) 1995-10-11 1997-04-22 Nec Corp コンパレータ回路
JP3317256B2 (ja) 1998-11-30 2002-08-26 日本電気株式会社 コンパレータ回路
TW419895B (en) * 1999-08-11 2001-01-21 Integrated Technology Express High speed rail-to-rail input comparator
JP3722748B2 (ja) * 1999-10-05 2005-11-30 富士通株式会社 多数の通信回線からのオーバーヘッドデータの伝送に適した多重化方法および装置
DE10233220B3 (de) * 2002-07-22 2004-05-19 Texas Instruments Deutschland Gmbh Komparator mit Hysterese
US6885245B2 (en) * 2003-04-08 2005-04-26 Via Technologies, Inc. Differential amplifier and comparator using the same
JP4075823B2 (ja) 2004-02-25 2008-04-16 株式会社デンソー コンパレータ回路装置
JP2005277554A (ja) * 2004-03-23 2005-10-06 Sanyo Electric Co Ltd コンパレータ回路
JP4181587B2 (ja) * 2005-08-02 2008-11-19 三星電機株式会社 ヒステリシス特性を有する電圧比較回路
JP2007142709A (ja) 2005-11-17 2007-06-07 Asahi Kasei Microsystems Kk コンパレータ回路
CN101030771B (zh) * 2006-02-28 2010-05-12 盛群半导体股份有限公司 一种迟滞型比较器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386895A (zh) * 2010-08-26 2012-03-21 株式会社东芝 磁滞比较器
CN102386895B (zh) * 2010-08-26 2014-07-02 株式会社东芝 磁滞比较器
CN102420594A (zh) * 2011-12-15 2012-04-18 无锡中星微电子有限公司 一种比较器
CN107870259A (zh) * 2016-09-27 2018-04-03 意法半导体股份有限公司 对工艺/温度和电源变化具有低灵敏度的hv电压比较器
US10491118B2 (en) 2016-09-27 2019-11-26 Stmicroelectronics S.R.L. High voltage comparator with low-sensitivity to variations of process/temperature and supply
CN108199593A (zh) * 2017-10-30 2018-06-22 上海兆芯集成电路有限公司 低压降整流器电路和电源切换电路
CN108199593B (zh) * 2017-10-30 2020-02-07 上海兆芯集成电路有限公司 低压降整流器电路和电源切换电路
US11973198B2 (en) 2018-11-22 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Device detecting abnormality of secondary battery and semiconductor device

Also Published As

Publication number Publication date
TW200937867A (en) 2009-09-01
JP2009077003A (ja) 2009-04-09
KR101004195B1 (ko) 2010-12-24
CN101394168B (zh) 2012-06-13
JP4475309B2 (ja) 2010-06-09
US7830182B2 (en) 2010-11-09
TWI382667B (zh) 2013-01-11
KR20090030240A (ko) 2009-03-24
US20090102516A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
CN101394168B (zh) 比较器
CN101166026B (zh) 缓冲电路
CN1777026B (zh) 具有对称电路布局的电压比较器电路
KR101507199B1 (ko) 차동 증폭 회로
US20150270833A1 (en) Clamp circuit and method for clamping voltage
CN103841728A (zh) 多路负载均衡稳流控制电路、对应的电路组合和控制方法
JP5570445B2 (ja) 送信回路
CN101043211B (zh) 互补信号生成电路
CN101741374B (zh) 无相位失真的电压电平转换器
CN203457116U (zh) 共模反馈的差分放大电路及集成电路
CN104898750A (zh) 用于生成共源共栅电流源偏置电压的系统和方法
CN102395234A (zh) 一种低压高匹配度cmos恒定电流源电路
CN104299647A (zh) 负压转换电路
CN102064777B (zh) 放大电路
CN103365328B (zh) 电压缓冲器
CN107508591A (zh) 一种高线性度的轨至轨电平位移电路
CN109412541B (zh) 运算放大器的输出级和运算放大器中的方法
CN203086437U (zh) 电平转换电路
CN1257611C (zh) 差动比较电路系统
CN101188418B (zh) 内含单一类型晶体管的逻辑电路及相关应用电路
CN1248409C (zh) 差动输出驱动装置
US20100176877A1 (en) Direct-current potential generation circuit, multistage circuit and communication apparatus
US7888998B1 (en) Low-voltage CMOS error amplifier with implicit reference
CN105009017A (zh) 具有电流缓冲以缩减补偿电容器大小及提供宽范围的外部电容器等效串联电阻(esr)值的usb调节器
KR20180025122A (ko) 슬루 부스트 클램프 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20180919