CN108199593B - 低压降整流器电路和电源切换电路 - Google Patents

低压降整流器电路和电源切换电路 Download PDF

Info

Publication number
CN108199593B
CN108199593B CN201810089521.7A CN201810089521A CN108199593B CN 108199593 B CN108199593 B CN 108199593B CN 201810089521 A CN201810089521 A CN 201810089521A CN 108199593 B CN108199593 B CN 108199593B
Authority
CN
China
Prior art keywords
terminal
transistor
potential
coupled
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810089521.7A
Other languages
English (en)
Other versions
CN108199593A (zh
Inventor
李永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Publication of CN108199593A publication Critical patent/CN108199593A/zh
Application granted granted Critical
Publication of CN108199593B publication Critical patent/CN108199593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Rectifiers (AREA)

Abstract

一种低压降整流器电路和电源切换电路，该低压降整流器电路包括第一及第二金属氧化物半导体场效应晶体管、比较器以及电平调整电路。第一金属氧化物半导体场效应晶体管的栅极端用于接收控制电位，源极端连接至连接节点，漏极端连接至输入节点，而基极端连接至连接节点。第二金属氧化物半导体场效应晶体管的栅极端用于接收控制电位，源极端连接至输出节点，漏极端连接至连接节点，而基极端连接至输出节点。比较器根据输入节点的输入电位和输出节点的输出电位来产生第一比较电位和第二比较电位。电平调整电路根据第一比较电位和第二比较电位来产生及微调控制电位。本发明具有压低电路内的二极管的切入电压、微缩电路的总布局面积等优点。

Description

低压降整流器电路和电源切换电路
技术领域
本发明关于一种低压降整流器电路(Low-Voltage-Drop Rectifier Circuit)，特别关于一种可作为肖特基二极管(Schottky Diode)的低压降整流器电路。
背景技术
肖特基二极管(Schottky Diode)以德国物理学家瓦尔特肖特基(WalterSchottky)来命名，其广泛地应用于电源电路(Power Circuit)当中。传统二极管通常具有半导体对半导体的结面，其顺向偏压(Forward Bias Voltage)约为0.6V至0.7V。相较之下，肖特基二极管具有金属对半导体的结面，且其顺向偏压仅约为0.1V至0.2V。肖特基二极管的特性比传统二极管更接近理想二极管(Ideal Diode)。
然而，肖特基二极管无法于一般互补式金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)的制程中制造。若将肖特基二极管以一独立元件(DiscreteComponent)来实施，其将占据印刷电路板(Printed Circuit Board，PCB)上过大的电路布局面积(Layout Area)。因此，有必要提出一种解决方案，以克服先前技术所面临的问题。
发明内容
在较佳实施例中，本发明提供一种低压降整流器电路，具有一输入节点和一输出节点，并包括：一第一金属氧化物半导体场效应晶体管，具有一栅极端、一源极端、一漏极端以及一基极端，其中该第一金属氧化物半导体场效应晶体管的该栅极端用于接收一控制电位，该第一金属氧化物半导体场效应晶体管的该源极端连接至一连接节点，该第一金属氧化物半导体场效应晶体管的该漏极端耦接至该输入节点，而该第一金属氧化物半导体场效应晶体管的该基极端连接至该连接节点，而其中该输入节点用于接收一输入电位；一第二金属氧化物半导体场效应晶体管，具有一栅极端、一源极端、一漏极端以及一基极端，其中该第二金属氧化物半导体场效应晶体管的该栅极端用于接收该控制电位，该第二金属氧化物半导体场效应晶体管的该源极端耦接至该输出节点，该第二金属氧化物半导体场效应晶体管的该漏极端连接至该连接节点，而该第二金属氧化物半导体场效应晶体管的该基极端连接至该输出节点，而其中该输出节点用于输出一输出电位；一比较器，比较该输入电位与该输出电位，以产生一第一比较电位和一第二比较电位；以及一电平调整电路，根据该第一比较电位和该第二比较电位来产生并微调该控制电位；其中当该第一金属氧化物半导体场效应晶体管和该第二金属氧化物半导体场效应晶体管皆导通时，该输出电位等于该输入电位减去一电压降，而该电压降大致介于0.1V至0.2V之间。
在一些实施例中，该比较器包括：一差动放大器，具有一第一输入端、一第二输入端以及一输出端，其中该差动放大器的该第一输入端用于接收该输入电位，该差动放大器的该第二输入端用于接收该输出电位，而该差动放大器的该输出端耦接至一第二节点，而其中一第一供应电位提供一操作电位给该差动放大器；一电流源，供应一电流至一第四节点；一第五晶体管，具有一控制端、一第一端以及一第二端，其中该第五晶体管的该控制端耦接至该第四节点，该第五晶体管的该第一端耦接至一接地电位，而该第五晶体管的该第二端耦接至该第四节点；一第七晶体管，具有一控制端、一第一端以及一第二端，其中该第七晶体管的该控制端耦接至该第二节点，该第七晶体管的该第一端耦接至该第一供应电位，而该第七晶体管的该第二端耦接至一第一比较节点，而其中该第一比较节点用于输出该第一比较电位；一第八晶体管，具有一控制端、一第一端以及一第二端，其中该第八晶体管的该控制端耦接至该第四节点，该第八晶体管的该第一端耦接至该接地电位，而该第八晶体管的该第二端耦接至该第一比较节点；一第九晶体管，具有一控制端、一第一端以及一第二端，其中该第九晶体管的该控制端耦接至该第一比较节点，该第九晶体管的该第一端耦接至该第一供应电位，而该第九晶体管的该第二端耦接至一第二比较节点，而其中该第二比较节点用于输出该第二比较电位；以及一第十晶体管，具有一控制端、一第一端以及一第二端，其中该第十晶体管的该控制端耦接至该第一比较节点，该第十晶体管的该第一端耦接至该接地电位，而该第十晶体管的该第二端耦接至该第二比较节点。
在一些实施例中，该差动放大器包括：一第一晶体管，具有一控制端、一第一端以及一第二端，其中该第一晶体管的该控制端耦接至一第一节点，该第一晶体管的该第一端耦接至该第一供应电位，而该第一晶体管的该第二端耦接至该第一节点；一第二晶体管，具有一控制端、一第一端以及一第二端，其中该第二晶体管的该控制端耦接至该第一节点，该第二晶体管的该第一端耦接至该第一供应电位，而该第二晶体管的该第二端作为该差动放大器的该输出端；一第三晶体管，具有一控制端、一第一端以及一第二端，其中该第三晶体管的该控制端作为该差动放大器的该第一输入端，该第三晶体管的该第一端耦接至一第三节点，而该第三晶体管的该第二端耦接至该第一节点；一第四晶体管，具有一控制端、一第一端以及一第二端，其中该第四晶体管的该控制端作为该差动放大器的该第二输入端，该第四晶体管的该第一端耦接至该第三节点，而该第四晶体管的该第二端耦接至该差动放大器的该输出端；以及一第六晶体管，具有一控制端、一第一端以及一第二端，其中该第六晶体管的该控制端耦接至该第四节点，该第六晶体管的该第一端耦接至该接地电位，而该第六晶体管的该第二端耦接至该第三节点。
在一些实施例中，该第一供应电位根据该输出电位而产生。
在一些实施例中，该电平调整电路包括：一第十一晶体管，具有一控制端、一第一端以及一第二端，其中该第十一晶体管的该控制端耦接至一第一控制节点，该第十一晶体管的该第一端耦接至一第二供应电位，而该第十一晶体管的该第二端耦接至一第二控制节点，而其中该第一控制节点用于输出该控制电位；一第十二晶体管，具有一控制端、一第一端以及一第二端，其中该第十二晶体管的该控制端耦接至该第二控制节点，该第十二晶体管的该第一端耦接至该第二供应电位，而该第十二晶体管的该第二端耦接至该第一控制节点；一第十三晶体管，具有一控制端、一第一端以及一第二端，其中该第十三晶体管的该控制端用于接收一第一调整电位，该第十三晶体管的该第一端耦接至一接地电位，而该第十三晶体管的该第二端耦接至该第二控制节点；一第十四晶体管，具有一控制端、一第一端以及一第二端，其中该第十四晶体管的该控制端用于接收一第二调整电位，该第十四晶体管的该第一端耦接至该接地电位，而该第十四晶体管的该第二端耦接至该第一控制节点；一第十五晶体管，具有一控制端、一第一端以及一第二端，其中该第十五晶体管的该控制端耦接至该第二控制节点，该第十五晶体管的该第一端耦接至该第二供应电位，而该第十五晶体管的该第二端耦接至该第二控制节点；以及一第十六晶体管，具有一控制端、一第一端以及一第二端，其中该第十六晶体管的该控制端耦接至该第一控制节点，该第十六晶体管的该第一端耦接至该第二供应电位，而该第十六晶体管的该第二端耦接至该第一控制节点；其中该第一调整电位和该第二调整电位根据该第一比较电位和该第二比较电位而决定。
在一些实施例中，该第二供应电位为该输出电位。
在一些实施例中，该第一调整电位等同于该第一比较电位，而该第二调整电位等同于该第二比较电位。
在一些实施例中，该电平调整电路还包括一预控制电路，其包括：一电源优良电路，产生一电源优良电位，其中该电源优良电位维持于相对较高的电位电平；一或门，具有一第一输入端、一第二输入端以及一输出端，其中该或门的该第一输入端用于接收该第一比较电位，该或门的该第二输入端用于接收反相的该电源优良电位，而该或门的该输出端用于输出该第一调整电位；以及一与门，具有一第一输入端、一第二输入端以及一输出端，其中该与门的该第一输入端用于接收该电源优良电位，该与门的该第二输入端用于接收该第二比较电位，而该与门的该输出端用于输出该第二调整电位。
在另一较佳实施例中，本发明提供一种电源切换电路，包括：一第一二极管，具有一阳极和一阴极，其中该第一二极管的该阳极耦接至一外部电位，而该第一二极管的该阴极耦接至一第二供应电位；一第二二极管，具有一阳极和一阴极，其中该第二二极管的该阳极耦接至一内部电池电位，而该第二二极管的该阴极耦接至该第二供应电位；一稳压器，将该第二供应电位转换为一第一供应电位；以及一待机电路，由该第一供应电位来进行供电，其中无论该外部电位为启动或关闭，该第一供应电位皆大致维持于同一电位电平；其中该第一二极管和该第二二极管的至少一者为根据权利要求1所述的低压降整流器电路，其中该低压降整流器电路的该输入节点作为该阳极，而该低压降整流器电路的该输出节点作为该阴极。
在一些实施例中，该外部电位大致等于3.3V，该内部电池电位大致等于2.5V，而该第一供应电位大致等于1.8V。
本发明具有下列优点，较传统技术更加优越：(1)可压低电路内的二极管的切入电压；(2)可用一般互补式金属氧化物半导体的制程来实施；(3)可微缩电路的总布局面积；以及(4)可不易受制程、电位以及温度的变异所影响。
附图说明
图1是显示根据本发明一实施例所述的低压降整流器电路的示意图。
图2是显示根据本发明一实施例所述的比较器的电路结构的示意图。
图3是显示根据本发明一实施例所述的电平调整电路的电路结构的示意图。
图4是显示根据本发明一实施例所述的预控制电路的电路结构的示意图。
图5是显示根据本发明一实施例所述的电源切换电路的示意图。
图6是显示根据本发明一实施例所述的电源切换电的信号波形的示意图。
图7是显示根据本发明另一实施例所述的直流对直流降压转换器的示意图。
其中，附图中符号的简单说明如下：
100：低压降整流器电路；110：第一金属氧化物半导体场效应晶体管；111：第一金属氧化物半导体场效应晶体管的栅极端；112：第一金属氧化物半导体场效应晶体管的源极端；113：第一金属氧化物半导体场效应晶体管的漏极端；114：第一金属氧化物半导体场效应晶体管的基极端；120：第二金属氧化物半导体场效应晶体管；121：第二金属氧化物半导体场效应晶体管的栅极端；122：第二金属氧化物半导体场效应晶体管的源极端；123：第二金属氧化物半导体场效应晶体管的漏极端；124：第二金属氧化物半导体场效应晶体管的基极端；130：比较器；131：电流源；140：电平调整电路；145：预控制电路；146：电源优良电路；147：或门；148：与门；500：电源切换电路；510、540：二极管；520：稳压器；530：待机电路；700：直流对直流降压转换器；720：第一驱动器；730：第二驱动器；740：第一驱动晶体管；750：第二驱动晶体管；760：第一电容器；770：电感器；780：第二电容器；M1：第一晶体管；M2：第二晶体管；M3：第三晶体管；M4：第四晶体管；M5：第五晶体管；M6：第六晶体管；M7：第七晶体管；M8：第八晶体管；M9：第九晶体管；M10：第十晶体管；M11：第十一晶体管；M12：第十二晶体管；
M13：第十三晶体管；M14：第十四晶体管；M15：第十五晶体管；M16：第十六晶体管；N1：第一节点；N2：第二节点；N3：第三节点；N4：第四节点；NC1：第一控制节点；NC2：第二控制节点；NDOUT：动态输出节点；NIN：输入节点；NN：连接节点；NOUT：输出节点；NT：双态节点；NP1：第一比较节点；NP2：第二比较节点；SD1：第一数位信号；SD2：第二数位信号；SV1：第一驱动信号；SV2：第二驱动信号；VBAT：内部电池电位；VBT：启动电位；VC：控制电位；VDD1：第一供应电位；VDD2：第二供应电位；VDDE：独立供应电位；VDDIN：输入供应电位；VEXT：外部电位；VG：电源优良电位；VIN：输入电位；VOUT：输出电位；VP1：第一比较电位；VP2：第二比较电位；VSS：接地电位；VT1：第一调整电位；VT2：第二调整电位。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其它装置或连接手段而间接地电性连接至该第二装置。
图1是显示根据本发明一实施例所述的低压降整流器电路(Low-Voltage-DropRectifier Circuit)100的示意图。大致来说，低压降整流器电路100具有一输入节点(Input Node)NIN和一输出节点(Output Node)NOUT，其中输入节点NIN用于接收一输入电位VIN，而输出节点NOUT用于输出一输出电位VOUT。如图1所示，低压降整流器电路100包括一第一金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET，全名称为金属氧化物半导体场效应晶体管)110、一第二金属氧化物半导体场效应晶体管120、一比较器(Comparator)130以及一电平调整电路(LevelAdjustment Circuit)140。例如，第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120可以是P型金属氧化物半导体场效应晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，PMOS Transistor)，但本技术领域普通技术人员亦可使用具有相反电位极性(Inverted Voltage Polarities)的N型金属氧化物半导体场效应晶体管(N-channel Metal-Oxide-Semiconductor Field-EffectTransistor，NMOS Transistor)来实施。第一金属氧化物半导体场效应晶体管110具有一栅极端(Gate Terminal)111、一源极端(Source Terminal)112、一漏极端(Drain Terminal)113以及一基极端(Body Terminal)114，其中第一金属氧化物半导体场效应晶体管110的栅极端111用于接收一控制电位VC，第一金属氧化物半导体场效应晶体管110的源极端112耦接至一连接节点(Connection Node)NN，第一金属氧化物半导体场效应晶体管110的漏极端113耦接至输入节点NIN，而第一金属氧化物半导体场效应晶体管110的基极端114耦接至连接节点NN。亦即，第一金属氧化物半导体场效应晶体管110的基极端114耦接至第一金属氧化物半导体场效应晶体管110的源极端112。第二金属氧化物半导体场效应晶体管120具有一栅极端121、一源极端122、一漏极端123以及一基极端124，其中第二金属氧化物半导体场效应晶体管120的栅极端121用于接收控制电位VC，第二金属氧化物半导体场效应晶体管120的源极端122耦接至输出节点NOUT，第二金属氧化物半导体场效应晶体管120的漏极端123耦接至连接节点NN，而第二金属氧化物半导体场效应晶体管120的基极端124耦接至输出节点NOUT。亦即，第二金属氧化物半导体场效应晶体管120的基极端124耦接至第二金属氧化物半导体场效应晶体管120的源极端122。比较器130用于比较输出电位VIN与输出电位VOUT，再据以产生一第一比较电位VP1和一第二比较电位VP2。例如，第一比较电位VP1和第二比较电位VP2可具有互补(Complementary)的逻辑电平。电平调整电路140用于产生控制电位VC，再根据第一比较电位VP1和第二比较电位VP2来微调控制电位VC的电位电平，以控制输入节点NIN和输出节点NOUT之间的电压降(Voltage Drop)，并可控制金属氧化物半导体场效应晶体管的栅极端与源极端/漏极端之间的电位差(Vgs或Vgd)。必须注意的是，低压降整流器电路100的功用可等效于一肖特基二极管(Schottky Diode)，但其使用一般互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)的制程来实施。控制电位VC可用于导通(Turn On)或断开(Turn Off)第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120。若控制电位VC具有相对较低的逻辑电平，则第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120将同时导通，而输出电位VOUT将等于输出电位VIN减去一非常小的电压降。例如，前述非常小的电压降可约为0.1V至0.2V，其可视为等效肖特基二极管的一切入电压(Cut-inVoltage)。反之，若控制电位VC具有相对较高的逻辑电平，则第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120将同时断开。因此，根据控制电位VC，第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120可共同作为一整流器(Rectifier)。在一些实施例中，第一金属氧化物半导体场效应晶体管110的漏极端113和基极端114将形成一第一PN结二极管(P-N Junction Diode)，而第二金属氧化物半导体场效应晶体管120的漏极端123和基极端124将形成一第二PN结二极管。前述的第一PN结二极管和第二PN结二极管各自具有等于0.7V的一切入电压，其远大于等效肖特基二极管的切入电压。
以下实施例将说明低压降整流器电路100的电路和操作方式。必须理解的是，这些图式和叙述仅为举例，并非用于限制本发明。
图2是显示根据本发明一实施例所述的比较器130的电路结构的示意图。在图2的实施例中，比较器130包括一电流源(Current Source)131、一第一晶体管(Transistor)M1、一第二晶体管M2、一第三晶体管M3、一第四晶体管M4、一第五晶体管M5、一第六晶体管M6、一第七晶体管M7、一第八晶体管M8、一第九晶体管M9以及一第十晶体管M10。第一晶体管M1、第二晶体管M2、第七晶体管M7以及第九晶体管M9可以是P型金属氧化物半导体场效应晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，PMOSTransistor)。第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第八晶体管M8以及第十晶体管M10可以是N型金属氧化物半导体场效应晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，NMOS Transistor)。
第一晶体管M1具有一控制端、一第一端以及一第二端，其中第一晶体管M1的控制端耦接至一第一节点N1，第一晶体管M1的第一端耦接至一第一供应电位(Supply Voltage)VDD1，而第一晶体管M1的第二端耦接至第一节点N1。第二晶体管M2具有一控制端、一第一端以及一第二端，其中第二晶体管M2的控制端耦接至第一节点N1，第二晶体管M2的第一端耦接至第一供应电位VDD1，而第二晶体管M2的第二端耦接至一第二节点N2。第三晶体管M3具有一控制端、一第一端以及一第二端，其中第三晶体管M3的控制端用于接收输入电位VIN，第三晶体管M3的第一端耦接至一第三节点N3，而第三晶体管M3的第二端耦接至第一节点N1。第四晶体管M4具有一控制端、一第一端以及一第二端，其中第四晶体管M4的控制端用于接收输出电位VOUT，第四晶体管M4的第一端耦接至第三节点N3，而第四晶体管M4的第二端耦接至第二节点N2。第五晶体管M5具有一控制端、一第一端以及一第二端，其中第五晶体管M5的控制端耦接至一第四节点N4，第五晶体管M5的第一端耦接至一接地电位(GroundVoltage)VSS(例如：0V)，而第五晶体管M5的第二端耦接至第四节点N4。电流源131用于供应一电流至第四节点N4。第六晶体管M6具有一控制端、一第一端以及一第二端，其中第六晶体管M6的控制端耦接至第四节点N4，第六晶体管M6的第一端耦接至接地电位VSS，而第六晶体管M6的第二端耦接至第三节点N3。第七晶体管M7具有一控制端、一第一端以及一第二端，其中第七晶体管M7的控制端耦接至第二节点N2，第七晶体管M7的第一端耦接至第一供应电位VDD1，而第七晶体管M7的第二端耦接至一第一比较节点NP1。第八晶体管M8具有一控制端、一第一端以及一第二端，其中第八晶体管M8的控制端耦接至第四节点N4，第八晶体管M8的第一端耦接至接地电位VSS，而第八晶体管M8的第二端耦接至第一比较节点NP1。第九晶体管M9具有一控制端、一第一端以及一第二端，其中第九晶体管M9的控制端耦接至第一比较节点NP1，第九晶体管M9的第一端耦接至第一供应电位VDD1，而第九晶体管M9的第二端耦接至一第二比较节点NP2。第十晶体管M10具有一控制端、一第一端以及一第二端，其中第十晶体管M10的控制端耦接至第一比较节点NP1，第十晶体管M10的第一端耦接至接地电位VSS，而第十晶体管M10的第二端耦接至第二比较节点NP2。第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4以及第六晶体管M6共同形成一差动放大器(DifferentialAmplifier)，其中第三晶体管M3的控制端作为前述差动放大器的一第一输入端，第四晶体管M4的控制端作为前述差动放大器的一第二输入端，第二节点N2作为前述差动放大器的一输出端，而第一供应电位VDD1提供一操作电压给前述的差动放大器。本技术领域人员可使用其他电路结构来实现前述差动放大器。
一般来说，比较器130比较输入电位VIN和输出电位VOUT，以于第一比较节点NP1处输出第一比较电位VP1，并于第二比较节点NP2处输出第二比较电位VP2。例如，若输入电位VIN高于输出电位VOUT(类似二极管的顺向偏压操作)，则第一比较电位VP1将等于接地电位VSS，而第二比较电位VP2将等于第一供应电位VDD1；相反地，若输入电位VIN低于输出电位VOUT(类似二极管的逆向偏压操作)，则第一比较电位VP1将等于第一供应电位VDD1，而第二比较电位VP2将等于接地电位VSS。电平调整电路140还可微调第一比较电位VP1和第二比较电位VP2的电位电平，以控制输入电位VIN和输出电位VOUT之间的电压降。在一实施例中，当输入电位VIN高于输出电位VOUT时(亦即，当第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120皆导通时)，输出电位VOUT将比输入电位VIN低大约0.1V至0.2V，但本发明亦不仅限于此。
图3是显示根据本发明一实施例所述的电平调整电路140的电路结构的示意图。在图3的实施例中，电平调整电路包括一第十一晶体管M11、一第十二晶体管M12、一第十三晶体管M13、一第十四晶体管M14、一第十五晶体管M15以及一第十六晶体管M16。第十一晶体管M11、第十二晶体管M12、第十五晶体管M15以及第十六晶体管M16可以是P型金属氧化物半导体场效应晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，PMOS Transistor)。第十三晶体管M13和第十四晶体管M14可以是N型金属氧化物半导体场效应晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，NMOSTransistor)。
第十一晶体管M11具有一控制端、一第一端以及一第二端，其中第十一晶体管M11的控制端耦接至一第一控制节点NC1，第十一晶体管M11的第一端耦接至一第二供应电位VDD2，而第十一晶体管M11的第二端耦接至一第二控制节点NC2。第十二晶体管M12具有一控制端、一第一端以及一第二端，其中第十二晶体管M12的控制端耦接至第二控制节点NC2，第十二晶体管M12的第一端耦接至第二供应电位VDD2，而第十二晶体管M12的第二端耦接至第一控制节点NC1。第十三晶体管M13具有一控制端、一第一端以及一第二端，其中第十三晶体管M13的控制端用于接收一第一调整电位VT1，第十三晶体管M13的第一端耦接至接地电位VSS，而第十三晶体管M13的第二端耦接至第二控制节点NC2。第十四晶体管M14具有一控制端、一第一端以及一第二端，其中第十四晶体管M14的控制端用于接收一第二调整电位VT2，第十四晶体管M14的第一端耦接至接地电位VSS，而第十四晶体管M14的第二端耦接至第一控制节点NC1。第十五晶体管M15具有一控制端、一第一端以及一第二端，其中第十五晶体管M15的控制端耦接至第二控制节点NC2，第十五晶体管M15的第一端耦接至第二供应电位VDD2，而第十五晶体管M15的第二端耦接至第二控制节点NC2。第十六晶体管M16具有一控制端、一第一端以及一第二端，其中第十六晶体管M16的控制端耦接至第一控制节点NC1，第十六晶体管M16的第一端耦接至第二供应电位VDD2，而第十六晶体管M16的第二端耦接至第一控制节点NC1。
图3的第二供应电位VDD2可以高于图2的第一供应电位VDD1。例如，第二供应电位VDD2可约为3.1V，而第一供应电位VDD1可约为1.8V，但不仅限于此。大致来说，电平调整电路140比较第一调整电位VT1和第二调整电位VT2，以于第一控制节点NC1处输出控制电位VC。例如，若第一调整电位VT1高于第二调整电位VT2，则控制电位VC将被拉升至相对较高的电位电平；反之，若第一调整电位VT1低于第二调整电位VT2，则控制电位VC将被拉低至相对较低的电位电平。通过使用电平调整电路140，控制电位VC的摆动范围(Swing Range)可进行微调，并与第一调整电位VT1和第二调整电位VT2各自的摆动范围相异。例如，第一调整电位VT1和第二调整电位VT2各自相对较高的电位电平可约为1.8V，且第一调整电位VT1和第二调整电位VT2各自相对较低的电位电平可约为0V；然而，控制电位VC相对较高的电位电平可约为3V，且控制电位VC相对较低的电位电平可约为1.5V，但亦不仅限于此。
必须注意的是，第一调整电位VT1和第二调整电位VT2可根据第一比较电位VP1和第二比较电位VP2而决定。详细而言，低压降整流器电路100在一实施例中可操作于一静态模式(Static Mode)，抑或在另一实施例中可操作于一动态模式(Dynamic Mode)。在静态模式中，第一调整电位VT1等同于第一比较电位VP1，而第二调整电位VT2等同于第二比较电位VP2。在动态模式中，电平调整电路140还包括一预控制电路(Pre-Control Circuit)145，以根据第一比较电位VP1和第二比较电位VP2来产生第一调整电位VT1和第二调整电位VT2。
图4是显示根据本发明一实施例所述的预控制电路145的电路结构的示意图。在图4的实施例中，预控制电路145包括一电源优良电路(Power Good Circuit)146、一或门(OrGate)147以及一与门(AND Gate)148。电源优良电路146产生一电源优良电位VG，其具有二种相反的逻辑电平。例如，电源优良电位VG可具有约等于1.8V的相对较高的电位电平(对应于逻辑“1”)，并可具有约等于0V的相对较低的电位电平(对应于逻辑“0”)，但不仅限于此。或门147具有一第一输入端、一第二输入端以及一输出端，其中或门147的第一输入端用于接收第一比较电位VP1，或门147的第二输入端用于接收反相(Inverse)的电源优良电位VG，而或门147的输出端用于输出第一调整电位VT1。与门148具有一第一输入端、一第二输入端以及一输出端，其中与门148的第一输入端用于接收电源优良电位VG，与门148的第二输入端用于接收第二比较电位VP2，而与门148的输出端用于输出第二调整电位VT2。电源优良电位VG可根据动态模式的一实施例中的一些电路参数而决定(将于之后讨论)。若预控制电路145应用于静态模式的一实施例中，则电源优良电位VG将维持于其相对较高的电位电平，使得第一调整电位VT1将等同于第一比较电位VP1，而第二调整电位VT2将等同于第二比较电位VP2。在静态模式的另一实施例中，预控制电路145亦可省略，使得第一比较电位VP1直接作为第一调整电位VT1，且第二比较电位VP2直接作为第二调整电位VT2。
图5是显示根据本发明一实施例所述的电源切换电路(Power Switch Circuit)500的示意图。图5的实施例用于描述前述的低压降整流器电路的静态模式应用。如图5所示，电源切换电路500包括一二极管(Diode)510、另一二极管540、一稳压器(Regulator)520以及一待机电路(Standby Circuit)530。例如，电源切换电路500可应用于一个人计算机(Personal Computer，PC)。一外部电位(External Voltage)VEXT可来自于一外部电源供应(External Power Supply)并可约为3.3V。一内部电池电位(Internal Battery Voltage)VBAT可来自于个人计算机的一内部电池(Internal Battery)并可约为2.5V。二极管510可以是一传统PN结二极管、一肖特基二极管，或是低压降整流器电路100(其中输入节点NIN作为一阳极(Anode)而输出节点NOUT作为一阴极(Cathode))。二极管510具有一阳极和一阴极，其中二极管510的阳极耦接至外部电位VEXT，而二极管510的阴极耦接至第二供应电位VDD2。二极管540可以是一传统PN结二极管、一肖特基二极管，或是低压降整流器电路100(其中输入节点NIN作为一阳极而输出节点NOUT作为一阴极)。二极管540具有一阳极和一阴极，其中二极管540的阳极耦接至内部电池电位VBAT，而二极管540的阴极耦接至第二供应电位VDD2。在一实施例中，二极管510和二极管540其中至少一者以低压降整流器电路100来实施。在另一实施例中，二极管540较佳以低压降整流器电路100来实施，这是因为内部电池电位VBAT通常低于外部电位VEXT，所以跨越二极管540的低电压降将更为重要。外部电位VEXT或内部电池电位VBAT二者择一将提供电力给第二供应电位VDD2。例如，若个人计算机的电源启动(Power On)，则二极管510将导通(亦即，顺向偏压)，使得第二供应电位VDD2将由外部电位VEXT处取得电力，且第二供应电位VDD2将等于外部电位VEXT减去二极管510的一切入电压(例如，0.1V至0.2V，或是0.7V，根据二极管510如何实施而决定)。反之，若个人计算机的电源关闭(Power Off)，则二极管540将导通(亦即，顺向偏压)，使得第二供应电位VDD2将由内部电池电位VBAT处取得电力，且第二供应电位VDD2将等于内部电池电位VBAT减去二极管540的一切入电压(例如，0.1V至0.2V，或是0.7V，根据二极管540如何实施而决定)。稳压器520将第二供应电位VDD2转换为第一供应电位VDD1。因为稳压器520存在电路电阻(Circuit Resistance)，所以第一供应电位VDD1应会低于第二供应电位VDD2。典型稳压器电路已为本技术领域所熟知，故在此不再赘述。待机电路530由第一供应电位VDD1来进行供电。例如，待机电路530可为设置于个人计算机内的一实时时钟(Real Time Clock，RTC)电路。
若图1的低压降整流器电路100应用于电源切换电路500且作为二极管510、二极管520，或同时作为此二者，则比较器130将由第一供应电位VDD1来进行供电(也就是在稳压器520之后的)，而电平调整电路140将由第二供应电位VDD2来进行供电(也就是在稳压器520之前的)。必须注意的是，内部电池电位VBAT一般都低于外部电位VEXT。因此，当个人计算机的电源关闭且外部电位VEXT降为0V时，使用低压降整流器电路100来实施二极管540将能防止第二供应电位VDD2过低而无法驱动稳压器520。例如，若二极管540为一传统二极管且具有等于0.7V的一切入电压，则个人计算机的关机操作将使得第二供应电位VDD2变为约1.8V(亦即，2.5V-0.7V＝1.8V)。然而，第一供应电位VDD1亦须约为1.8V，是以稳压器520将无法利用第二供应电位VDD2来产生第一供应电位VDD1(在稳压器520中不可能没有电压降)。另一方面，电平调整电路140和串联(Cascade)的第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120有助于降低每一金属氧化物半导体场效应晶体管的漏极/源极与栅极的电位差(Drain/Source-to-Gate Voltage Difference)(亦即，Vgs或Vgd)，从而可避免先进(Advanced)互补式金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)的制程中发生栅极氧化层崩溃(Gate Oxide Break-Down)的现象，此通常须将前述的电位差Vgs和Vgd维持于约1.8V以下方能避免发生。例如，若第二金属氧化物半导体场效应晶体管120被移除且控制电位VC与第一比较电位VP1相同，则个人计算机的关机操作将使得第一金属氧化物半导体场效应晶体管110的漏极至栅极电位差(Drain-to-Gate Voltage Difference)达到约2.5V(亦即，2.5V-0V＝2.5V)；然而，第一金属氧化物半导体场效应晶体管110的漏极至栅极电位差一旦高于1.8V，即有可能造成第一金属氧化物半导体场效应晶体管110损坏。本发明的设计方式可防止第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120发生过载和损坏(Overstressed andDamaged)。
图6是显示根据本发明一实施例所述的电源切换电路500的信号波形的示意图，其中横轴代表时间(μs)，而纵轴代表各个信号的电位电平(V)。在一实施例中，若低压降整流器电路100用于实施二极管510，当外接电位VEXT启动时(例如：3.3V)，则第二供应电位VDD2将约为3.1V且第一供应电位VDD1将约为1.8V，其中用于实施二极管510的低压降整流器电路100的控制电位VC约为1.5V以导通第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120，据此可推算出第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120两者的电位差Vgs和Vgd皆维持于1.8V以下。当外接电位VEXT关闭时(例如：0V)，则第二供应电位VDD2将由内部电池电位VBAT(例如：2.5V)来进行供电且第二供应电位VDD约为2.3V，其中用于实施二极管510的低压降整流器电路100的控制电位VC约为3V(在图6中逐渐上升且最终将可达3V)以关断第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120，据此可推算出第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120两者的电位差Vgs和Vgd亦皆维持于1.8V以下。在另一实施例中，若低压降整流器电路100用于实施二极管540，当外接电位VEXT启动时(例如：3.3V)，则第二供应电位VDD2将约为3.1V且第一供应电位VDD1将约为1.8V，其中用于实施二极管540的低压降整流器电路100的控制电位VC约为3V以关断第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120，据此可推算出第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120两者的电位差Vgs和Vgd皆维持于1.8V以下。当外接电位VEXT关闭时(例如：0V)，则第二供应电位VDD2将由内部电池电位VBAT(例如：2.5V)来进行供电且第二供应电位VDD约为2.3V，其中用于实施二极管540的低压降整流器电路100的控制电位VC约为0.7V以导通第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120，据此可推算出第一金属氧化物半导体场效应晶体管110和第二金属氧化物半导体场效应晶体管120两者的电位差Vgs和Vgd亦皆维持于1.8V以下。
如图6所示，第二供应电位VDD2初始时由外部电位VEXT处取得电力。接着，在约2μs的时间点处，个人计算机关闭，而外部电位VEXT变成0V，使得第二供应电位VDD2改成由内部电池电位VBAT处取得电力。由于有稳压器520的存在故第一供应电位VDD1几乎没有变化。用于实施二极管510或(且)二极管540的低压降整流器电路100的控制电位VC的前述变化可由对应的波形中看出。因此，第二供应电位VDD2最终将达到内部电池电位VBAT减去非常小的电压降，其可约为0.1V至0.2V(亦即，低压降整流器电路100的切入电压，其中低压降整流器电路100作为一等效肖特基二极管)。由于第一供应电位VDD1和第二供应电位VDD2恒为通电状态(虽然第二供应电位VDD2可能具有不同电位电平)，无论个人计算机是启动还是关闭，低压降整流器电路100将皆能接收到供应电位。
图7是显示根据本发明另一实施例所述的直流对直流降压转换器(DC-to-DC(Direct Current to Direct Current)Buck Converter)700的示意图。图7的实施例用于描述前述的低压降整流器电路的动态模式应用。如图7所示，直流对直流降压转换器700包括一低压降整流器电路100、一第一驱动器(Driver)720、一第二驱动器730、一第一驱动晶体管(Driving Transistor)740、一第二驱动晶体管750、一第一电容器(Capacitor)760、一电感器(Inductor)770以及一第二电容器780。低压降整流器电路100具有一输入节点(NIN)和一输出节点(NOUT)，其中低压降整流器电路100的输入节点耦接至一独立供应电位(Independent Supply Voltage)VDDE，而低压降整流器电路100的输出节点耦接至一启动电位(Boot Voltage)VBT。第一驱动器720为一高端驱动器(High-Side Driver)，并由启动电位VBT来进行供电。第一驱动器720根据一第一数位信号(Digital Signal)SD1来产生一第一驱动信号SV1。第二驱动器730为一低端驱动器(Low-Side Driver)，并由一正常供应电位(Normal Supply Voltage)来进行供电(未显示)，其中前述的正常供应电位可与独立供应电位VDDE相同或相异。第二驱动器730根据一第二数位信号SD2来产生一第二驱动信号SV2。第一数位信号SD1和第二数位信号SD2可具有互补(Complementary)的逻辑电平。第一驱动晶体管740和第二驱动晶体管750可以是N型金属氧化物半导体场效应晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，NMOS Transistor)。第一驱动晶体管740具有一控制端、一第一端以及一第二端，其中第一驱动晶体管740的控制端用于接收第一驱动信号SV1，第一驱动晶体管740的第一端耦接至一双态节点(TogglingNode)NT，而第一驱动晶体管740的第二端耦接至一输入供应电位(Input Supply Voltage)VDDIN。第二驱动晶体管750具有一控制端、一第一端以及一第二端，其中第二驱动晶体管750的控制端用于接收第二驱动信号SV2，第二驱动晶体管750的第一端耦接至接地电位VSS，而第二驱动晶体管750的第二端耦接至双态节点NT。第一电容器760耦接于启动电位VBT和双态节点NT之间。电感器770耦接于双态节点NT和一动态输出节点NDOUT之间。第二电容器780耦接于动态输出节点NDOUT和接地电位VSS之间。例如，在动态模式中，前述的电源优良电路146可根据动态输出节点NDOUT的电位来产生电源优良电位VG，例如，可通过比较动态输出节点NDOUT的电位与一所需电位电平(Desired Voltage Level)来产生一比较结果作为电源优良电位VG。低压降整流器电路100有助于降低独立供应电位VDDE和启动电位VBT之间的电位差。本发明的设计可压低第一驱动晶体管740的导通阻抗(Turned-OnImpedance)，从而可增强直流对直流降压转换器700的电源效率。必须注意的是，在本实施例中，电源金属氧化物半导体场效应晶体管(Power MOSFET)的制程可用于制造低压降整流器电路100，使其对于漏极/源极与栅极的电位差(Drain/Source-to-Gate VoltageDifference)能具有更高的容忍范围(Tolerance)。
本发明提出一种新颖的低压降整流器电路以及包括前述低压降整流器电路的电源切换电路和直流对直流降压转换器。总之，本发明具有下列优点，较传统技术更加优越：(1)可压低电路内的二极管的切入电压；(2)可用一般互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)的制程来实施；(3)可微缩电路的总布局面积；以及(4)可不易受制程、电位以及温度(Process,Voltage,and Temperature，即PVT)的变异所影响。
值得注意的是，以上所述的电位、电流、电阻值、电感值、电容值以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的低压降整流器电路、电源切换电路以及直流对直流降压转换器并不仅限于图1-7所图示的状态。本发明可以仅包括图1-7的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的低压降整流器电路、电源切换电路以及直流对直流降压转换器当中。虽然本发明的实施例使用金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)为例，但本发明并不仅限于此，本技术领域人员可改用其他种类的晶体管，例如：双极结型晶体管(Bipolar JunctionTransistor，BJT)、结面型场效应晶体管(Junction Gate Field Effect Transistor，JFET)，或是鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)等等，而不致于影响本发明的效果。
在本说明书以及权利要求书中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (10)

1.一种低压降整流器电路，其特征在于，具有输入节点和输出节点，并包括：
第一金属氧化物半导体场效应晶体管，具有栅极端、源极端、漏极端以及基极端，其中该第一金属氧化物半导体场效应晶体管的该栅极端用于接收控制电位，该第一金属氧化物半导体场效应晶体管的该源极端连接至连接节点，该第一金属氧化物半导体场效应晶体管的该漏极端耦接至该输入节点，该第一金属氧化物半导体场效应晶体管的该基极端连接至该连接节点，而该输入节点用于接收输入电位；
第二金属氧化物半导体场效应晶体管，具有栅极端、源极端、漏极端以及基极端，其中该第二金属氧化物半导体场效应晶体管的该栅极端用于接收该控制电位，该第二金属氧化物半导体场效应晶体管的该源极端耦接至该输出节点，该第二金属氧化物半导体场效应晶体管的该漏极端连接至该连接节点，该第二金属氧化物半导体场效应晶体管的该基极端连接至该输出节点，而该输出节点用于输出输出电位；
比较器，比较该输入电位与该输出电位，以产生第一比较电位和第二比较电位；以及
电平调整电路，根据该第一比较电位和该第二比较电位来产生并微调该控制电位；
其中当该第一金属氧化物半导体场效应晶体管和该第二金属氧化物半导体场效应晶体管皆导通时，该输出电位等于该输入电位减去电压降，而该电压降介于0.1V至0.2V之间。
2.根据权利要求1所述的低压降整流器电路，其特征在于，该比较器包括：
差动放大器，具有第一输入端、第二输入端以及输出端，其中该差动放大器的该第一输入端用于接收该输入电位，该差动放大器的该第二输入端用于接收该输出电位，该差动放大器的该输出端耦接至第二节点，而第一供应电位提供操作电位给该差动放大器；
电流源，供应电流至第四节点；
第五晶体管，具有控制端、第一端以及第二端，其中该第五晶体管的该控制端耦接至该第四节点，该第五晶体管的该第一端耦接至接地电位，而该第五晶体管的该第二端耦接至该第四节点；
第七晶体管，具有控制端、第一端以及第二端，其中该第七晶体管的该控制端耦接至该第二节点，该第七晶体管的该第一端耦接至该第一供应电位，该第七晶体管的该第二端耦接至第一比较节点，而该第一比较节点用于输出该第一比较电位；
第八晶体管，具有控制端、第一端以及第二端，其中该第八晶体管的该控制端耦接至该第四节点，该第八晶体管的该第一端耦接至该接地电位，而该第八晶体管的该第二端耦接至该第一比较节点；
第九晶体管，具有控制端、第一端以及第二端，其中该第九晶体管的该控制端耦接至该第一比较节点，该第九晶体管的该第一端耦接至该第一供应电位，该第九晶体管的该第二端耦接至第二比较节点，而该第二比较节点用于输出该第二比较电位；以及
第十晶体管，具有控制端、第一端以及第二端，其中该第十晶体管的该控制端耦接至该第一比较节点，该第十晶体管的该第一端耦接至该接地电位，而该第十晶体管的该第二端耦接至该第二比较节点。
3.根据权利要求2所述的低压降整流器电路，其特征在于，该差动放大器包括：
第一晶体管，具有控制端、第一端以及第二端，其中该第一晶体管的该控制端耦接至第一节点，该第一晶体管的该第一端耦接至该第一供应电位，而该第一晶体管的该第二端耦接至该第一节点；
第二晶体管，具有控制端、第一端以及第二端，其中该第二晶体管的该控制端耦接至该第一节点，该第二晶体管的该第一端耦接至该第一供应电位，而该第二晶体管的该第二端作为该差动放大器的该输出端；
第三晶体管，具有控制端、第一端以及第二端，其中该第三晶体管的该控制端作为该差动放大器的该第一输入端，该第三晶体管的该第一端耦接至第三节点，而该第三晶体管的该第二端耦接至该第一节点；
第四晶体管，具有控制端、第一端以及第二端，其中该第四晶体管的该控制端作为该差动放大器的该第二输入端，该第四晶体管的该第一端耦接至该第三节点，而该第四晶体管的该第二端耦接至该差动放大器的该输出端；以及
第六晶体管，具有控制端、第一端以及第二端，其中该第六晶体管的该控制端耦接至该第四节点，该第六晶体管的该第一端耦接至该接地电位，而该第六晶体管的该第二端耦接至该第三节点。
4.根据权利要求2所述的低压降整流器电路，其特征在于，该第一供应电位根据该输出电位而产生。
5.根据权利要求1所述的低压降整流器电路，其特征在于，该电平调整电路包括：
第十一晶体管，具有控制端、第一端以及第二端，其中该第十一晶体管的该控制端耦接至第一控制节点，该第十一晶体管的该第一端耦接至第二供应电位，该第十一晶体管的该第二端耦接至第二控制节点，而该第一控制节点用于输出该控制电位；
第十二晶体管，具有控制端、第一端以及第二端，其中该第十二晶体管的该控制端耦接至该第二控制节点，该第十二晶体管的该第一端耦接至该第二供应电位，而该第十二晶体管的该第二端耦接至该第一控制节点；
第十三晶体管，具有控制端、第一端以及第二端，其中该第十三晶体管的该控制端用于接收第一调整电位，该第十三晶体管的该第一端耦接至接地电位，而该第十三晶体管的该第二端耦接至该第二控制节点；
第十四晶体管，具有控制端、第一端以及第二端，其中该第十四晶体管的该控制端用于接收第二调整电位，该第十四晶体管的该第一端耦接至该接地电位，而该第十四晶体管的该第二端耦接至该第一控制节点；
第十五晶体管，具有控制端、第一端以及第二端，其中该第十五晶体管的该控制端耦接至该第二控制节点，该第十五晶体管的该第一端耦接至该第二供应电位，而该第十五晶体管的该第二端耦接至该第二控制节点；以及
第十六晶体管，具有控制端、第一端以及第二端，其中该第十六晶体管的该控制端耦接至该第一控制节点，该第十六晶体管的该第一端耦接至该第二供应电位，而该第十六晶体管的该第二端耦接至该第一控制节点；
其中该第一调整电位根据该第一比较电位而决定，该第二调整电位根据该第二比较电位而决定。
6.根据权利要求5所述的低压降整流器电路，其特征在于，该第二供应电位为该输出电位。
7.根据权利要求5所述的低压降整流器电路，其特征在于，该第一调整电位等同于该第一比较电位，而该第二调整电位等同于该第二比较电位。
8.根据权利要求5所述的低压降整流器电路，其特征在于，该电平调整电路还包括预控制电路，该预控制电路包括：
电源优良电路，产生电源优良电位，其中该电源优良电位维持于相对较高的电位电平；
或门，具有第一输入端、第二输入端以及输出端，其中该或门的该第一输入端用于接收该第一比较电位，该或门的该第二输入端用于接收反相的该电源优良电位，而该或门的该输出端用于输出该第一调整电位；以及
与门，具有第一输入端、第二输入端以及输出端，其中该与门的该第一输入端用于接收该电源优良电位，该与门的该第二输入端用于接收该第二比较电位，而该与门的该输出端用于输出该第二调整电位。
9.一种电源切换电路，其特征在于，包括：
第一二极管，具有阳极和阴极，其中该第一二极管的该阳极耦接至外部电位，而该第一二极管的该阴极耦接至第二供应电位；
第二二极管，具有阳极和阴极，其中该第二二极管的该阳极耦接至内部电池电位，而该第二二极管的该阴极耦接至该第二供应电位；
稳压器，将该第二供应电位转换为第一供应电位；以及
待机电路，由该第一供应电位来进行供电，其中无论该外部电位为启动或关闭，该第一供应电位皆大致维持于同一电位电平；
其中该第一二极管和该第二二极管的至少一者为根据权利要求1所述的低压降整流器电路，该低压降整流器电路的该输入节点作为该阳极，而该低压降整流器电路的该输出节点作为该阴极。
10.根据权利要求9所述的电源切换电路，其特征在于，该外部电位等于3.3V，该内部电池电位等于2.5V，而该第一供应电位等于1.8V。
CN201810089521.7A 2017-10-30 2018-01-30 低压降整流器电路和电源切换电路 Active CN108199593B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/797,458 US10211834B1 (en) 2017-10-30 2017-10-30 Low-voltage-drop rectifier circuit
US15/797,458 2017-10-30

Publications (2)

Publication Number Publication Date
CN108199593A CN108199593A (zh) 2018-06-22
CN108199593B true CN108199593B (zh) 2020-02-07

Family

ID=62591846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810089521.7A Active CN108199593B (zh) 2017-10-30 2018-01-30 低压降整流器电路和电源切换电路

Country Status (2)

Country Link
US (1) US10211834B1 (zh)
CN (1) CN108199593B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101394168A (zh) * 2007-09-19 2009-03-25 雅马哈株式会社 比较器
CN101902136A (zh) * 2009-05-26 2010-12-01 艾默生网络能源系统北美公司 同步整流管驱动装置和驱动方法
CN102904421A (zh) * 2012-09-24 2013-01-30 重庆西南集成电路设计有限责任公司 高性能的整流二极管替代电路
CN107171550A (zh) * 2017-06-23 2017-09-15 深圳市航天新源科技有限公司 一种大功率电源控制器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919436A (ja) * 1982-07-26 1984-01-31 Toshiba Corp 転送回路
US7477502B1 (en) * 2004-03-30 2009-01-13 Emc Corporation Method and system for providing fault protection in a power supply system
US8604862B2 (en) * 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101394168A (zh) * 2007-09-19 2009-03-25 雅马哈株式会社 比较器
CN101902136A (zh) * 2009-05-26 2010-12-01 艾默生网络能源系统北美公司 同步整流管驱动装置和驱动方法
CN102904421A (zh) * 2012-09-24 2013-01-30 重庆西南集成电路设计有限责任公司 高性能的整流二极管替代电路
CN107171550A (zh) * 2017-06-23 2017-09-15 深圳市航天新源科技有限公司 一种大功率电源控制器

Also Published As

Publication number Publication date
US10211834B1 (en) 2019-02-19
CN108199593A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
JP5169170B2 (ja) 降圧型スイッチングレギュレータ
US7224204B2 (en) Method and circuit for driving a gate of a MOS transistor negative
US7492215B2 (en) Power managing apparatus
US7710182B2 (en) Reliable level shifter of ultra-high voltage device used in low power application
US20130099846A1 (en) Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device
US20230122458A1 (en) Low dropout linear regulator and control circuit thereof
JP7304729B2 (ja) 電源回路、電源装置及び車両
US10715027B2 (en) Driver circuit
US20080018311A1 (en) Level Shift Circuit And Switching Regulator Therewith
CN109194126B (zh) 一种电源切换电路
CN112421937B (zh) 同步整流驱动模块、同步整流驱动电路和buck型降压电路
US20190260361A1 (en) Input buffer with low static current consumption
JP7032154B2 (ja) スイッチング回路、半導体装置、ｄｃ／ｄｃコンバータ
CN108199593B (zh) 低压降整流器电路和电源切换电路
US20230129526A1 (en) Switching circuit, dc/dc converter, and control circuit thereof
US11979144B2 (en) Driving circuit for driving chip
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
US9703307B2 (en) Voltage dropping circuit and integrated circuit
CN113067462A (zh) 一种新型自举驱动电路结构
CN115167608B (zh) 反向电压保护电路、电压调整电路、电子装置及芯片
US9785162B2 (en) LDO with high power conversion efficiency
US20150070081A1 (en) System and method for reduction of bottom plate parasitic capacitance in charge pumps
CN219287374U (zh) 升压电路及电子设备
US11606030B1 (en) Driver for driving a p-type power switch
CN113206593B (zh) 启动模块、开关电源芯片及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP03 Change of name, title or address