CN102904421A - 高性能的整流二极管替代电路 - Google Patents

Abstract

本发明公开了高性能的整流二极管替代电路，包括电容器、低压时钟发生器、电荷泵电路、带隙基准电路、迟滞比较器、驱动放大器和功率MOS管，其特征在于：低压时钟发生器检测二级管两端的电压，并产生时钟信号驱动电荷泵电路；电荷泵电路检测二极管两端的电压并放大后将电荷存储在电容器中；电容器上存储的电压与带隙基准电路输出的基准电压分别输出到迟滞比较器进行比较；当电容器上存储的电压大于带隙基准电路输出的基准电压时，迟滞比较器输出开启信号，并经驱动放大器放大后输出到功率MOS管，驱动功率MOS管道导通；本发明通过脉冲工作方式实现等效的二极管工作特性，可完成对原SBR器件的性能和尺寸的完全替代。

Description

高性能的整流二极管替代电路

技术领域

本发明涉及整流二极管，具体涉及一种高性能的整流二极管替代电路。

背景技术

随着对电力电子系统中电源效率的不断提高的要求，尤其在大电流工作的电源中，作为电源整流电路中的广泛使用的核心器件——整流二级管在最近这些年的技术得到了快速的发展，把二极管在工作中功率损耗不断的降低是技术发展的目标，通过器件的材料变化及工艺的进步改善二级管的性能，从最初使用的普通二级管整流器到肖特基二级管整流器，及最新一代的整流器件——超势垒整流器(Super Barrier Rectifier，SBR)，使二级管的能耗越来越低，从而有了更多的能量转化为有用功。

现有的技术方案为采用SBR技术设计的二极管，是最新一代整流器件，它采用了MOS(金属氧化物半导体)工艺加工技术制造了一个性能优异的两端器件，比普通的采用双极(bipolar)工艺的肖特基二级管更低的正向电压落差，其器件两端的形成仍然是依赖于半导体材料中的不同掺杂形成，但通过工艺上的特殊技术，使二级管的正向导通电压降为极低、在8A的情况时，其正向导通电压仅为0.42V，反向漏电流50uA。但是，现有技术SBR的正向电压落差较高，目前技术的正向电压落差为420mV左右，同时器件反向泄漏电流为50uA，因此在正向及反向工作中都会导致较高的能耗，降低了电源的利用效率。

发明内容

本发明所要解决的技术问题在于提供高性能的整流二极管替代电路。

为了解决上述技术问题，本发明的技术方案是，一种高性能的整流二极管替代电路，包括电容器、低压时钟发生器、电荷泵电路、带隙基准电路、迟滞比较器、驱动放大器和功率MOS管，其特征在于：

低压时钟发生器检测二级管两端的电压，并产生时钟信号驱动电荷泵电路；

电荷泵电路检测二极管两端的电压并放大后将电荷存储在电容器中；

电容器上存储的电压与带隙基准电路输出的基准电压分别输出到迟滞比较器进行比较；当电容器上存储的电压大于带隙基准电路输出的基准电压时，迟滞比较器输出开启信号，并经驱动放大器放大后输出到功率MOS管，驱动功率MOS管道导通；当电容器上的电荷逐渐被电路消耗而引起电容器上的电压逐渐下降到基准电压以下时，迟滞比较器输出关断信号使功率MOSFET截止。

本发明利用功率MOSFET具有的低导通电阻、低触发电压的特性及适当的智能控制电路，通过脉冲工作方式实现等效的二极管工作特性，并具有更低的正向导通电压差和反向漏电流，其中正向导通电压较SBR器件可降低70％，反向泄漏电流仅1uA；本发明使二极管正向电压落差降低，反向泄漏电流减少，自身功率损耗减少，发热减少，在同样的电流下具有较SBR器件更低的电压落差特性及截止时更低的漏电特性，解决了在电源整流电路中整流器件的功耗过高的问题，从而实现了性能更优；本发明电路简单，可完成对原SBR器件的性能和尺寸的完全替代。

根据本发明所述的高性能的整流二极管替代电路的一种优选方案，所述电荷泵电路包括：N级整流器电路，N为3至18的自然数；每级整流器电路均包括输入端IN、输出端OUT、正向时钟脉冲输入端CK、反向时钟脉冲输入端CKN，第一级整流器电路、第二级整流器电路……第N-1级整流器电路、第N级整流器电路按顺序串联连接，第一级整流器电路的输入端为整流二极管的阳极，第N级整流器电路的输出端接电容器的一端，电容器的另一端为整流二极管的阴极；每级整流器电路的正向时钟脉冲输入端CK同时连接低压时钟发生器的输出一端，每级整流器电路的反向时钟脉冲输入端CKN同时连接低压时钟发生器的输出二端。

根据本发明所述的高性能的整流二极管替代电路的一种优选方案，每级整流器电路均由第一N型MOS晶体管NMOS1、第二N型MOS晶体管NMOS2、第一P型MOS晶体管PMOS1、第二P型MOS晶体管PMOS2、以及电容一C1、电容二C2和电容三Cs构成；其中，第一N型MOS晶体管NMOS1的源极和衬底与第二N型MOS晶体管NMOS2的源极和衬底同时连接，并作为整流器电路的输入端，第一P型MOS晶体管PMOS1的源极和衬底与第二P型MOS晶体管PMOS2的源极和衬底连接，并作为整流器电路的输出端，整流器电路的输出端通过电容三Cs接地，第一N型MOS晶体管NMOS1的漏极、第二N型MOS晶体管NMOS2的漏极、第一P型MOS晶体管PMOS1的栅极和第二P型MOS晶体管PMOS2的栅极连接，并通过电容一C1接低压时钟发生器的输出一端，第一N型MOS晶体管NMOS1的栅极、第二N型MOS晶体管NMOS2的栅极、第一P型MOS晶体管PMOS1的漏极和第二P型MOS晶体管PMOS2的漏极连接，并通过电容二C2接低压时钟发生器的输出二端。

根据本发明所述的高性能的整流二极管替代电路的一种优选方案，所述功率MOS管采用N沟道MOS场效应管。

本发明所述的高性能的整流二极管替代电路的有益效果是：本发明通过脉冲工作方式实现等效的二极管工作特性，解决了在电源整流电路中整流器件的功耗过高的问题；具有二极管正向电压落差低，反向泄漏电流少，自身功率损耗小，发热低的特点；本发明可完成对原SBR器件的性能和尺寸的完全替代；本发明系统结构简单，成本低、体积小、功耗低、性能优，使用灵活，具有良好的应用前景。

附图说明

图1是本发明所述的高性能的整流二极管替代电路的原理框图。

图2是本发明所述的电荷泵电路2的原理框图。

图3是本发明所述的整流器电路的原理框图

图4本发明所述的高性能的整流二极管替代电路的等效电路图。

具体实施方式

参见图1、图2，一种高性能的整流二极管替代电路，包括电容器C、低压时钟发生器1、电荷泵电路2、带隙基准电路3、迟滞比较器4、驱动放大器5和功率MOS管Q，其中：

低压时钟发生器1检测整流二级管两端AK的电压，并产生时钟信号驱动电荷泵电路2；

电荷泵电路2检测整流二极管两端的电压并放大后将电荷存储在电容器C中；

电容器C上存储的电压与带隙基准电路3输出的基准电压分别输出到迟滞比较器4进行比较；当电容器C上存储的电压大于带隙基准电路3输出的基准电压时，迟滞比较器4输出开启信号，并经驱动放大器5放大后输出到功率MOS管Q，驱动功率MOS管Q道导通；当电容器C上的电荷逐渐被电路消耗而引起电容器C上的电压逐渐下降到基准电压以下时，迟滞比较器4输出关断信号使功率MOSFETQ截止。

在具体实施例中，参见图2、图3，所述电荷泵电路2包括：N级整流器电路，N为3至18的自然数；N越大，整流二极管正向电压落差越小，但是N的取值受芯片面积的限制；每级整流器电路均包括输入端IN、输出端OUT、正向时钟脉冲输入端CK、反向时钟脉冲输入端CKN，第一级整流器电路、第二级整流器电路……第N-1级整流器电路、第N级整流器电路按顺序串联连接，前级整流器电路的输出端连接后级整流器电路的输入端；第一级整流器电路的输入端为整流二极管的阳极A，第N级整流器电路的输出端接电容器C的一端，电容器C的另一端为整流二极管的阴极K；每级整流器电路的正向时钟脉冲输入端CK同时连接低压时钟发生器1的输出一端，每级整流器电路的反向时钟脉冲输入端CKN同时连接低压时钟发生器1的输出二端。

每级整流器电路均由第一N型MOS晶体管NMOS1、第二N型MOS晶体管NMOS2、第一P型MOS晶体管PMOS1、第二P型MOS晶体管PMOS2、以及电容一C1、电容二C2和电容三Cs构成；其中，第一N型MOS晶体管NMOS1的源极和衬底与第二N型MOS晶体管NMOS2的源极和衬底同时连接，并作为整流器电路的输入端IN，第一P型MOS晶体管PMOS1的源极和衬底与第二P型MOS晶体管PMOS2的源极和衬底连接，并作为整流器电路的输出端OUT，整流器电路的输出端通过电容三Cs接地，第一N型MOS晶体管NMOS1的漏极、第二N型MOS晶体管NMOS2的漏极、第一P型MOS晶体管PMOS1的栅极和第二P型MOS晶体管PMOS2的栅极连接，并通过电容一C1接低压时钟发生器1的输出一端，第一N型MOS晶体管NMOS1的栅极、第二N型MOS晶体管NMOS2的栅极、第一P型MOS晶体管PMOS1的漏极和第二P型MOS晶体管PMOS2的漏极连接，并通过电容二C2接低压时钟发生器1的输出二端。

每级整流器电路采用两路分时工作，在CK的正半周期，NMOS2和PMOS1导通，此时IN端信号与时钟信号求和后存储在节点B，而节点A的信号则通过PMOS1传输到输出端并存储在电容Cs上；在CK的负半周期，NMOS1和PMOS2导通，此时IN端信号与时钟信号求和后存储在节点A，而节点B的信号则通过PMOS1传输到输出端并存储在电容Cs上，第一级整流器的输出接到第二级整流器的输入端。同理N级整流器电路级联构成了本电荷泵电路。

所述功率MOS管Q采用N沟道MOS场效应管，N沟道MOS场效应管的栅极连接驱动放大器5的输出端，N沟道MOS场效应管的漏极作为等效二极管的阳极输出，N沟道MOS场效应管的源极连接作为等效二极管的阴极输出。

本发明的工作原理是：A和K分别为等效二级管的阳极和阴极，电路在正向偏置的时候，分为两种工作状态，充电状态和放电状态。首先，初始时，电路处于充电状态，此时低压时钟发生器1检测二级管两端的电压V1，并产生时钟信号驱动电荷泵电路2，电荷泵电路2检测二极管两端的电压并放大后将电荷存储在电容器C中，同时将电容器C上的电压与带隙基准电路3输出的基准电压VREF1进行比较，经过T1时间后，当电容器C上的电压超过带隙基准电路3输出的基准电压VREF1，则迟滞比较器4会输出开启信号使功率MOSFET导通，从而降低二级管两端的电压落差为V2，这时电路进入放电状态；当经过T2时间后，电容器C上的电荷逐渐被电路消耗而引起电容器C上的电压逐渐下降到带隙基准电路3输出的基准电压VREF2以下时，迟滞比较器4输出关端信号使功率MOSFET截止，电路再次进入到充电状态，此后电路将在充电和放电状态交替进行。

在一个充放电周期内，电路K、A两端的电压差平均值为

Vavg=(V1*T1+V2*T2)/(T1+T2)；

本发明实施例中，电荷泵电路2采用11级整流器电路，在8A正向偏置电流下，功率MOSFET关断下的正向电压落差为800mV，

即V1=800mV，功率MOSFET导通下的正向电压落差为80mV；

即V2=80mV，T1/(T1+T2)=10％，T2/(T1+T2)=90％；

则Vavg=152mV，与SBR器件的420mV相比，降低了268mV。

本发明的电路反向工作时，功率MOSFET截止时具有优异的反向电流泄漏性能，尽为1uA，也远远小于SBR器件的反向泄漏电流50uA，因此采用本发明技术方案后，正向电压落差平均值将会较SBR器件降低70％左右，反向泄漏电流几乎为零，将会有更多的能量进入后级电路。

图4中说明采用的本发明技术方案电路结构的等效电路具有与SBR整流器件或二级管一致的端口，端口对端口可以完全替代。

上面对本发明的具体实施方式进行了描述，但是，本发明保护的不仅限于具体实施方式的范围。

Claims (4)

1.一种高性能的整流二极管替代电路，包括电容器(C)、低压时钟发生器(1)、电荷泵电路(2)、带隙基准电路(3)、迟滞比较器(4)、驱动放大器(5)和功率MOS管(Q)，其特征在于：

低压时钟发生器(1)检测整流二级管两端的电压，并产生时钟信号驱动电荷泵电路(2)；

电荷泵电路(2)检测整流二极管两端的电压并放大后将电荷存储在电容器(C)中；

电容器(C)上存储的电压与带隙基准电路(3)输出的基准电压分别输出到迟滞比较器(4)进行比较；当电容器(C)上存储的电压大于带隙基准电路(3)输出的基准电压时，迟滞比较器(4)输出开启信号，并经驱动放大器(5)放大后输出到功率MOS管(Q)，驱动功率MOS管(Q)导通；当电容器(C)上的电荷逐渐被电路消耗而引起电容器(C)上的电压逐渐下降到带隙基准电路(3)输出的基准电压以下时，迟滞比较器(4)输出关断信号使功率MOSFET(Q)截止。

2.根据权利要求1所述的高性能的整流二极管替代电路，其特征在于：所述电荷泵电路(2)包括：N级整流器电路，N为3至18的自然数；每级整流器电路均包括输入端(IN)、输出端(OUT)、正向时钟脉冲输入端(CK)、反向时钟脉冲输入端(CKN)；第一级整流器电路、第二级整流器电路……第N-1级整流器电路、第N级整流器电路按顺序串联连接，第一级整流器电路的输入端为整流二极管的阳极(A)，第N级整流器电路的输出端接电容器(C)的一端，电容器(C)的另一端为整流二极管的阴极(K)；每级整流器电路的正向时钟脉冲输入端(CK)同时连接低压时钟发生器(1)的输出一端，每级整流器电路的反向时钟脉冲输入端(CKN)同时连接低压时钟发生器(1)的输出二端。

3.根据权利要求2所述的高性能的整流二极管替代电路，其特征在于：每级整流器电路均由第一N型MOS晶体管(NMOS1)、第二N型MOS晶体管(NMOS2)、第一P型MOS晶体管(PMOS1)、第二P型MOS晶体管(PMOS2)、电容一(C1)、电容二(C2)和电容三(Cs)构成；其中，第一N型MOS晶体管(NMOS1)的源极和衬底与第二N型MOS晶体管(NMOS2)的源极和衬底同时连接，并作为整流器电路的输入端，第一P型MOS晶体管(PMOS1)的源极和衬底与第二P型MOS晶体管(PMOS2)的源极和衬底连接，并作为整流器电路的输出端，且整流器电路的输出端通过电容三(Cs)接地，第一N型MOS晶体管(NMOS1)的漏极、第二N型MOS晶体管(NMOS2)的漏极、第一P型MOS晶体管(PMOS1)的栅极和第二P型MOS晶体管(PMOS2)的栅极连接，并通过电容一(C1)接低压时钟发生器(1)的输出一端，第一N型MOS晶体管(NMOS1)的栅极、第二N型MOS晶体管(NMOS2)的栅极、第一P型MOS晶体管(PMOS1)的漏极和第二P型MOS晶体管(PMOS2)的漏极连接，并通过电容二(C2)接低压时钟发生器(1)的输出二端。

4.根据权利要求1或2或3所述的高性能的整流二极管替代电路，其特征在于：所述功率MOS管(Q)采用N沟道MOS场效应管。

Images