JP4650011B2 - コンパレータ回路 - Google Patents

Description

本発明は、未知のアナログ入力電圧と基準であるしきい値電圧との大小関係を判定してその判定結果を論理信号で出力するコンパレータ回路に関する。

図３は、従来技術によるコンパレータ回路の例である。未知のアナログ入力電圧Ｖinは分圧抵抗Ｒ１、Ｒ２により分圧され、分圧された電圧Ｖ１はコンパレータＱ１の非反転入力端子に入力される。一方、コンパレータＱ１の反転入力端子には、基準電圧Ｖｓを分圧抵抗Ｒ３、Ｒ４で分圧した電圧Ｖ２が入力される。コンパレータＱ１は、電圧Ｖ１と電圧Ｖ２との大小関係を判定し、電圧Ｖ１が電圧Ｖ２より大きい時には高レベルの信号を、小さい時には低レベルの信号を出力する。

出力の電圧レベルが切り換わる時の入力電圧Ｖinの値、即ち、入力端子換算のしきい値電圧Ｖthは次の式で計算される。
Ｖth＝Ｖｓ・（１＋Ｒ１／Ｒ２）／（１＋Ｒ３／Ｒ４） （１）式
即ち、入力電圧Ｖinと（１）式で計算されるしきい値電圧Ｖthとの大小関係により出力信号レベルが決まる。

しかしながら（１）式で計算されるしきい値電圧ＶthはコンパレータＱ１の入力部のオフセット電圧、バイアス電流、オフセット電流、それらの温度変化（ドリフト）を考慮してない値であり、コンパレータＱ１を理想のコンパレータと仮定した場合の値である。実際のコンパレータにはオフセット電圧、オフセット電流、それらのドリフトが存在するためにしきい値電圧Ｖthは（１）式で計算される値より外れる。

例えば、非反転入力端子と反転入力端子との間にΔＶのオフセット電圧が存在したとすると、その場合のしきい値電圧Ｖth’は次のように計算される。
Ｖth’＝Ｖｓ・（１＋Ｒ１／Ｒ２）／（１＋Ｒ３／Ｒ４）＋ΔＶ・（１＋Ｒ１／Ｒ２）
（２）式
この右辺の第２項をΔＶthとすると、実際のしきい値電圧Ｖth’は（１）式で計算される理想値ＶthよりもΔＶthだけ誤差を含んでいることになる。従って、入力電圧Ｖinとして電圧Ｖthと電圧Ｖth’の間の電圧が入力された場合には、本来は高レベル信号が出力されるべきであるのに低レベル信号が出力されて誤判定が生ずる。

図４は、従来技術による他のコンパレータ回路の例である。この回路は入力電圧Ｖinを分圧抵抗Ｒ１、Ｒ２により分圧した電圧Ｖ１をＡ／Ｄ変換器１でディジタル値に変換し、変換した電圧を演算回路２内で基準電圧と演算比較して大小関係を判定する回路である。演算回路２内でソフトウェアにより基準電圧と比較するため、基準電圧をプログラムにより容易に変更することができる。従って、基準電圧の値を条件により変化される必要がある場合に都合の良いコンパレータ回路である。しかし、この回路の場合もＡ／Ｄ変換器１の入力部にオフセット電圧、バイアス電流、オフセット電流が存在すると判定に誤りが生ずる。更に、Ａ／Ｄ変換器１によるディジタル変換の際の変換の非直線性、分解能も誤判定の原因となる。

本発明はこのような従来技術の問題点を解決するためになされたもので、その課題は、入力電圧を基準電圧と比較してその大小関係を判定する電圧比較部の入力部にオフセット電圧、オフセット電流、バイアス電流、それらのドリフトが存在したとしても、それらの影響を受けることなく大小関係を判定できるコンパレータ回路を提供することにある。

前記課題を解決するための請求項１に記載の発明は、入力電圧（Ｖin）をその入力端子（３）と基準電位（ＧＮＤ）の間に直列接続した第１、第２の抵抗（Ｒ１、Ｒ２）により分圧して分圧入力電圧（Ｖ１）を生成する第１の分圧回路（５）と、基準電圧（Ｖｓ）をその入力端子（４）と基準電位（ＧＮＤ）の間に直列接続した第３、第４の抵抗（Ｒ３、Ｒ４）により分圧して分圧基準電圧（Ｖ２）を生成する第２の分圧回路（６）と、分圧入力電圧と分圧基準電圧とを切り換えるマルチプレクサ（７）と、該マルチプレクサの出力電圧をディジタル値に変換するＡ／Ｄ変換器（８）と、前記マルチプレクサに入力選択信号（ＳＥＬ）を出力して入力の切り換えを行なわせることにより分圧入力電圧と分圧基準電圧とをＡ／Ｄ変換させてその値を取り込み、取り込んだ二つの電圧の大小関係をディジタル演算により判定することにより入力電圧と、基準電圧と第１、第２、第３、第４の抵抗の抵抗値から計算されるしきい値電圧との大小関係を出力する演算回路（９）と、を備えることを特徴とするコンパレータ回路である。

このような構成のコンパレータ回路によれば、Ａ／Ｄ変換器の入力オフセット電圧、その温度ドリフト、Ａ／Ｄ変換器の変換の非直線性に起因する誤差電圧が大小関係の判定に影響しなくなるため、入力電圧を精度良く入力端換算のしきい値電圧と比較することができる。

また、請求項２に記載の発明は、請求項１に記載のコンパレータ回路において、第２の抵抗（Ｒ２）と第４の抵抗（Ｒ４）は基準電位（ＧＮＤ）側となるように接続し、第１と第３の抵抗（Ｒ１、Ｒ３）及び第２と第４の抵抗（Ｒ２、Ｒ４）には、それぞれ同一の抵抗値で同一温度特性を有する抵抗を使用することを特徴とする。

このような回路構成とすれば、入力端換算のしきい値電圧が分圧抵抗の温度変化の影響を受けない一定値となる。また、Ａ／Ｄ変換器（８）のバイアス電流の影響も受けなくなる。従って、入力電圧を精度良く入力端換算のしきい値電圧と比較することができる。

また、請求項３に記載の発明は、入力電圧（Ｖin）と基準電圧（Ｖｓ）とを切り換えるマルチプレクサ（７）と、そのマルチプレクサの出力電圧をディジタル値に変換するＡ／Ｄ変換器（８）と、マルチプレクサに入力選択信号（ＳＥＬ）を出力して入力の切り換えを行なわせることにより入力電圧と基準電圧とをＡ／Ｄ変換させてその値を取り込み、取り込んだ二つの電圧の大小関係を判定して結果を論理信号で出力する演算回路（９）と、を備えることを特徴とするコンパレータ回路である。

このような回路構成とすれば分圧回路の分圧誤差の影響がなくなるため、入力電圧（Ｖin）と基準電圧（Ｖｓ）との大小関係を一層正確に判定できるようになる。

以下、本発明に係るコンパレータ回路の一実施の形態につき図面を参照して説明する。図１はそのコンパレータ回路の回路構成を示したものである。なお、図中、図３と同一又は相当部分には同一符号が付してある。

コンパレータ回路１０は、第１の分圧回路５、第２の分圧回路６、マルチプレクサ７、Ａ／Ｄ変換器８、演算回路９を備えて構成される。
第１の分圧回路５は、入力電圧Ｖinの入力端子３と基準電位ＧＮＤと間に第１、第２の抵抗Ｒ１、Ｒ２を、第２の抵抗Ｒ２を基準電位ＧＮＤ側にして直列接続して構成される。分圧された電圧は分圧入力電圧Ｖ１としてマルチプレクサ７に入力される。第２の分圧回路６は、基準電圧Ｖｓの入力端子４と基準電位ＧＮＤと間に第３、第４の抵抗Ｒ３、Ｒ４を、第４の抵抗Ｒ４を基準電位ＧＮＤ側にして直列接続して構成される。分圧された電圧は分圧基準電圧Ｖ２としてマルチプレクサ７に入力される。基準電圧Ｖｓは温度安定性に優れた基準電圧であり、例えばバンドギャップ基準電圧発生回路で生成される。

マルチプレクサ７は、２入力のマルチプレクサで演算回路９が出力する入力選択信号ＳＥＬにより分圧入力電圧Ｖ１と分圧基準電圧Ｖ２の何れかを選択して出力する。Ａ／Ｄ変換器８は、マルチプレクサ７により選択されたアナログ電圧をディジタル値に変換して演算回路９に向けて出力する。

演算回路９はディジタル演算を行なう回路であるが、入力選択信号ＳＥＬとして論理レベル「１」又は「０」をも出力し、その入力選択信号ＳＥＬによりマルチプレクサ７に入力の選択を行なわせる。そして、分圧入力電圧Ｖ１をディジタル変換した値Ｖ１Ｄと分圧基準電圧Ｖ２をディジタル変換した値Ｖ２Ｄの２つのディジタル値を短い間隔をおいて取り込む。取り込み後、取り込んだ電圧Ｖ１ＤとＶ２Ｄとの大小関係をディジタル演算にて判定し、判定結果に従って出力電圧Ｖoutに高レベル又は低レベルの信号を出力する。

次に、このコンパレータ回路１の作用について説明する。演算回路９の出力する入力選択信号ＳＥＬによりマルチプレクサ７が分圧基準電圧Ｖ２を選択している場合におけるＡ／Ｄ変換器８のオフセット電圧をΔＶoff、変換の非直線性に起因する誤差電圧をΔＶlin、分解能に基づく誤差電圧をΔＶres2、マルチプレクサ７のこの場合の入出力端間電圧をΔＶmux2とすると、演算回路９に入力されるディジタル電圧値Ｖ２Ｄは次のように表わされる。
Ｖ２Ｄ＝Ｖｓ／（１＋R3／R4）＋ΔＶoff＋ΔＶlin＋ΔＶres2＋ΔＶmux2 （３）式

次に、入力電圧Ｖinとして分圧入力電圧Ｖ１が分圧基準電圧Ｖ２に殆ど等しい値となる電圧が入力されており、マルチプレクサ７がその分圧入力電圧Ｖ１を入力として選択している場合を考える。その時の演算回路９のオフセット電圧と変換の非直線性に起因する誤差電圧の値は、Ａ／Ｄ変換器８の入力電圧が分圧基準電圧Ｖ２に殆ど等しいことから分圧基準電圧Ｖ２が選択されていた場合の値であるオフセット電圧ΔＶoff、非直線性に起因する誤差電圧ΔＶlinに等しくなる。この場合の分解能に基づく誤差電圧をΔＶres1、マルチプレクサ７のこの場合の入出力端間電圧をΔＶmux1とすると、演算回路９に入力されるディジタル電圧値Ｖ１Ｄは次のように表わされる。
Ｖ１Ｄ＝Ｖｓ／（１＋R1／R2）＋ΔＶoff＋ΔＶlin＋ΔＶres1＋ΔＶmux1 （４）式

演算回路９は、（３）式で表わされるＶ２Ｄと（４）式で表わされるＶ１Ｄとの値が等しくなる値を境として出力Ｖoutの信号レベルを切り換える。即ち、Ｖ２ＤとＶ１Ｄとが等しくなる時の入力電圧Ｖinの値がこのコンパレータ回路１の入力端換算のしきい値電圧Ｖthということになる。その値は（３）、（４）式より次のように表わされる。
Ｖth＝Ｖｓ・（１＋R1／R2）／（１＋R3／R4）
＋（（ΔＶres2−ΔＶres1）＋（ΔＶmux2−ΔＶmux1））・（１＋R1／R2） （５）式

この式におけるマルチプレクサ７の入出力端間電圧ΔＶmux2、ΔＶmux1は、マルチプレクサ６にＭＯＳトランジスタを用いたアナログスイッチを使用する場合には等しいとしてよい。従って、その場合には（４）式は次のようになる。
Ｖth＝Ｖｓ・（１＋R1／R2）／（１＋R3／R4）
＋（ΔＶres2−ΔＶres1）・（１＋R1／R2） （６）式

この（５）式の第１項は誤差が無い場合しきい値電圧Ｖthであり、第２項がそれに対する誤差である。この（５）式は、入力端換算のしきい値電圧Ｖthの値はＡ／Ｄ変換器８のオフセット電圧ΔＶoffと非直線性に起因する誤差電圧ΔＶlinの影響を受けないことを表わしている。従って、本実施形態のコンパレータ回路１によれば、Ａ／Ｄ変換器８の分解能を高めさえすれば、オフセット電圧ΔＶoffと非直線性に起因する誤差電圧ΔＶlinが存在したとしてもそれらに影響されることなく入力電圧Ｖinとしきい値電圧Ｖthとの大小関係を精度良く判定することができる。

なお、上記説明ではオフセット電圧ΔＶoffの値の温度変化、経時変化等による起因するドリフトを考慮しなかったが、Ｖ２ＤとＶ１Ｄの読み込みは短時間内に連続して行なわれるためにオフセット電圧ΔＶoffのドリフトは相殺して精度に影響を与えることはない。

また、上記（４）、（５）式ではＡ／Ｄ変換器８のバイアス電流の影響についても考慮しなかった。しかし、判定精度が問題となるのは分圧入力電圧Ｖ１と分圧基準電圧Ｖ２とが殆ど等しい値付近である。そのような場合にはＡ／Ｄ変換器８の入力には両者で殆ど同じ電圧が印加される。従って、Ａ／Ｄ変換器８の入力端から入力側を見たインピーダンスがマルチプレクサ７の切り換えに関係なく等しい値になるようにすればバイアス電流も等しくなり判定精度に影響が生じることはない。そのようにインピーダンスが等しくなるようにするには、抵抗Ｒ１とＲ３、抵抗Ｒ２とＲ４との値を等しくしておけばよい。そうしておけばＡ／Ｄ変換器７のバイアス電流も判定精度に影響を与えなくなる。

また、これまでの説明では第１、第２の分圧回路５、６内の各抵抗の温度変化も無視してきた。しかし、（６）式によれば抵抗値の比であるＲ１／Ｒ２、Ｒ３／Ｒ４の値が変化すると入力端子換算のしきい値電圧Ｖthも変化する。温度によるしきい値電圧Ｖthの変化を無くすには抵抗Ｒ１とＲ３、抵抗Ｒ２と抵抗Ｒ４の値を等しい値とし、且つ抵抗Ｒ１とＲ３、抵抗Ｒ２と抵抗Ｒ４の温度係数が等しくなるようにすればよい。それは、次のように説明できる。

抵抗Ｒ１とＲ３の温度係数をα１、抵抗Ｒ２とＲ４の温度係数をα２、基準温度Ｔ０における抵抗Ｒ１とＲ２の抵抗値をＲａ、Ｒ３とＲ４の抵抗値をＲｂとする。すると、温度（Ｔ０＋ΔＴ）におけるしきい値電圧Ｖth’は、（６）式における分解能による誤差を無視すると次のようになる。
Ｖth’＝Ｖｓ・（１＋Ｒａ・（１＋α１・ΔＴ）／（Ｒｂ・（１＋α２・ΔＴ））
／（１＋Ｒａ・（１＋α１・ΔＴ）／（Ｒｂ・（１＋α２・ΔＴ））
＝Ｖｓ （６）式
即ち、しきい値電圧Ｖth’の値は抵抗の温度変化に関わらず一定電圧である基準電圧Ｖｓに等しくなる。従って、入力電圧Ｖinの大きさを精度良く判定することができる。

なお、図１のコンパレータ回路１０は、入力電圧Ｖinの変動範囲がＡ／Ｄ変換器８の許容入力電圧レンジより大きくなる場合に使用するのに適した回路である。入力電圧Ｖinの変動範囲が、Ａ／Ｄ変換器８の許容入力電圧レンジに納まる場合には図２のコンパレータ回路１０ａのように、分圧回路を省略して入力電圧Ｖinと基準電圧Ｖｓをマルチプレクサ７に直接に入力すればよい。このようにすれば、分圧回路に起因する誤差を無くすことができる。

本発明に係るコンパレータ回路の回路構成図である。 本発明に係るコンパレータ回路の変形実施形態の回路構成図である。 従来技術に係るコンパレータ回路の例である。 従来技術に係るコンパレータ回路の他の例である。

符号の説明

図面中、３、４は入力端子、５は第１の分圧回路、６は第２の分圧回路、７はマルチプレクサ、８はＡ／Ｄ変換器、９は演算回路、１０、１０ａはコンパレータ回路、ＧＮＤは基準電位、ＳＥＬは入力選択信号、Ｒ１は第１の抵抗、Ｒ２は第２の抵抗、Ｒ３は第３の抵抗、Ｒ４は第４の抵抗、Ｖ１は分圧入力電圧、Ｖ２は分圧基準電圧、Ｖinは入力電圧、Ｖｓは基準電圧を示す。

Claims (3)

1. 入力電圧（Ｖin）をその入力端子（３）と基準電位（ＧＮＤ）の間に直列接続した第１、第２の抵抗（Ｒ１、Ｒ２）により分圧して分圧入力電圧（Ｖ１）を生成する第１の分圧回路（５）と、
   基準電圧（Ｖｓ）をその入力端子（４）と基準電位（ＧＮＤ）の間に直列接続した第３、第４の抵抗（Ｒ３、Ｒ４）により分圧して分圧基準電圧（Ｖ２）を生成する第２の分圧回路（６）と、
   前記分圧入力電圧と分圧基準電圧とを切り換えるマルチプレクサ（７）と、
   該マルチプレクサの出力電圧をディジタル値に変換するＡ／Ｄ変換器（８）と、
   前記マルチプレクサに入力選択信号（ＳＥＬ）を出力して入力の切り換えを行なわせることにより前記分圧入力電圧と分圧基準電圧とをＡ／Ｄ変換させてその値を取り込み、取り込んだ二つの電圧の大小関係をディジタル演算により判定することにより前記入力電圧と、前記基準電圧と第１、第２、第３、第４の抵抗の抵抗値から計算されるしきい値電圧との大小関係を出力する演算回路（９）と、を備えることを特徴とするコンパレータ回路。
2. 請求項１に記載のコンパレータ回路において、前記第２の抵抗（Ｒ２）と第４の抵抗（Ｒ４）は前記基準電位（ＧＮＤ）側となるように接続し、前記第１と第３の抵抗（Ｒ１、Ｒ３）及び前記第２と第４の抵抗（Ｒ２、Ｒ４）には、それぞれ同一の抵抗値で同一温度特性を有する抵抗を使用することを特徴とするコンパレータ回路。
3. 入力電圧（Ｖin）と基準電圧（Ｖｓ）とを切り換えるマルチプレクサ（７）と、
   該マルチプレクサの出力電圧をディジタル値に変換するＡ／Ｄ変換器（８）と、
   前記マルチプレクサに入力選択信号（ＳＥＬ）を出力して入力の切り換えを行なわせることにより前記入力電圧と基準電圧とをＡ／Ｄ変換させてその値を取り込み、取り込んだ二つの電圧の大小関係を判定して結果を論理信号で出力する演算回路（９）と、を備えることを特徴とするコンパレータ回路。
   
   

Images