JP2001144543A - 周波数逓倍器 - Google Patents
周波数逓倍器Info
- Publication number
- JP2001144543A JP2001144543A JP32639499A JP32639499A JP2001144543A JP 2001144543 A JP2001144543 A JP 2001144543A JP 32639499 A JP32639499 A JP 32639499A JP 32639499 A JP32639499 A JP 32639499A JP 2001144543 A JP2001144543 A JP 2001144543A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output terminal
- terminal
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 周波数変換効率が高く消費電力の少ない周波
数逓倍器を提供する。 【解決手段】 周波数逓倍器は、トランジスタＱ１、コ
ンデンサＣ１及びインダクタＬ１からなる周波数逓倍す
る回路と、トランジスタＱ２、コンデンサＣ２及びイン
ダクタＬ２からなる周波数逓倍した信号を出力する回路
とで構成される。周波数逓倍するための条件をトランジ
スタＱ１、コンデンサＣ１、インダクタＬ１で調節し、
出力インピーダンスを整合させるための条件をトランジ
スタＱ２、コンデンサＣ２、インダクタＬ２で調節す
る。
数逓倍器を提供する。 【解決手段】 周波数逓倍器は、トランジスタＱ１、コ
ンデンサＣ１及びインダクタＬ１からなる周波数逓倍す
る回路と、トランジスタＱ２、コンデンサＣ２及びイン
ダクタＬ２からなる周波数逓倍した信号を出力する回路
とで構成される。周波数逓倍するための条件をトランジ
スタＱ１、コンデンサＣ１、インダクタＬ１で調節し、
出力インピーダンスを整合させるための条件をトランジ
スタＱ２、コンデンサＣ２、インダクタＬ２で調節す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力した信号の周
波数のｎ倍の周波数となる信号を出力する周波数逓倍器
に関する。
波数のｎ倍の周波数となる信号を出力する周波数逓倍器
に関する。
【０００２】
【従来の技術】従来の周波数逓倍器の回路図を図７に示
す。Ｑ１０はＮｃｈＭＯＳ電界効果トランジスタ、Ｃは
コンデンサ、Ｌはインダクタ、ＶＤＤは電源電圧であ
る。ＩＮは入力信号であり、その周波数はω０である。
ＯＵＴは出力信号であり、その周波数はｎω０である
（ｎは自然数）。図７の周波数逓倍器によって入力信号
の周波数がｎ倍に逓倍できる理由を簡単に説明する。
す。Ｑ１０はＮｃｈＭＯＳ電界効果トランジスタ、Ｃは
コンデンサ、Ｌはインダクタ、ＶＤＤは電源電圧であ
る。ＩＮは入力信号であり、その周波数はω０である。
ＯＵＴは出力信号であり、その周波数はｎω０である
（ｎは自然数）。図７の周波数逓倍器によって入力信号
の周波数がｎ倍に逓倍できる理由を簡単に説明する。
【０００３】入力信号ＩＮがトランジスタＱ１のゲート
端子に入力されると、その信号に応じて周波数逓倍器の
信号出力端子２に出力信号ＯＵＴが出力される。トラン
ジスタＱ１の入出力特性は非線形であるため、トランジ
スタＱ１から信号出力端子２に出力される信号には、ω
０のｎ倍の周波数の信号が多重されてくる。ここで、コ
ンデンサＣとインダクタＬによって構成される同調回路
の発振周波数を所望の周波数ｎω０に設定することで、
この同調回路の発振周波数成分以外は減衰する。すなわ
ち、同調回路の発振周波数成分付近の信号が選択的に抽
出されて、信号出力端子２から出力信号ＯＵＴとして出
力される。例えば、ｎ＝３とすれば、入力信号ＩＮの周
波数を３逓倍した信号成分が主となって信号出力端子２
から出力される。結果として、入力信号ＩＮに対してｎ
倍の周波数の出力信号ＯＵＴを得ることができる。
端子に入力されると、その信号に応じて周波数逓倍器の
信号出力端子２に出力信号ＯＵＴが出力される。トラン
ジスタＱ１の入出力特性は非線形であるため、トランジ
スタＱ１から信号出力端子２に出力される信号には、ω
０のｎ倍の周波数の信号が多重されてくる。ここで、コ
ンデンサＣとインダクタＬによって構成される同調回路
の発振周波数を所望の周波数ｎω０に設定することで、
この同調回路の発振周波数成分以外は減衰する。すなわ
ち、同調回路の発振周波数成分付近の信号が選択的に抽
出されて、信号出力端子２から出力信号ＯＵＴとして出
力される。例えば、ｎ＝３とすれば、入力信号ＩＮの周
波数を３逓倍した信号成分が主となって信号出力端子２
から出力される。結果として、入力信号ＩＮに対してｎ
倍の周波数の出力信号ＯＵＴを得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、図７に
示す従来の周波数逓倍器では、周波数をｎ逓倍するトラ
ンジスタと信号出力端子２を駆動するトランジスタが同
一のトランジスタＱ１であるため、周波数逓倍するため
の条件と出カインピーダンスを整合させるための条件を
同一のトランジスタＱ１で調節しなければならなかっ
た。そのため、出力インピーダンスの整合を図ると、周
波数逓倍の条件から外れて周波数逓倍した出力信号ＯＵ
Ｔの振幅が小さくなり、また周波数逓倍の条件を満たす
と、駆動力が足らなくなるといった問題点があった。ま
た、トランジスタＱ１のデバイス特性による信号の非線
形性だけを利用して周波数逓倍しているため、効率よく
周波数逓倍した出力信号ＯＵＴを得ることができないと
いう問題点があった。具体的には、トランジスタＱ１の
非線形性はそれほど大きくないので、信号出力端子２に
は入力信号ＩＮと同じ周波数ω０の信号が大きなエネル
ギーをもって現れ、高次の周波数のエネルギーは小さい
というのが現状であった。これらの問題点の結果、周波
数逓倍器の周波数変換効率が小さく、所定の周波数逓倍
した信号を得るためには大きな電力を消費してしまう。
したがって、従来の周波数逓倍器では、周波数逓倍する
回路と出力する回路が同一であることと、回路で使用す
るデバイスの非線形性だけを利用して周波数逓倍してい
るため、周波数変換効率が悪く、結果として消費電力が
大きくなってしまうという問題点があった。本発明の目
的は、上述の問題を解決するべく、周波数変換効率が高
く消費電力の少ない周波数逓倍器を提供することであ
る。
示す従来の周波数逓倍器では、周波数をｎ逓倍するトラ
ンジスタと信号出力端子２を駆動するトランジスタが同
一のトランジスタＱ１であるため、周波数逓倍するため
の条件と出カインピーダンスを整合させるための条件を
同一のトランジスタＱ１で調節しなければならなかっ
た。そのため、出力インピーダンスの整合を図ると、周
波数逓倍の条件から外れて周波数逓倍した出力信号ＯＵ
Ｔの振幅が小さくなり、また周波数逓倍の条件を満たす
と、駆動力が足らなくなるといった問題点があった。ま
た、トランジスタＱ１のデバイス特性による信号の非線
形性だけを利用して周波数逓倍しているため、効率よく
周波数逓倍した出力信号ＯＵＴを得ることができないと
いう問題点があった。具体的には、トランジスタＱ１の
非線形性はそれほど大きくないので、信号出力端子２に
は入力信号ＩＮと同じ周波数ω０の信号が大きなエネル
ギーをもって現れ、高次の周波数のエネルギーは小さい
というのが現状であった。これらの問題点の結果、周波
数逓倍器の周波数変換効率が小さく、所定の周波数逓倍
した信号を得るためには大きな電力を消費してしまう。
したがって、従来の周波数逓倍器では、周波数逓倍する
回路と出力する回路が同一であることと、回路で使用す
るデバイスの非線形性だけを利用して周波数逓倍してい
るため、周波数変換効率が悪く、結果として消費電力が
大きくなってしまうという問題点があった。本発明の目
的は、上述の問題を解決するべく、周波数変換効率が高
く消費電力の少ない周波数逓倍器を提供することであ
る。
【０００５】
【課題を解決するための手段】本発明の周波数逓倍器
は、入力端子が信号入力端子（１）に接続され、第１の
出力端子が第１の電源に接続された第１のトランジスタ
（Ｑ１，Ｑ４，Ｑ７）と、一端が第１のトランジスタの
第２の出力端子に接続され、他端が第２の電源に接続さ
れた第１のコンデンサ（Ｃ１）と、一端が第１のトラン
ジスタの第２の出力端子に接続され、他端が第２の電源
に接続された第１のインダクタ（Ｌ１）と、入力端子が
第１のトランジスタの第２の出力端子と第１のコンデン
サの一端と第１のインダクタの一端との接続点に接続さ
れ、第１の出力端子が第１の電源に接続され、第２の出
力端子が信号出力端子（２）に接続された第２のトラン
ジスタ（Ｑ２，Ｑ５，Ｑ８）と、一端が信号出力端子に
接続され、他端が第２の電源に接続された第２のコンデ
ンサ（Ｃ２）と、一端が信号出力端子に接続され、他端
が第２の電源に接続された第２のインダクタ（Ｌ２）と
を有するものである。
は、入力端子が信号入力端子（１）に接続され、第１の
出力端子が第１の電源に接続された第１のトランジスタ
（Ｑ１，Ｑ４，Ｑ７）と、一端が第１のトランジスタの
第２の出力端子に接続され、他端が第２の電源に接続さ
れた第１のコンデンサ（Ｃ１）と、一端が第１のトラン
ジスタの第２の出力端子に接続され、他端が第２の電源
に接続された第１のインダクタ（Ｌ１）と、入力端子が
第１のトランジスタの第２の出力端子と第１のコンデン
サの一端と第１のインダクタの一端との接続点に接続さ
れ、第１の出力端子が第１の電源に接続され、第２の出
力端子が信号出力端子（２）に接続された第２のトラン
ジスタ（Ｑ２，Ｑ５，Ｑ８）と、一端が信号出力端子に
接続され、他端が第２の電源に接続された第２のコンデ
ンサ（Ｃ２）と、一端が信号出力端子に接続され、他端
が第２の電源に接続された第２のインダクタ（Ｌ２）と
を有するものである。
【０００６】また、本発明の周波数逓倍器は、入力端子
が信号入力端子（１）に接続された第１のトランジスタ
（Ｑ１ａ，Ｑ４ａ，Ｑ７ａ）と、入力端子が信号入力端
子に接続され、第１の出力端子が第１の電源に接続さ
れ、第２の出力端子が第１のトランジスタの第１の出力
端子に接続された第２のトランジスタ（Ｑ３，Ｑ６，Ｑ
９）と、一端が第１のトランジスタの第２の出力端子に
接続され、他端が第２の電源に接続された第１のコンデ
ンサ（Ｃ１）と、一端が第１のトランジスタの第２の出
力端子に接続され、他端が第２の電源に接続された第１
のインダクタ（Ｌ１）と、入力端子が第１のトランジス
タの第２の出力端子と第１のコンデンサの一端と第１の
インダクタの一端との接続点に接続され、第１の出力端
子が第１の電源に接続され、第２の出力端子が信号出力
端子に接続された第３のトランジスタ（Ｑ２，Ｑ５，Ｑ
８）と、一端が信号出力端子に接続され、他端が第２の
電源に接続された第２のコンデンサ（Ｃ２）と、一端が
信号出力端子に接続され、他端が第２の電源に接続され
た第２のインダクタ（Ｌ２）とを有するものである。
が信号入力端子（１）に接続された第１のトランジスタ
（Ｑ１ａ，Ｑ４ａ，Ｑ７ａ）と、入力端子が信号入力端
子に接続され、第１の出力端子が第１の電源に接続さ
れ、第２の出力端子が第１のトランジスタの第１の出力
端子に接続された第２のトランジスタ（Ｑ３，Ｑ６，Ｑ
９）と、一端が第１のトランジスタの第２の出力端子に
接続され、他端が第２の電源に接続された第１のコンデ
ンサ（Ｃ１）と、一端が第１のトランジスタの第２の出
力端子に接続され、他端が第２の電源に接続された第１
のインダクタ（Ｌ１）と、入力端子が第１のトランジス
タの第２の出力端子と第１のコンデンサの一端と第１の
インダクタの一端との接続点に接続され、第１の出力端
子が第１の電源に接続され、第２の出力端子が信号出力
端子に接続された第３のトランジスタ（Ｑ２，Ｑ５，Ｑ
８）と、一端が信号出力端子に接続され、他端が第２の
電源に接続された第２のコンデンサ（Ｃ２）と、一端が
信号出力端子に接続され、他端が第２の電源に接続され
た第２のインダクタ（Ｌ２）とを有するものである。
【０００７】また、本発明の周波数逓倍器の１構成例
は、第１、第２、第３のトランジスタをＭＯＳ電界効果
トランジスタとするものである。また、本発明の周波数
逓倍器の１構成例は、第１、第２、第３のトランジスタ
をＭＥＳ電界効果トランジスタとするものである。ま
た、本発明の周波数逓倍器の１構成例は、第１、第２、
第３のトランジスタをバイポーラトランジスタとするも
のである。また、本発明の周波数逓倍器の１構成例は、
第１、第２、第３のトランジスタの入力端子をゲート端
子とし、第１の出力端子をソース端子とし、第２の出力
端子をドレイン端子とするものである。また、本発明の
周波数逓倍器の１構成例は、第１、第２、第３のトラン
ジスタの入力端子をベース端子とし、第１の出力端子を
エミッタ端子とし、第２の出力端子をコレクタ端子とす
るものである。
は、第１、第２、第３のトランジスタをＭＯＳ電界効果
トランジスタとするものである。また、本発明の周波数
逓倍器の１構成例は、第１、第２、第３のトランジスタ
をＭＥＳ電界効果トランジスタとするものである。ま
た、本発明の周波数逓倍器の１構成例は、第１、第２、
第３のトランジスタをバイポーラトランジスタとするも
のである。また、本発明の周波数逓倍器の１構成例は、
第１、第２、第３のトランジスタの入力端子をゲート端
子とし、第１の出力端子をソース端子とし、第２の出力
端子をドレイン端子とするものである。また、本発明の
周波数逓倍器の１構成例は、第１、第２、第３のトラン
ジスタの入力端子をベース端子とし、第１の出力端子を
エミッタ端子とし、第２の出力端子をコレクタ端子とす
るものである。
【０００８】
【発明の実施の形態】［実施の形態の１］次に、本発明
の実施の形態について図面を参照して詳細に説明する。
図１は本発明の第１の実施の形態となる周波数逓倍器の
構成を示す回路図である。図１において、Ｑ１，Ｑ２は
ＮｃｈＭＯＳ電界効果トランジスタ、Ｃ１，Ｃ２はコン
デンサ、Ｌ１，Ｌ２はインダクタ、ＶＤＤは電源電圧、
１は信号入力端子、２は信号出力端子である。また、Ｇ
はゲート端子、Ｓはソース端子、Ｄはドレイン端子であ
る。ＩＮは入力信号であり、その周波数はω０である。
ＯＵＴは出力信号であり、その周波数はｎω０である
（ｎは自然数）。
の実施の形態について図面を参照して詳細に説明する。
図１は本発明の第１の実施の形態となる周波数逓倍器の
構成を示す回路図である。図１において、Ｑ１，Ｑ２は
ＮｃｈＭＯＳ電界効果トランジスタ、Ｃ１，Ｃ２はコン
デンサ、Ｌ１，Ｌ２はインダクタ、ＶＤＤは電源電圧、
１は信号入力端子、２は信号出力端子である。また、Ｇ
はゲート端子、Ｓはソース端子、Ｄはドレイン端子であ
る。ＩＮは入力信号であり、その周波数はω０である。
ＯＵＴは出力信号であり、その周波数はｎω０である
（ｎは自然数）。
【０００９】図１の周波数逓倍器は、図７に示す従来の
周波数逓倍器にトランジスタＱ２、コンデンサＣ２、イ
ンダクタＬ２を付加したものである。図１の周波数逓倍
器により効率よく周波数がｎ倍に逓倍できる理由を簡単
に説明する。入力信号ＩＮが信号入力端子１からトラン
ジスタＱ１のゲート端子Ｇに入力されると、この信号に
応じて節点Ｎ１に信号が出力される。トランジスタＱ１
の入出力特性は非線形であるため、トランジスタＱ１か
ら節点Ｎ１に出力される信号には、ω０のｎ倍の周波数
の信号が多重されてくる。
周波数逓倍器にトランジスタＱ２、コンデンサＣ２、イ
ンダクタＬ２を付加したものである。図１の周波数逓倍
器により効率よく周波数がｎ倍に逓倍できる理由を簡単
に説明する。入力信号ＩＮが信号入力端子１からトラン
ジスタＱ１のゲート端子Ｇに入力されると、この信号に
応じて節点Ｎ１に信号が出力される。トランジスタＱ１
の入出力特性は非線形であるため、トランジスタＱ１か
ら節点Ｎ１に出力される信号には、ω０のｎ倍の周波数
の信号が多重されてくる。
【００１０】ここで、コンデンサＣ１とインダクタＬ１
によって構成される同調回路（ＬＣ発振回路）の発振周
波数を所望の周波数ｎω０に設定することで、この同調
回路の発振周波数成分以外は減衰する。結果として、コ
ンデンサＣ１とインダクタＬ１によって構成される同調
回路により入力信号ＩＮに対してｎ倍の周波数の信号が
抽出され、この信号がトランジスタＱ２のゲート端子Ｇ
に入力され、この信号によりトランジスタＱ２が駆動さ
れる。
によって構成される同調回路（ＬＣ発振回路）の発振周
波数を所望の周波数ｎω０に設定することで、この同調
回路の発振周波数成分以外は減衰する。結果として、コ
ンデンサＣ１とインダクタＬ１によって構成される同調
回路により入力信号ＩＮに対してｎ倍の周波数の信号が
抽出され、この信号がトランジスタＱ２のゲート端子Ｇ
に入力され、この信号によりトランジスタＱ２が駆動さ
れる。
【００１１】そして、コンデンサＣ２とインダクタＬ２
によって構成される同調回路により前記所望の周波数成
分の信号がさらに強められて信号出力端子２へ出力され
る。このように、本実施の形態では、周波数逓倍する回
路（Ｑ１，Ｃ１，Ｌ１）と周波数逓倍した信号を出力す
る回路（Ｑ２，Ｃ２，Ｌ２）を別回路構成としたため、
それぞれの回路定数を最適化できる。
によって構成される同調回路により前記所望の周波数成
分の信号がさらに強められて信号出力端子２へ出力され
る。このように、本実施の形態では、周波数逓倍する回
路（Ｑ１，Ｃ１，Ｌ１）と周波数逓倍した信号を出力す
る回路（Ｑ２，Ｃ２，Ｌ２）を別回路構成としたため、
それぞれの回路定数を最適化できる。
【００１２】すなわち、周波数逓倍するための条件をト
ランジスタＱ１、コンデンサＣ１、インダクタＬ１で調
節することができ、出カインピーダンスを整合させるた
めの条件をトランジスタＱ２、コンデンサＣ２、インダ
クタＬ２で調節することができる。なお、コンデンサＣ
１，Ｃ２、インダクタＬ１，Ｌ２の個々の値は、前記同
調回路の発振周波数が所望の周波数ｎω０になるという
条件を満たす限り、自由に設定することができる。以上
のように、本実施の形態では、周波数逓倍する回路と周
波数逓倍した信号を出力する回路を分離したので、周波
数の変換効率を高めることができ、結果として、従来の
周波数逓倍器に比べて消費電力を低減することができ
る。
ランジスタＱ１、コンデンサＣ１、インダクタＬ１で調
節することができ、出カインピーダンスを整合させるた
めの条件をトランジスタＱ２、コンデンサＣ２、インダ
クタＬ２で調節することができる。なお、コンデンサＣ
１，Ｃ２、インダクタＬ１，Ｌ２の個々の値は、前記同
調回路の発振周波数が所望の周波数ｎω０になるという
条件を満たす限り、自由に設定することができる。以上
のように、本実施の形態では、周波数逓倍する回路と周
波数逓倍した信号を出力する回路を分離したので、周波
数の変換効率を高めることができ、結果として、従来の
周波数逓倍器に比べて消費電力を低減することができ
る。
【００１３】［実施の形態の２］図２は本発明の第２の
実施の形態となる周波数逓倍器の構成を示す回路図であ
り、図１と同一の構成には同一の符号を付してある。図
２において、Ｑ１ａ，Ｑ２，Ｑ３はＮｃｈＭＯＳ電界効
果トランジスタである。本実施の形態の周波数逓倍器
は、図１の周波数逓倍器にトランジスタＱ３を付加した
ものである。
実施の形態となる周波数逓倍器の構成を示す回路図であ
り、図１と同一の構成には同一の符号を付してある。図
２において、Ｑ１ａ，Ｑ２，Ｑ３はＮｃｈＭＯＳ電界効
果トランジスタである。本実施の形態の周波数逓倍器
は、図１の周波数逓倍器にトランジスタＱ３を付加した
ものである。
【００１４】図２の周波数逓倍器により効率よく周波数
がｎ倍に逓倍できる理由を簡単に説明する。入力信号Ｉ
Ｎが信号入力端子１からトランジスタＱ１ａのゲート端
子Ｇに入力されると、この信号に応じて節点Ｎ１に信号
が出力される。トランジスタＱ１ａの入出力特性は非線
形であるため、トランジスタＱ１ａから節点Ｎ１に出力
される信号には、ω０のｎ倍の周波数の信号が多重され
てくる。
がｎ倍に逓倍できる理由を簡単に説明する。入力信号Ｉ
Ｎが信号入力端子１からトランジスタＱ１ａのゲート端
子Ｇに入力されると、この信号に応じて節点Ｎ１に信号
が出力される。トランジスタＱ１ａの入出力特性は非線
形であるため、トランジスタＱ１ａから節点Ｎ１に出力
される信号には、ω０のｎ倍の周波数の信号が多重され
てくる。
【００１５】一方、同一の入力信号ＩＮがトランジスタ
Ｑ１ａと縦積みに接続されたトランジスタＱ２のゲート
端子Ｇにも入力される。この場合、トランジスタＱ２は
可変抵抗として扱うことができる。すなわち、可変抵抗
がトランジスタＱ１ａのソース端子Ｓに接続されたこと
になり、トランジスタＱ１ａの実効ゲート−ソース電圧
が非線形になるため、トランジスタＱ１ａの非線形性は
増長され、高次の周波数成分のエネルギーを大きくする
ことができる。
Ｑ１ａと縦積みに接続されたトランジスタＱ２のゲート
端子Ｇにも入力される。この場合、トランジスタＱ２は
可変抵抗として扱うことができる。すなわち、可変抵抗
がトランジスタＱ１ａのソース端子Ｓに接続されたこと
になり、トランジスタＱ１ａの実効ゲート−ソース電圧
が非線形になるため、トランジスタＱ１ａの非線形性は
増長され、高次の周波数成分のエネルギーを大きくする
ことができる。
【００１６】トランジスタＱ２、コンデンサＣ１，Ｃ
２、インダクタＬ１，Ｌ２による動作は実施の形態の１
と同じである。すなわち、節点Ｎ１に出力される信号か
らコンデンサＣ１とインダクタＬ１によって構成される
同調回路によりｎω０の周波数の信号が抽出され、この
信号によりトランジスタＱ２が駆動される。そして、コ
ンデンサＣ２とインダクタＬ２によって構成される同調
回路により前記ｎω０の周波数の信号がさらに強められ
て信号出力端子２へ出力される。
２、インダクタＬ１，Ｌ２による動作は実施の形態の１
と同じである。すなわち、節点Ｎ１に出力される信号か
らコンデンサＣ１とインダクタＬ１によって構成される
同調回路によりｎω０の周波数の信号が抽出され、この
信号によりトランジスタＱ２が駆動される。そして、コ
ンデンサＣ２とインダクタＬ２によって構成される同調
回路により前記ｎω０の周波数の信号がさらに強められ
て信号出力端子２へ出力される。
【００１７】以上のように、本実施の形態によれば、ト
ランジスタＱ１ａの非線形性を回路的に増長するように
工夫したので、効率よく高次の周波数を発生させること
ができる。その結果、実施の形態の１の周波数逓倍器に
比べて、消費電力をさらに低減することができる。
ランジスタＱ１ａの非線形性を回路的に増長するように
工夫したので、効率よく高次の周波数を発生させること
ができる。その結果、実施の形態の１の周波数逓倍器に
比べて、消費電力をさらに低減することができる。
【００１８】［実施の形態の３］実施の形態の１，２で
は、ＭＯＳ電界効果トランジスタを用いたが、これに限
るものではなく、その他のトランジスタを用いても同様
の構成を実現できる。以下、このような実施の形態につ
いて説明する。図３は本発明の第３の実施の形態となる
周波数逓倍器の構成を示す回路図であり、Ｑ４，Ｑ５は
ＮｃｈＭＥＳ電解効果トランジスタである。本実施の形
態の周波数逓倍器は、図１の周波数逓倍器のＭＯＳ電界
効果トランジスタＱ１，Ｑ２の代わりに、ＭＥＳ電解効
果トランジスタＱ４，Ｑ５を用いたものである。
は、ＭＯＳ電界効果トランジスタを用いたが、これに限
るものではなく、その他のトランジスタを用いても同様
の構成を実現できる。以下、このような実施の形態につ
いて説明する。図３は本発明の第３の実施の形態となる
周波数逓倍器の構成を示す回路図であり、Ｑ４，Ｑ５は
ＮｃｈＭＥＳ電解効果トランジスタである。本実施の形
態の周波数逓倍器は、図１の周波数逓倍器のＭＯＳ電界
効果トランジスタＱ１，Ｑ２の代わりに、ＭＥＳ電解効
果トランジスタＱ４，Ｑ５を用いたものである。
【００１９】［実施の形態の４］図４は本発明の第４の
実施の形態となる周波数逓倍器の構成を示す回路図であ
り、Ｑ４ａ，Ｑ５，Ｑ６はＮｃｈＭＥＳ電解効果トラン
ジスタである。本実施の形態の周波数逓倍器は、図２の
周波数逓倍器のＭＯＳ電界効果トランジスタＱ１ａ，Ｑ
２，Ｑ３の代わりに、ＭＥＳ電解効果トランジスタＱ４
ａ，Ｑ５，Ｑ６を用いたものである。
実施の形態となる周波数逓倍器の構成を示す回路図であ
り、Ｑ４ａ，Ｑ５，Ｑ６はＮｃｈＭＥＳ電解効果トラン
ジスタである。本実施の形態の周波数逓倍器は、図２の
周波数逓倍器のＭＯＳ電界効果トランジスタＱ１ａ，Ｑ
２，Ｑ３の代わりに、ＭＥＳ電解効果トランジスタＱ４
ａ，Ｑ５，Ｑ６を用いたものである。
【００２０】［実施の形態の５］図５は本発明の第５の
実施の形態となる周波数逓倍器の構成を示す回路図であ
る。図５において、Ｑ７，Ｑ８はＮＰＮバイポーラトラ
ンジスタ、Ｂはベース端子、Ｅはエミッタ端子、Ｃはコ
レクタ端子である。本実施の形態の周波数逓倍器は、図
１の周波数逓倍器のＭＯＳ電界効果トランジスタＱ１，
Ｑ２の代わりに、バイポーラトランジスタＱ７，Ｑ８を
用いたものである。
実施の形態となる周波数逓倍器の構成を示す回路図であ
る。図５において、Ｑ７，Ｑ８はＮＰＮバイポーラトラ
ンジスタ、Ｂはベース端子、Ｅはエミッタ端子、Ｃはコ
レクタ端子である。本実施の形態の周波数逓倍器は、図
１の周波数逓倍器のＭＯＳ電界効果トランジスタＱ１，
Ｑ２の代わりに、バイポーラトランジスタＱ７，Ｑ８を
用いたものである。
【００２１】［実施の形態の６］図６は本発明の第６の
実施の形態となる周波数逓倍器の構成を示す回路図であ
り、Ｑ７ａ，Ｑ８，Ｑ９はＮＰＮバイポーラトランジス
タである。本実施の形態の周波数逓倍器は、図２の周波
数逓倍器のＭＯＳ電界効果トランジスタＱ１ａ，Ｑ２，
Ｑ３の代わりに、バイポーラトランジスタＱ７ａ，Ｑ
８，Ｑ９を用いたものである。
実施の形態となる周波数逓倍器の構成を示す回路図であ
り、Ｑ７ａ，Ｑ８，Ｑ９はＮＰＮバイポーラトランジス
タである。本実施の形態の周波数逓倍器は、図２の周波
数逓倍器のＭＯＳ電界効果トランジスタＱ１ａ，Ｑ２，
Ｑ３の代わりに、バイポーラトランジスタＱ７ａ，Ｑ
８，Ｑ９を用いたものである。
【００２２】なお、実施の形態の１〜４では、Ｎｃｈト
ランジスタを用い、第１の電源をＧＮＤ（接地）、第２
の電源をＶＤＤとしているが、これに限るものではな
く、Ｐｃｈトランジスタを用いてもよい。この場合に
は、第１の電源をＶＤＤ、第２の電源をＧＮＤとすれば
よい。また、実施の形態の５，６では、ＮＰＮバイポー
ラトランジスタを用いているが、これに限るものではな
く、ＰＮＰバイポーラトランジスタを用いてもよい。こ
の場合にも、第１の電源をＶＤＤ、第２の電源をＧＮＤ
とすればよい。
ランジスタを用い、第１の電源をＧＮＤ（接地）、第２
の電源をＶＤＤとしているが、これに限るものではな
く、Ｐｃｈトランジスタを用いてもよい。この場合に
は、第１の電源をＶＤＤ、第２の電源をＧＮＤとすれば
よい。また、実施の形態の５，６では、ＮＰＮバイポー
ラトランジスタを用いているが、これに限るものではな
く、ＰＮＰバイポーラトランジスタを用いてもよい。こ
の場合にも、第１の電源をＶＤＤ、第２の電源をＧＮＤ
とすればよい。
【００２３】
【発明の効果】本発明によれば、第１のトランジスタ、
第１のコンデンサ及び第１のインダクタからなる周波数
逓倍する回路と、第２のトランジスタ、第２のコンデン
サ及び第２のインダクタからなる周波数逓倍した信号を
出力する回路を分離したので、効率よく高次の周波数の
信号を発生させることができ、結果として、従来の周波
数逓倍器に比べて消費電力を低減することができる。し
たがって、電池等のバッテリを有する携帯型無線機器に
本発明の周波数逓倍器を用いれば、長寿命化、またはバ
ッテリの小型化に伴う携帯型無線機器の小型化が図れ、
効果大である。
第１のコンデンサ及び第１のインダクタからなる周波数
逓倍する回路と、第２のトランジスタ、第２のコンデン
サ及び第２のインダクタからなる周波数逓倍した信号を
出力する回路を分離したので、効率よく高次の周波数の
信号を発生させることができ、結果として、従来の周波
数逓倍器に比べて消費電力を低減することができる。し
たがって、電池等のバッテリを有する携帯型無線機器に
本発明の周波数逓倍器を用いれば、長寿命化、またはバ
ッテリの小型化に伴う携帯型無線機器の小型化が図れ、
効果大である。
【００２４】また、第１のトランジスタと縦積みに接続
された第２のトランジスタを設けることにより、第１の
トランジスタの非線形性を回路的に増長するようにした
ので、効率よく高次の周波数の信号を発生させることが
できる。その結果、周波数逓倍器の消費電力をさらに低
減することができる。
された第２のトランジスタを設けることにより、第１の
トランジスタの非線形性を回路的に増長するようにした
ので、効率よく高次の周波数の信号を発生させることが
できる。その結果、周波数逓倍器の消費電力をさらに低
減することができる。
【図１】 本発明の第１の実施の形態となる周波数逓倍
器の構成を示す回路図である。
器の構成を示す回路図である。
【図２】 本発明の第２の実施の形態となる周波数逓倍
器の構成を示す回路図である。
器の構成を示す回路図である。
【図３】 本発明の第３の実施の形態となる周波数逓倍
器の構成を示す回路図である。
器の構成を示す回路図である。
【図４】 本発明の第４の実施の形態となる周波数逓倍
器の構成を示す回路図である。
器の構成を示す回路図である。
【図５】 本発明の第５の実施の形態となる周波数逓倍
器の構成を示す回路図である。
器の構成を示す回路図である。
【図６】 本発明の第６の実施の形態となる周波数逓倍
器の構成を示す回路図である。
器の構成を示す回路図である。
【図７】 従来の周波数逓倍器の構成を示す回路図であ
る。
る。
Ｑ１〜Ｑ３、Ｑ１ａ…ＮｃｈＭＯＳ電界効果トランジス
タ、Ｑ４〜Ｑ６、Ｑ４ａ…ＮｃｈＭＥＳ電解効果トラン
ジスタ、Ｑ７〜Ｑ９、Ｑ７ａ…ＮＰＮバイポーラトラン
ジスタ、Ｃ１、Ｃ２…コンデンサ、Ｌ１、Ｌ２…インダ
クタ、１…信号入力端子、２…信号出力端子。
タ、Ｑ４〜Ｑ６、Ｑ４ａ…ＮｃｈＭＥＳ電解効果トラン
ジスタ、Ｑ７〜Ｑ９、Ｑ７ａ…ＮＰＮバイポーラトラン
ジスタ、Ｃ１、Ｃ２…コンデンサ、Ｌ１、Ｌ２…インダ
クタ、１…信号入力端子、２…信号出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 重松 智志 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 5J039 AC13 MM04
Claims (7)
- 【請求項１】 入力端子が信号入力端子に接続され、第
１の出力端子が第１の電源に接続された第１のトランジ
スタと、 一端が前記第１のトランジスタの第２の出力端子に接続
され、他端が第２の電源に接続された第１のコンデンサ
と、 一端が前記第１のトランジスタの第２の出力端子に接続
され、他端が前記第２の電源に接続された第１のインダ
クタと、 入力端子が前記第１のトランジスタの第２の出力端子と
前記第１のコンデンサの一端と前記第１のインダクタの
一端との接続点に接続され、第１の出力端子が前記第１
の電源に接続され、第２の出力端子が信号出力端子に接
続された第２のトランジスタと、 一端が前記信号出力端子に接続され、他端が前記第２の
電源に接続された第２のコンデンサと、 一端が前記信号出力端子に接続され、他端が前記第２の
電源に接続された第２のインダクタとを有することを特
徴とする周波数逓倍器。 - 【請求項２】 入力端子が信号入力端子に接続された第
１のトランジスタと、 入力端子が前記信号入力端子に接続され、第１の出力端
子が第１の電源に接続され、第２の出力端子が前記第１
のトランジスタの第１の出力端子に接続された第２のト
ランジスタと、 一端が前記第１のトランジスタの第２の出力端子に接続
され、他端が第２の電源に接続された第１のコンデンサ
と、 一端が前記第１のトランジスタの第２の出力端子に接続
され、他端が前記第２の電源に接続された第１のインダ
クタと、 入力端子が前記第１のトランジスタの第２の出力端子と
前記第１のコンデンサの一端と前記第１のインダクタの
一端との接続点に接続され、第１の出力端子が前記第１
の電源に接続され、第２の出力端子が信号出力端子に接
続された第３のトランジスタと、 一端が前記信号出力端子に接続され、他端が前記第２の
電源に接続された第２のコンデンサと、 一端が前記信号出力端子に接続され、他端が前記第２の
電源に接続された第２のインダクタとを有することを特
徴とする周波数逓倍器。 - 【請求項３】 請求項１または２記載の周波数逓倍器に
おいて、 前記第１、第２、第３のトランジスタをＭＯＳ電界効果
トランジスタとすることを特徴とする周波数逓倍器。 - 【請求項４】 請求項１または２記載の周波数逓倍器に
おいて、 前記第１、第２、第３のトランジスタをＭＥＳ電界効果
トランジスタとすることを特徴とする周波数逓倍器。 - 【請求項５】 請求項１または２記載の周波数逓倍器に
おいて、 前記第１、第２、第３のトランジスタをバイポーラトラ
ンジスタとすることを特徴とする周波数逓倍器。 - 【請求項６】 請求項３または４記載の周波数逓倍器に
おいて、 前記第１、第２、第３のトランジスタの入力端子をゲー
ト端子とし、第１の出力端子をソース端子とし、第２の
出力端子をドレイン端子とすることを特徴とする周波数
逓倍器。 - 【請求項７】 請求項５の周波数逓倍器において、 前記第１、第２、第３のトランジスタの入力端子をベー
ス端子とし、第１の出力端子をエミッタ端子とし、第２
の出力端子をコレクタ端子とすることを特徴とする周波
数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32639499A JP3455489B2 (ja) | 1999-11-17 | 1999-11-17 | 周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32639499A JP3455489B2 (ja) | 1999-11-17 | 1999-11-17 | 周波数逓倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144543A true JP2001144543A (ja) | 2001-05-25 |
| JP3455489B2 JP3455489B2 (ja) | 2003-10-14 |
Family
ID=18187318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32639499A Expired - Fee Related JP3455489B2 (ja) | 1999-11-17 | 1999-11-17 | 周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3455489B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9473131B2 (en) | 2014-07-23 | 2016-10-18 | Seiko Epson Corporation | Signal output circuit, electronic device and moving object |
-
1999
- 1999-11-17 JP JP32639499A patent/JP3455489B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9473131B2 (en) | 2014-07-23 | 2016-10-18 | Seiko Epson Corporation | Signal output circuit, electronic device and moving object |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3455489B2 (ja) | 2003-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930015349A (ko) | 로그변환회로 | |
| KR100390257B1 (ko) | 반도체 회로 | |
| KR960027257A (ko) | 아날로그 및 디지털 휴대용 전화기 겸용 전력증폭기 | |
| TWI617130B (zh) | Down frequency mixer | |
| JPS60105320A (ja) | レベル変換回路 | |
| US8045950B2 (en) | Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit | |
| KR970068131A (ko) | 저잡음 증폭기 | |
| KR930009224A (ko) | 광대역으로 선택가능한 이득 및 동작 주파수를 갖는 상보형 금속 산화물 반도체(cmos) 발진기 회로 | |
| JPS60236306A (ja) | 高周波増幅器 | |
| US6255885B1 (en) | Low voltage transistor biasing | |
| JPH05315862A (ja) | 増幅回路 | |
| KR960009360A (ko) | 전압/전류 변환회로 | |
| US6087900A (en) | Parallel push-pull amplifier using complementary device | |
| EP1378056B1 (en) | Amplifier-mixer device | |
| JP3455489B2 (ja) | 周波数逓倍器 | |
| US6297706B1 (en) | Single stage voltage controlled ring oscillator | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| EP0140430B1 (en) | Frequency multiplying circuit | |
| KR20100079080A (ko) | 길버트 셀 타입 믹서 | |
| CN111147021A (zh) | 一种压控振荡器 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP2006157483A (ja) | 変調機能を有する増幅装置 | |
| WO1997025772A1 (en) | Single pin oscillator circuit | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| JP5060708B2 (ja) | 高周波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |