JP6631255B2 - 発振モジュール、電子機器及び移動体 - Google Patents

発振モジュール、電子機器及び移動体 Download PDF

Info

Publication number
JP6631255B2
JP6631255B2 JP2016002309A JP2016002309A JP6631255B2 JP 6631255 B2 JP6631255 B2 JP 6631255B2 JP 2016002309 A JP2016002309 A JP 2016002309A JP 2016002309 A JP2016002309 A JP 2016002309A JP 6631255 B2 JP6631255 B2 JP 6631255B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
terminal
oscillation module
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016002309A
Other languages
English (en)
Other versions
JP2017123412A (ja
Inventor
昌生 野村
昌生 野村
茂季 笹山
茂季 笹山
中田　章
章 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016002309A priority Critical patent/JP6631255B2/ja
Priority to CN201611121962.8A priority patent/CN106961250B/zh
Priority to US15/388,364 priority patent/US10312884B2/en
Publication of JP2017123412A publication Critical patent/JP2017123412A/ja
Application granted granted Critical
Publication of JP6631255B2 publication Critical patent/JP6631255B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/04—Arrangements of electric connections to coils, e.g. leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6436—Coupled resonator filters having one acoustic track only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、発振モジュール、この発振モジュールを備えている電子機器及び移動体に関する。
特許文献１には、ＥＣＬラインレシーバーにより構成される発振用差動増幅器と、ＥＣＬラインレシーバーにより構成され、エミッター終端抵抗により出力端子が終端された帰還バッファ用差動増幅器と、スイッチ回路と、電圧制御型移相回路と、所定の共振周波数を有するＳＡＷ共振子と、インピーダンス回路とから構成され、少なくとも、発振用差動増幅器、帰還バッファ用差動増幅器、電圧制御型移相回路及びＳＡＷ共振子により正帰還発振ループが形成されている発振回路が開示されている。この発振回路によれば、帰還バッファ用差動増幅器のエミッター終端抵抗を可変させてＳＡＷ共振子のドライブレベルを増加させることにより、ＳＡＷ共振子からの信号の振幅がこれに重畳するノイズに比べて相対的に大きくなる。言い換えるとＳＮ比が大きくとれるので、ＳＡＷ共振子からの信号に重畳されたノイズに起因するジッターを低減することができる。
この発振回路は、ＳＡＷ共振子の共振周波数付近の周波数の発振信号を出力するが、後段に逓倍回路を設けることでＮ倍の周波数の信号を発生させることもできる。例えば、特許文献２には、リングオシレーターの後段に逓倍回路が設けられた発振回路が開示されている。この逓倍回路は、リングオシレーターを構成する奇数段のインバーターのうちのいずれか２つの段のインバーターから取り出した２つの信号の排他的論理和を出力する構成であり、例えば、特許文献１に記載の発振回路の後段に特許文献２に記載の逓倍回路を設ければ、回路面積の増大を抑えながら逓倍出力を得ることができる。
特開２００４−０４０５０９号公報 特開２００７−０１３５６５号公報
しかしながら、上記発振回路は、高周波であることから、他の発振回路よりも消費電流が高くなる可能性があり、例えば、消費電流の増加に伴う電圧降下などが生じないように電源の安定供給が課題となる。
このような課題に対して、上記発振回路は、電源端子から各回路ブロックまでの電源供給経路などに改善の余地がある。
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、電源の変動を低減できる発振モジュールを提供することができる。また、本発明のいくつかの態様によれば、当該発振モジュールを用いた電子機器及び移動体を提供することができる。
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］本適用例にかかる発振モジュールは、環状配線と、第１の配線と、第１の回路と、第１の端子と、を有し、前記第１の回路は、前記第１の配線によって前記第１の端子と接続され、前記第１の配線は、前記環状配線と立体交差し、前記環状配線は、前記第１の配線との交差部と非交差部とで、厚さが異なることを特徴とする。
［適用例２］上記適用例にかかる発振モジュールにおいて、前記環状配線の前記交差部は、積層された複数の配線層に設けられている複層配線部を含むことが好ましい。
これらによれば、発振モジュールは、第１の回路と第１の端子とを接続する第１の配線が環状配線と立体交差し、環状配線は、第１の配線との交差部と非交差部とで、厚さが異なる。
これにより、発振モジュールは、例えば、環状配線の厚さを第１の配線との交差部では非交差部よりも薄くして、第１の配線との非交差部では交差部よりも厚くすることができる。
また、環状配線の交差部が、積層された複数の配線層に設けられている複層配線部を含むことから、例えば、環状配線が電源ラインである場合、非交差部は元より、交差部においても複層配線部によって、充分な電流供給能力を備えた電源配線を提供できる。
［適用例３］上記適用例にかかる発振モジュールにおいて、前記第１の配線の厚さは、前記環状配線の前記交差部の厚さと異なっていることが好ましい。
これによれば、発振モジュールは、第１の配線の厚さが、環状配線の交差部の厚さと異なることから、例えば、第１の配線の厚さを環状配線の交差部の厚さよりも厚くすることによって、交差部における第１の配線のインピーダンスを下げることができる。
したがって、発振モジュールは、第１の配線内を流れる信号の特性を向上させることができる。
［適用例４］上記適用例にかかる発振モジュールにおいて、前記環状配線及び前記第１の配線は、積層された複数の配線層に設けられ、前記第１の配線は、前記環状配線の前記非交差部と同じ前記配線層に設けられていることが好ましい。
これによれば、発振モジュールは、第１の配線が、環状配線の非交差部と同じ配線層に設けられていることから、例えば、半導体製造プロセスによって第１の配線と環状配線の非交差部とを、一括して形成することができる。
［適用例５］上記適用例にかかる発振モジュールにおいて、前記環状配線の前記交差部の厚さをＡとし、前記非交差部の厚さをＢとしたとき、Ａ＜Ｂであることが好ましい。
これによれば、発振モジュールは、環状配線の交差部の厚さをＡとし、非交差部の厚さをＢとしたとき、Ａ＜Ｂであることから、環状配線の厚さを第１の配線との交差部では非交差部よりも薄くして、第１の配線との非交差部では交差部よりも厚くすることができる。
したがって、発振モジュールは、例えば、環状配線が電源ラインである場合、交差部での両配線の総厚を抑制しつつ、充分な電流供給能力を備えた電源配線を提供できる。
［適用例６］上記適用例にかかる発振モジュールにおいて、前記環状配線は、積層された複数の配線層に跨って設けられ、前記非交差部の方が、前記交差部よりも上層の前記配線層に設けられていることが好ましい。
これによれば、発振モジュールは、環状配線が積層された複数の配線層に跨って設けられ、非交差部の方が交差部よりも上層の配線層に設けられていることから、非交差部の方を交差部よりも厚く形成することが容易に行える。
［適用例７］上記適用例にかかる発振モジュールにおいて、前記環状配線は、電源ラインであることが好ましい。
これによれば、発振モジュールは、環状配線が電源ラインであることから、交差部での第１の配線との電気的な干渉を抑制しつつ、充分な電流供給能力を備えた電源配線を提供できる。
［適用例８］上記適用例にかかる発振モジュールにおいて、前記第１の配線は、高周波信号ラインであることが好ましい。
これによれば、発振モジュールは、第１の配線が高周波信号ラインであることから、交差部での環状配線との電気的な干渉を抑制しつつ、ノイズが低減された高周波信号配線を提供できる。
［適用例９］本適用例にかかる発振モジュールは、環状配線と、第１の回路ブロックと、前記環状配線と前記第１の回路ブロックとを電気的に接続する第２の配線及び第３の配線と、を有し、前記第２の配線は、平面視で前記第１の回路ブロックの第１の方向に沿って配置され、前記第３の配線は、平面視で前記第１の回路ブロックの前記第１の方向とは異なる第２の方向に沿って配置されていることを特徴とする。
これによれば、発振モジュールは、環状配線と第１の回路ブロックとを電気的に接続する第２の配線が、平面視で第１の回路ブロックの第１の方向に沿って配置され、同じく環状配線と第１の回路ブロックとを電気的に接続する第３の配線が、平面視で第１の回路ブロックの第２の方向に沿って配置されている。
これにより、発振モジュールは、例えば、環状配線が電源ラインである場合、第１の回路ブロックへ２方向（２つの経路）から電源が供給されることになる。
したがって、発振モジュールは、第１の回路ブロックが比較的消費電流の大きい回路ブロックであっても、環状配線から第２の配線と第３の配線との両方を介して充分な電源を変動少なく供給することができる。
［適用例１０］上記適用例にかかる発振モジュールにおいて、第２の回路ブロックを更に有し、前記第２の配線及び前記第３の配線の少なくとも一方は、前記第２の回路ブロックを介して前記環状配線と前記第１の回路ブロックとを電気的に接続していることが好ましい。
これによれば、発振モジュールは、第２の配線及び第３の配線の少なくとも一方が、第２の回路ブロックを介して環状配線と第１の回路ブロックとを電気的に接続している。
このことから、発振モジュールは、例えば、環状配線が電源ラインである場合、第２の回路ブロックを介して、第１の回路ブロックへ２つの経路から電源が供給されることになる。
したがって、発振モジュールは、第１の回路ブロックが比較的消費電流の大きい回路ブロックであっても、第２の回路ブロックを介して、環状配線から充分な電源を変動少なく供給することができる。
また、発振モジュールは、第１の回路ブロック及び第２の回路ブロックへ個別に電源を供給する場合と比較して、電源配線を含めたレイアウト設計を効率化することができる。
［適用例１１］上記適用例にかかる発振モジュールにおいて、前記環状配線と前記第１の回路ブロックとを電気的に接続する第４の配線及び第５の配線の少なくとも一方を更に有し、前記第４の配線は、平面視で前記第１の回路ブロックの前記第１の方向及び前記第２の方向とは異なる第３の方向に沿って配置され、前記第５の配線は、平面視で前記第１の回路ブロックの前記第１の方向、前記第２の方向及び前記第３の方向とは異なる第４の方向に沿って配置されていることが好ましい。
これによれば、発振モジュールは、第４の配線が、平面視で第３の方向に沿って配置され、第５の配線が、平面視で第４の方向に沿って配置されていることから、例えば、環状配線が電源ラインである場合、第１の回路ブロックへ３方向または４方向（３つの経路または４つの経路）から電源が供給されることになる。
したがって、発振モジュールは、第１の回路ブロックが比較的消費電流の大きい回路ブロックであっても、環状配線から更に充分な電源を変動少なく供給することができる。
［適用例１２］上記適用例にかかる発振モジュールにおいて、前記環状配線は、所定の電位を有していることが好ましい。
これによれば、発振モジュールは、環状配線が所定の電位（例えば、ＶＤＤ、ＶＳＳ、基準電圧など）を有していることから、環状配線から第１の回路ブロックへの複数の経路によって、第１の回路ブロックを所定の電位（電圧）で確実に動作させることができる。
［適用例１３］本適用例にかかる電子機器は、上記適用例のいずれか一例に記載の発振モジュールを備えていることを特徴とする。
これによれば、電子機器は、上記適用例のいずれか一例に記載の発振モジュールを備えていることから、上記適用例に記載された効果が奏され、優れた性能を発揮することができる。
［適用例１４］本適用例にかかる移動体は、上記適用例のいずれか一例に記載の発振モジュールを備えていることを特徴とする。
これによれば、移動体は、上記適用例のいずれか一例に記載の発振モジュールを備えていることから、上記適用例に記載された効果が奏され、優れた性能を発揮することができる。
本実施形態の発振モジュール１の斜視図。 発振モジュール１を図１のＡ−Ａ’で切断した断面図。 発振モジュール１を図１のＢ−Ｂ’で切断した断面図。 ＳＡＷフィルター２及び集積回路３の平面図。 本実施形態の発振モジュール１のボンディング端子部分を示す図。 本実施形態の発振モジュール１の機能構成の一例を示すブロック図。 差動増幅器２０の回路構成の一例を示す図。 ＳＡＷフィルター２の入出力波形の一例を示す図。 差動増幅器４０の回路構成の一例を示す図。 逓倍回路６０の回路構成の一例を示す図。 ハイパスフィルター７０の回路構成の一例を示す図。 ハイパスフィルター７０の周波数特性の一例を示す図。 出力回路８０の回路構成の一例を示す図。 集積回路３のレイアウト配置の一例を示す図。 集積回路３を図１４のＣ−Ｃ’で切断した要部断面図。 集積回路３を図１４のＤ−Ｄ’で切断した要部断面図。 本実施形態の電子機器３００の構成の一例を示す機能ブロック図。 本実施形態の移動体４００の一例を示す図。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１．発振モジュール
１−１．発振モジュールの構造
図１は、本実施形態の発振モジュール１の構造の一例を示す図であり、発振モジュール１の斜視図である。また、図２は発振モジュール１を図１のＡ−Ａ’で切断した断面図であり、図３は発振モジュール１を図１のＢ−Ｂ’で切断した断面図である。なお、図１〜図３では、リッド（蓋）が無い状態の発振モジュール１が図示されているが、実際には、パッケージ４の開口が不図示のリッド（蓋）で覆われて発振モジュール１が構成されている。
図１に示すように、本実施形態の発振モジュール１は、ＳＡＷ（Surface Acoustic Wave）フィルター（表面弾性波フィルター）２、集積回路（ＩＣ：Integrated Circuit）３及びパッケージ４を含んで構成されている。
パッケージ４は、例えば、セラミックパッケージ等の積層パッケージであり、ＳＡＷフィルター２と集積回路３とを同一空間内に収容する。具体的には、パッケージ４の上部には開口部が設けられており、当該開口部を不図示のリッド（蓋）で覆うことにより収容室が形成され、当該収容室に、ＳＡＷフィルター２及び集積回路３が収容されている。
図２に示すように、集積回路３は、その下面がパッケージ４の第１層４Ａの上面に接着固定されている。そして、集積回路３の上面に設けられている各電極（パッド）３Ｂとパッケージ４の第２層４Ｂの上面に設けられている各電極６Ｂとがそれぞれワイヤー５Ｂによりボンディングされている。
ＳＡＷフィルター２は、一方の端部がパッケージ４に固着されている。より具体的には、ＳＡＷフィルター２は、長手方向の一方の端部（第１端部）２Ａの下面が、接着剤７によりパッケージ４の第３層４Ｃの上面に接着固定されている。また、ＳＡＷフィルター２の長手方向の他方の端部（第２端部）２Ｂは固定されておらず、かつ、第２端部２Ｂとパッケージ４の内面との間に間隙が設けられている。すなわち、ＳＡＷフィルター２は片持ちでパッケージ４に固定されている。
なお、パッケージ４の第３層４Ｃの上面の外周には、パッケージ４の第４層４Ｄが設けられ、第４層４Ｄの上面に不図示のリッド（蓋）が接合される構成となっている。
図１に示すように、ＳＡＷフィルター２の上面には、第１端部２Ａにおいて第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２として機能する４つの電極（ボンディング端子ともいう）が設けられている。そして、図１及び図３に示すように、ＳＡＷフィルター２の第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２とパッケージ４の第３層４Ｃの上面に設けられている４つの電極６Ａとがそれぞれワイヤー５Ａによりボンディングされている。
パッケージ４の内部には、４つの電極６Ａと所定の４つの電極６Ｂとをそれぞれ電気的に接続するための不図示の配線が設けられている。すなわち、ＳＡＷフィルター２の第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２は、ワイヤー５Ａ、ワイヤー５Ｂ及びパッケージ４の内部配線を介して、集積回路３の互いに異なる４つの電極（パッド）３Ｂとそれぞれ接続されている。
また、パッケージ４の表面（外面）には、電源端子、接地端子あるいは出力端子として機能する不図示の複数の外部電極が設けられており、パッケージ４の内部には、当該複数の外部電極の各々と所定の複数の電極６Ｂの各々とをそれぞれ電気的に接続するための不図示の配線も設けられている。
図４は、図１の発振モジュール１をその上面から平面視したときのＳＡＷフィルター２及び集積回路３の平面図である。
図４に示すように、ＳＡＷフィルター２は、圧電基板２００の表面に設けられた、第１のＩＤＴ（Interdigital Transducer）２０１と、第２のＩＤＴ２０２と、第１の反射器２０３と、第２の反射器２０４とを有している。
圧電基板２００は、例えば、水晶、ニオブ酸リチウム（LiNbO3）、タンタル酸リチウム（LiTaO3）、四ほう酸リチウム（Li2B4O7, LBO）等の単結晶材料や、酸化亜鉛（ZnO）、窒化アルミニウム（AlN）等の圧電性薄膜、圧電性セラミックス材料等を用いて製造することができる。
第１のＩＤＴ２０１と第２のＩＤＴ２０２は、第１の反射器２０３と第２の反射器２０４との間にあり、それぞれ、一定間隔で設けられた複数の電極指を有する櫛状の２つの電極が、互いに間挿し合うように対向して配置されている。そして、図４に示すように、第１のＩＤＴ２０１の電極指ピッチ及び第２のＩＤＴ２０２の電極指ピッチはともに一定値ｄ1になっている。
また、ＳＡＷフィルター２は、圧電基板２００の表面に設けられた、第１のＩＤＴ２０１と接続されている第１の入力ポートＩＰ１と、第１のＩＤＴ２０１と接続されている第２の入力ポートＩＰ２と、第２のＩＤＴ２０２と接続されている第１の出力ポートＯＰ１と、第２のＩＤＴ２０２と接続されている第２の出力ポートＯＰ２とを有している。
具体的には、圧電基板２００の表面には、第１配線２０５と第２配線２０６とが設けられており、第１の入力ポートＩＰ１は、第１配線２０５によって第１のＩＤＴ２０１の一方の電極（図４では上側の電極）と接続され、第２の入力ポートＩＰ２は、第２配線２０６によって第１のＩＤＴ２０１の他方の電極（図４では下側の電極）と接続されている。また、圧電基板２００の表面には、第３配線２０７と第４配線２０８とが設けられており、第１の出力ポートＯＰ１は、第３配線２０７によって第２のＩＤＴ２０２の一方の電極（図４では上側の電極）と接続され、第２の出力ポートＯＰ２は、第４配線２０８によって第２のＩＤＴ２０２の他方の電極（図４では下側の電極）と接続されている。
このように構成されたＳＡＷフィルター２において、第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２からｆ＝ｖ／（２ｄ1）（ｖは表面弾性波が圧電基板２００の表面を伝搬する速度）付近の周波数を有する電気信号が入力されると、第１のＩＤＴ２０１により１波長が２ｄ1に等しい表面弾性波が励起される。そして、第１のＩＤＴ２０１により励起された表面弾性波は、第１の反射器２０３と第２の反射器２０４との間で反射されて定在波となる。この定在波は、第２のＩＤＴ２０２において電気信号に変換され、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から出力される。すなわち、ＳＡＷフィルター２は、中心周波数をｆ＝ｖ／（２ｄ1）とする狭帯域のバンドパスフィルターとして機能する。
本実施形態では、図４に示すように、平面視で、ＳＡＷフィルター２の少なくとも一部が集積回路３と重なっている。また、平面視で、ＳＡＷフィルター２の第１端部２Ａ（図４において斜線を施した部分）は集積回路３と重なっていない。このように、本実施形態では、ＳＡＷフィルター２を、その第１端部２Ａをパッケージ４に固定して片持ちにし、ＳＡＷフィルター２の下方に形成される空間に集積回路３を配置することによって、発振モジュール１の小型化を実現している。
また、本実施形態の発振モジュール１によれば、ＳＡＷフィルター２の全面ではなく、その一部である第１端部２Ａがパッケージ４に固着されているので、固着される部分の面積が小さく、パッケージ４から加わる応力により変形しやすい部分が少ない。従って、本実施形態の発振モジュール１によれば、ＳＡＷフィルター２に加わる応力による発振信号の劣化を低減させることができる。
また、ＳＡＷフィルター２の第１端部２Ａにおける圧電基板２００の裏面は、接着剤７によってパッケージ４に固定されるため、第１端部２Ａは接着剤７の収縮によっても変形しやすい。そこで、本実施形態では、図４に示すように、第１のＩＤＴ２０１、第２のＩＤＴ２０２、第１の反射器２０３及び第２の反射器２０４は、第１端部２Ａにおける圧電基板２００の表面に設けられていない。これにより、第１のＩＤＴ２０１及び第２のＩＤＴ２０２の変形が大きく緩和される。従って、本実施形態によれば、接着剤７の収縮による応力に起因する第１のＩＤＴ２０１や第２のＩＤＴ２０２の変形によって生じる電極指ピッチｄ1の目標値に対する誤差を小さくすることができるので、高い周波数精度の発振モジュール１を実現することができる。
また、本実施形態では、ＳＡＷフィルター２を片持ちにすることで、自由端である第２端部２Ｂにパッケージ４との接触による応力が加わらない。従って、本実施形態によれば、パッケージ４との接触による応力に起因する第１のＩＤＴ２０１や第２のＩＤＴ２０２の変形が生じないので、高い周波数精度の発振モジュール１を実現することができる。
また、本実施形態では、変形によって特性が変化しない第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２は、ＳＡＷフィルター２の第１端部２Ａにおける圧電基板２００の表面に設けられている。これにより、ＳＡＷフィルター２が不要に大きくなることを回避し、発振モジュール１の小型化を可能としている。
また、本実施形態では、図４に示すように、ＳＡＷフィルター２は長辺２Ｘと短辺２Ｙを有する矩形状であり、平面視で、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２は、ＳＡＷフィルター２の長辺２Ｘに沿って並んでいる。従って、本実施形態によれば、図１に示したように、ＳＡＷフィルター２の外部において、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２のそれぞれに接続される４つのワイヤー５Ａをすべて長辺２Ｘ側に設けることができるので、パッケージ４の内部におけるＳＡＷフィルター２の長辺側の空間を効率よく利用し、短辺側の空間を小さくすることができるので、発振モジュール１の小型化が可能である。
また、本実施形態では、図４に示すように、平面視で、第１の入力ポートＩＰ１と第２の入力ポートＩＰ２とが長辺２Ｘから等距離に配置され、かつ、第１の出力ポートＯＰ１と第２の出力ポートＯＰ２とが長辺２Ｘから等距離に配置されている。従って、本実施形態によれば、第１の入力ポートＩＰ１に接続される配線（ワイヤー５Ａ及び基板配線）の長さと第２の入力ポートＩＰ２に接続される配線の長さとを揃えやすく、第１の出力ポートＯＰ１に接続される配線の長さと第２の出力ポートＯＰ２に接続される配線の長さとを揃えやすく、ＳＡＷフィルター２に入力または出力される差動信号の位相差を小さくすることができる。
さらに、本実施形態では、図４に示すように、平面視で、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２が長辺２Ｘから等距離に配置されている。従って、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２のそれぞれに接続される４つのワイヤー５Ａの高さを揃えやすい。
特に、本実施形態では、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２が、長辺２Ｘに沿って長辺２Ｘに近い位置に設けられているため、図５の左側の断面図（図３の一部を図示した断面図）に示すように、ＳＡＷフィルター２の上面からワイヤー５Ａの最高部までの高さＨ１を小さくすることができる。図５の右側には、仮に、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２を長辺２Ｘからより遠い位置に設けた場合の断面図が示されており、ＳＡＷフィルター２の上面からワイヤー５Ａの最高部までの高さＨ２はＨ１よりも大きい。このように、本実施形態によれば、ワイヤー５Ａを低くすることができるので、パッケージ４の高さ方向のサイズを小さくすることが可能となり、発振モジュール１の小型化を実現することができる。
また、本実施形態では、図４に示すように、平面視で、長辺２Ｘに沿う方向に、第１の入力ポートＩＰ１、第１の出力ポートＯＰ１、第２の出力ポートＯＰ２、第２の入力ポートＩＰ２の順に並んでいる。これにより、第１のＩＤＴ２０１と第２のＩＤＴ２０２とを長辺２Ｘに沿う方向に並べた場合に、第１配線２０５、第２配線２０６、第３配線２０７及び第４配線２０８とを互いに交差せずに設けることが容易となり、これら配線の長さを短くすることができる。
なお、ＳＡＷフィルター２は、図４の構成に限らず、例えば、反射器を有さず、入力用のＩＤＴと出力用のＩＤＴの間を表面弾性波が伝搬するトランスバーサル型ＳＡＷフィルターであってもよい。
１−２．発振モジュールの機能構成
図６は、本実施形態の発振モジュール１の機能構成の一例を示すブロック図である。図６に示すように、本実施形態の発振モジュール１は、ＳＡＷフィルター２、位相シフト回路１０、差動増幅器２０、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０（フィルター回路）、出力回路８０を含んで構成されている。なお、本実施形態の発振モジュール１は、適宜、これらの要素の一部を省略または変更し、あるいは他の要素を追加した構成としてもよい。
位相シフト回路１０、差動増幅器２０、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０及び出力回路８０は、集積回路３に含まれている。すなわち、これらの各回路は集積回路３の一部である。
ＳＡＷフィルター２の第１の出力ポートＯＰ１は、集積回路３の入力端子Ｔ１と接続されている。また、ＳＡＷフィルター２の第２の出力ポートＯＰ２は、集積回路３の入力端子Ｔ２と接続されている。また、ＳＡＷフィルター２の第１の入力ポートＩＰ１は、集積回路３の出力端子Ｔ３と接続されている。また、ＳＡＷフィルター２の第２の入力ポートＩＰ２は、集積回路３の出力端子Ｔ４と接続されている。
集積回路３の電源端子Ｔ７は、発振モジュール１の外部端子（パッケージ４の表面に設けられた外部電極）であるＶＤＤ端子と接続されており、電源端子Ｔ７にはＶＤＤ端子を介して所望の電源電位が供給される。また、集積回路３の接地端子Ｔ８は、発振モジュール１の外部端子であるＶＳＳ端子と接続されており、接地端子Ｔ８にはＶＳＳ端子を介して接地電位（０Ｖ）が供給される。そして、位相シフト回路１０、差動増幅器２０、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０及び出力回路８０は、電源端子Ｔ７と接地端子Ｔ８との間の電位差を電源電圧として動作する。なお、差動増幅器２０、差動増幅器４０、逓倍回路６０、ハイパスフィルター７０及び出力回路８０の各電源端子及び各接地端子は、電源端子Ｔ７及び接地端子Ｔ８とそれぞれ接続されているが、図６では図示が省略されている。
位相シフト回路１０及び差動増幅器２０は、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る帰還経路上に設けられている。
位相シフト回路１０は、コイル１１と、コイル１２と、可変容量素子１３とを有している。コイル１１のインダクタンスとコイル１２のインダクタンスは同じ（製造ばらつきによる差は許容される）あるいは同程度であってもよい。
コイル１１の一端は、集積回路３の入力端子Ｔ１と接続され、コイル１１の他端は、可変容量素子１３の一端及び差動増幅器２０の非反転入力端子と接続されている。また、コイル１２の一端は、集積回路３の入力端子Ｔ２と接続され、コイル１２の他端は、可変容量素子１３の他端及び差動増幅器２０の反転入力端子と接続されている。
可変容量素子１３は、例えば、印加される電圧に応じて容量値が変化するバラクター（バリキャップ、あるいは可変容量ダイオードともいう）であってもよいし、複数のコンデンサーと、複数のコンデンサーの少なくとも一部を選択するための複数のスイッチとを含み、選択信号に応じて複数のスイッチが開閉することで選択されたコンデンサーに応じて容量値が切り替わる回路であってもよい。
差動増幅器２０は、非反転入力端子と反転入力端子とに入力される１対の信号を、その電位差を増幅して非反転出力端子と反転出力端子とから出力する。差動増幅器２０の非反転出力端子は、集積回路３の出力端子Ｔ３及びコンデンサー３２の一端と接続されている。また、差動増幅器２０の反転出力端子は、集積回路３の出力端子Ｔ４及びコンデンサー３４の一端と接続されている。
図７は、差動増幅器２０の回路構成の一例を示す図である。図７の例では、差動増幅器２０は、抵抗２１、抵抗２２、ＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスター２３、ＮＭＯＳトランジスター２４、定電流源２５、ＮＭＯＳトランジスター２６、ＮＭＯＳトランジスター２７、抵抗２８及び抵抗２９を含んで構成されている。図７では、例えば、入力端子ＩＰ２０が非反転入力端子であり、入力端子ＩＮ２０が反転入力端子である。また、出力端子ＯＰ２０が非反転出力端子であり、出力端子ＯＮ２０が反転出力端子である。
ＮＭＯＳトランジスター２３は、ゲート端子が入力端子ＩＰ２０と接続され、ソース端子が定電流源２５の一端と接続され、ドレイン端子が抵抗２１を介して電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター２４は、ゲート端子が入力端子ＩＮ２０と接続され、ソース端子が定電流源２５の一端と接続され、ドレイン端子が抵抗２２を介して電源端子Ｔ７（図６参照）と接続されている。
定電流源２５の他端は、接地端子Ｔ８（図６参照）と接続されている。
ＮＭＯＳトランジスター２６は、ゲート端子がＮＭＯＳトランジスター２３のドレイン端子と接続され、ソース端子が抵抗２８を介して接地端子Ｔ８（図６参照）と接続され、ドレイン端子が電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター２７は、ゲート端子がＮＭＯＳトランジスター２４のドレイン端子と接続され、ソース端子が抵抗２９を介して接地端子Ｔ８（図６参照）と接続され、ドレイン端子が電源端子Ｔ７（図６参照）と接続されている。
また、ＮＭＯＳトランジスター２６のソース端子は出力端子ＯＮ２０と接続され、ＮＭＯＳトランジスター２７のソース端子は出力端子ＯＰ２０と接続されている。
このように構成されている差動増幅器２０は、入力端子ＩＰ２０と入力端子ＩＮ２０とに入力される１対の信号を非反転増幅して出力端子ＯＰ２０と出力端子ＯＮ２０とから出力する。
図６に戻り、本実施形態では、ＳＡＷフィルター２、位相シフト回路１０及び差動増幅器２０により、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る信号経路上を１対の信号が伝搬して正帰還の閉ループが構成され、当該１対の信号が発振信号となる。すなわち、ＳＡＷフィルター２、位相シフト回路１０及び差動増幅器２０により、発振回路１００が構成される。なお、発振回路１００は、適宜、これらの要素の一部を省略または変更し、あるいは他の要素を追加した構成としてもよい。
図８の上段に、ＳＡＷフィルター２の第１の出力ポートＯＰ１から出力される信号（周波数ｆ0）の波形を実線で示し、ＳＡＷフィルター２の第２の出力ポートＯＰ２から出力される信号（周波数ｆ0）の波形を破線で示す。また、図８の下段に、ＳＡＷフィルター２の第１の入力ポートＩＰ１に入力される信号（周波数ｆ0）の波形を実線で示し、ＳＡＷフィルター２の第２の入力ポートＩＰ２に入力される信号（周波数ｆ0）の波形を破線で示す。
図８に示すように、ＳＡＷフィルター２の第１の出力ポートＯＰ１から第１の入力ポートＩＰ１に伝搬する信号（実線）と、ＳＡＷフィルター２の第２の出力ポートＯＰ２から第２の入力ポートＩＰ２に伝搬する信号（破線）とは互いに逆相である。ここで、「互いに逆相」とは、位相差が正確に１８０°の場合だけでなく、例えば、ＳＡＷフィルター２の第１の出力ポートＯＰ１から第１の入力ポートＩＰ１に至る帰還経路の配線と、ＳＡＷフィルター２の第２の出力ポートＯＰ２から第２の入力ポートＩＰ２に至る帰還経路の配線との、長さ、抵抗及び容量の差や製造誤差に起因して生じる差動増幅器２０が有する素子の特性の差等の分だけ、位相差が１８０°と異なる場合も含む概念である。
このように、本実施形態の発振回路１００は、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から出力される差動信号（互いに逆相の１対の信号）を差動増幅器２０で増幅してＳＡＷフィルター２の第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に帰還させることで閉ループの帰還経路を構成して発振する。すなわち、発振回路１００は、差動で動作し、第１のＩＤＴ２０１及び第２のＩＤＴ２０２の電極指ピッチｄ1に応じた周波数ｆ0で発振する。
そして、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る帰還経路上を伝搬する差動信号に電源ラインを介して重畳される電源ノイズは、コモンモードノイズであるため、差動増幅器２０により大きく低減する。従って、発振回路１００によれば、電源ノイズの影響による発振信号の劣化を低減させ、発振信号の周波数精度やＳ／Ｎを向上させることができる。
また、本実施形態の発振回路１００は、位相シフト回路１０の可変容量素子１３の容量値を変化させることで、ＳＡＷフィルター２の通過帯域内において、コイル１１のインダクタンス及びコイル１２のインダクタンスに応じた可変幅で発振信号の周波数ｆ0を変化させることができる。コイル１１のインダクタンス及びコイル１２のインダクタンスが大きいほど周波数ｆ0の可変幅が大きい。
また、本実施形態の発振回路１００は、コイル１１とコイル１２とには、互いに逆相の電流が流れる。従って、コイル１１が発生させる磁界の向きとコイル１２が発生させる磁界の向きとが逆となって互いに弱め合うため、磁界の影響による発振信号の劣化を低減させることができる。
さらに、ＳＡＷ共振子はリアクタンスに対する周波数特性が急峻であるのに対して、ＳＡＷフィルター２は、リアクタンスに対する周波数特性が直線的（穏やか）であるため、本実施形態の発振回路１００は、ＳＡＷ共振子を用いた発振回路と比較して、周波数ｆ0の可変範囲の制御が容易であるという利点を有する。
図６に戻り、発振モジュール１は、発振回路１００よりも後段に、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０及び出力回路８０が設けられている。
コンデンサー３２は、一端が差動増幅器２０の非反転出力端子（図７の出力端子ＯＰ２０）と接続され、他端が差動増幅器４０の非反転入力端子と接続されている。また、コンデンサー３４は、一端が差動増幅器２０の反転出力端子（図７の出力端子ＯＮ２０）と接続され、他端が差動増幅器４０の反転入力端子と接続されている。このコンデンサー３２及びコンデンサー３４は、ＤＣカット用のコンデンサーとして機能し、差動増幅器２０の非反転出力端子（図７の出力端子ＯＰ２０）及び反転出力端子（図７の出力端子ＯＮ２０）から出力される各信号のＤＣ成分を除去する。
差動増幅器４０は、発振回路１００から逓倍回路６０に至る信号経路上に設けられている。差動増幅器４０は、非反転入力端子と反転入力端子とに入力される差動信号を増幅した差動信号を非反転出力端子と反転出力端子とから出力する。
図９は、差動増幅器４０の回路構成の一例を示す図である。図９の例では、差動増幅器４０は、抵抗４１、抵抗４２、ＮＭＯＳトランジスター４３、ＮＭＯＳトランジスター４４及び定電流源４５を含んで構成されている。図９では、例えば、入力端子ＩＰ４０が非反転入力端子であり、入力端子ＩＮ４０が反転入力端子である。また、出力端子ＯＰ４０が非反転出力端子であり、出力端子ＯＮ４０が反転出力端子である。
ＮＭＯＳトランジスター４３は、ゲート端子が入力端子ＩＰ４０と接続され、ソース端子が定電流源４５の一端と接続され、ドレイン端子が抵抗４１を介して電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター４４は、ゲート端子が入力端子ＩＮ４０と接続され、ソース端子が定電流源４５の一端と接続され、ドレイン端子が抵抗４２を介して電源端子Ｔ７（図６参照）と接続されている。
定電流源４５の他端は、接地端子Ｔ８（図６参照）と接続されている。
また、ＮＭＯＳトランジスター４３のドレイン端子は出力端子ＯＰ４０と接続され、ＮＭＯＳトランジスター４４のドレイン端子は出力端子ＯＮ４０と接続されている。
このように構成されている差動増幅器４０は、入力端子ＩＰ４０と入力端子ＩＮ４０とに入力される差動信号を反転増幅し、増幅した差動信号を出力端子ＯＰ４０と出力端子ＯＮ４０とから出力する。
図６に戻り、コンデンサー５２は、一端が差動増幅器４０の非反転出力端子（図９の出力端子ＯＰ４０）と接続され、他端が逓倍回路６０の非反転入力端子と接続されている。また、コンデンサー５４は、一端が差動増幅器４０の反転出力端子（図９の出力端子ＯＮ４０）と接続され、他端が逓倍回路６０の反転入力端子と接続されている。このコンデンサー５２及びコンデンサー５４は、ＤＣカット用のコンデンサーとして機能し、差動増幅器４０の非反転出力端子（図９の出力端子ＯＰ４０）及び反転出力端子（図９の出力端子ＯＮ４０）から出力される各信号のＤＣ成分を除去する。
逓倍回路６０は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号の周波数ｆ0を逓倍した差動信号を非反転出力端子と反転出力端子とから出力する。
図１０は、逓倍回路６０の回路構成の一例を示す図である。図１０の例では、逓倍回路６０は、抵抗６１、抵抗６２、ＮＭＯＳトランジスター６３、ＮＭＯＳトランジスター６４、ＮＭＯＳトランジスター６５、ＮＭＯＳトランジスター６６、ＮＭＯＳトランジスター６７、ＮＭＯＳトランジスター６８及び定電流源６９を含んで構成されている。図１０では、例えば、入力端子ＩＰ６０が非反転入力端子であり、入力端子ＩＮ６０が反転入力端子である。また、出力端子ＯＰ６０が非反転出力端子であり、出力端子ＯＮ６０が反転出力端子である。
ＮＭＯＳトランジスター６３は、ゲート端子が入力端子ＩＰ６０と接続され、ソース端子がＮＭＯＳトランジスター６５のドレイン端子と接続され、ドレイン端子が抵抗６１を介して電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター６４は、ゲート端子が入力端子ＩＮ６０と接続され、ソース端子がＮＭＯＳトランジスター６５のドレイン端子と接続され、ドレイン端子が抵抗６２を介して電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター６５は、ゲート端子が入力端子ＩＰ６０と接続され、ソース端子が定電流源６９の一端と接続され、ドレイン端子がＮＭＯＳトランジスター６３のソース端子及びＮＭＯＳトランジスター６４のソース端子と接続されている。
ＮＭＯＳトランジスター６６は、ゲート端子が入力端子ＩＮ６０と接続され、ソース端子がＮＭＯＳトランジスター６８のドレイン端子と接続され、ドレイン端子が抵抗６１を介して電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター６７は、ゲート端子が入力端子ＩＰ６０と接続され、ソース端子がＮＭＯＳトランジスター６８のドレイン端子と接続され、ドレイン端子が抵抗６２を介して電源端子Ｔ７（図６参照）と接続されている。
ＮＭＯＳトランジスター６８は、ゲート端子が入力端子ＩＮ６０と接続され、ソース端子が定電流源６９の一端と接続され、ドレイン端子がＮＭＯＳトランジスター６６のソース端子及びＮＭＯＳトランジスター６７のソース端子と接続されている。
定電流源６９の他端は、接地端子Ｔ８（図６参照）と接続されている。
また、ＮＭＯＳトランジスター６３のドレイン端子及びＮＭＯＳトランジスター６６のドレイン端子は出力端子ＯＰ６０と接続され、ＮＭＯＳトランジスター６４のドレイン端子及びＮＭＯＳトランジスター６７のドレイン端子は出力端子ＯＮ６０と接続されている。
このように構成されている逓倍回路６０は、入力端子ＩＰ６０と入力端子ＩＮ６０とに入力される差動信号の周波数ｆ0の２倍の周波数２ｆ0の差動信号を生成し、出力端子ＯＰ６０と出力端子ＯＮ６０とから出力する。特に、逓倍回路６０は、平衡変調回路であり、原理的には、入力端子ＩＰ６０と入力端子ＩＮ６０とに入力される差動信号（ｆ0の信号）が出力端子ＯＰ６０と出力端子ＯＮ６０とから出力されない構成である。この逓倍回路６０によれば、各ＮＭＯＳトランジスターや各抵抗の製造ばらつきを考慮しても、出力端子ＯＰ６０と出力端子ＯＮ６０とから出力されるｆ0の信号成分を小さくすることができ、純度の高い（周波数精度の高い）２ｆ0の差動信号が得られ、かつ、回路面積も比較的小さい。
図６に戻り、逓倍回路６０の非反転出力端子（図１０の出力端子ＯＰ６０）はハイパスフィルター７０の非反転入力端子と接続されている。また、逓倍回路６０の反転出力端子（図１０の出力端子ＯＮ６０）はハイパスフィルター７０の反転入力端子と接続されている。
ハイパスフィルター７０は、逓倍回路６０から出力回路８０に至る信号経路上に設けられている。ハイパスフィルター７０は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号から低周波成分が減衰された差動信号を非反転出力端子と反転出力端子とから出力する。
図１１は、ハイパスフィルター７０の回路構成の一例を示す図である。図１１の例では、ハイパスフィルター７０は、抵抗７１、コンデンサー７２、コンデンサー７３、コイル７４、コンデンサー７５、コンデンサー７６及び抵抗７７を含んで構成されている。図１１では、例えば、入力端子ＩＰ７０が非反転入力端子であり、入力端子ＩＮ７０が反転入力端子である。また、出力端子ＯＰ７０が非反転出力端子であり、出力端子ＯＮ７０が反転出力端子である。
抵抗７１は、一端が入力端子ＩＰ７０及びコンデンサー７２の一端と接続され、他端が入力端子ＩＮ７０及びコンデンサー７３の一端と接続されている。
コンデンサー７２は、一端が入力端子ＩＰ７０及び抵抗７１の一端と接続され、他端がコイル７４の一端及びコンデンサー７５の一端と接続されている。
コンデンサー７３は、一端が入力端子ＩＮ７０及び抵抗７１の他端と接続され、他端がコイル７４の他端及びコンデンサー７６の一端と接続されている。
コイル７４は、一端がコンデンサー７２の他端及びコンデンサー７５の一端と接続され、他端がコンデンサー７３の他端及びコンデンサー７６の一端と接続されている。
コンデンサー７５は、一端がコンデンサー７２の他端及びコイル７４の一端と接続され、他端が抵抗７７の一端と接続されている。
コンデンサー７６は、一端がコンデンサー７３の他端及びコイル７４の他端と接続され、他端が抵抗７７の他端と接続されている。
抵抗７７は、一端がコンデンサー７５の他端と接続され、他端がコンデンサー７６の他端と接続されている。
また、コンデンサー７５の他端及び抵抗７７の一端は出力端子ＯＰ７０と接続され、コンデンサー７６の他端及び抵抗７７の他端は出力端子ＯＮ７０と接続されている。
このように構成されているハイパスフィルター７０は、入力端子ＩＰ７０と入力端子ＩＮ７０とに入力される差動信号から低周波成分を減衰させた差動信号を生成し、出力端子ＯＰ７０と出力端子ＯＮ７０とから出力する。
図１２は、ハイパスフィルター７０の周波数特性の一例を示す図である。図１２には、ハイパスフィルター７０の入力信号である逓倍回路６０の出力信号の周波数スペクトルも破線で図示されている。図１２において、横軸は周波数であり、縦軸はゲイン（ハイパスフィルター７０の周波数特性の場合）またはパワー（逓倍回路６０の出力信号の周波数スペクトルの場合）である。図１２に示すように、ハイパスフィルター７０のカットオフ周波数ｆcは、ｆ0と２ｆ0との間になるように、各抵抗の抵抗値、各コンデンサーの容量値及びコイル７４のインダクタンス値が設定されている。前述したように、逓倍回路６０は、ｆ0の信号成分が小さく純度の高い（周波数精度の高い）２ｆ0の差動信号を出力するが、図１２に示すように、ハイパスフィルター７０により、そのカットオフ周波数ｆcよりも低いｆ0の信号成分は減衰するため、さらに純度の高い（周波数精度の高い）２ｆ0の差動信号が得られる。
図６に戻り、ハイパスフィルター７０の非反転出力端子（図１１の出力端子ＯＰ７０）は出力回路８０の非反転入力端子と接続されている。また、ハイパスフィルター７０の反転出力端子（図１１の出力端子ＯＮ７０）は出力回路８０の反転入力端子と接続されている。
出力回路８０は、逓倍回路６０及びハイパスフィルター７０の後段に設けられている。出力回路８０は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号を所望の電圧レベル（あるいは電流レベル）の信号に変換した差動信号を生成し、非反転出力端子と反転出力端子とから出力する。出力回路８０の非反転出力端子は集積回路３の出力端子Ｔ５と接続され、出力回路８０の反転出力端子は集積回路３の出力端子Ｔ６と接続されている。集積回路３の出力端子Ｔ５は、発振モジュール１の外部端子であるＣＰ端子と接続されており、集積回路３の出力端子Ｔ６は、発振モジュール１の外部端子であるＣＮ端子と接続されている。そして、出力回路８０が変換した差動信号（発振信号）は、集積回路３の出力端子Ｔ５及び出力端子Ｔ６を経由して、発振モジュール１のＣＰ端子及びＣＮ端子から外部に出力される。
図１３は、出力回路８０の回路構成の一例を示す図である。図１３の例では、出力回路８０は、差動増幅器８１、ＮＰＮトランジスター８２及びＮＰＮトランジスター８３を含んで構成されている。図１３では、例えば、入力端子ＩＰ８０が非反転入力端子であり、入力端子ＩＮ８０が反転入力端子である。また、出力端子ＯＰ８０が非反転出力端子であり、出力端子ＯＮ８０が反転出力端子である。
差動増幅器８１は、非反転入力端子が入力端子ＩＰ８０と接続され、反転入力端子が入力端子ＩＮ８０と接続され、非反転出力端子がＮＰＮトランジスター８２のベース端子と接続され、反転出力端子がＮＰＮトランジスター８３のベース端子と接続され、電源端子Ｔ７（図６参照）と接地端子Ｔ８とから供給される電源電圧ＶＤＤで動作する。
ＮＰＮトランジスター８２は、ベース端子が差動増幅器８１の非反転出力端子と接続され、コレクター端子が電源端子Ｔ７（図６参照）と接続され、エミッター端子が出力端子ＯＰ８０と接続されている。
ＮＰＮトランジスター８３は、ベース端子が差動増幅器８１の反転出力端子と接続され、コレクター端子が電源端子Ｔ７（図６参照）と接続され、エミッター端子が出力端子ＯＮ８０と接続されている。
このように構成されている出力回路８０は、ＰＥＣＬ（Positive Emitter Coupled Logic）回路あるいはＬＶ−ＰＥＣＬ（Low-Voltage Positive Emitter Coupled Logic）回路であり、出力端子ＯＰ８０及び出力端子ＯＮ８０を所定の電位Ｖ１にプルダウンすることで、入力端子ＩＰ８０と入力端子ＩＮ８０とから入力される差動信号を、ハイレベルをＶＤＤ−ＶCE、ローレベルをＶ１とする差動信号に変換して、出力端子ＯＰ８０と出力端子ＯＮ８０とから出力する。なお、ＶCEは、ＮＰＮトランジスター８２あるいはＮＰＮトランジスター８３のコレクター−エミッター間電圧である。
１−３．集積回路のレイアウト
本実施形態の発振モジュール１では、充分な電流供給能力を備えた電源配線（電源供給経路）を実現するために、集積回路３のレイアウトを工夫している。
図１４は、集積回路３に含まれる電源配線、高周波信号配線、及び各回路（一部を除く）のレイアウト配置の一例を示す図であり、集積回路３を、半導体基板上の、各種の素子（トランジスターや抵抗など）が積層されている面と直交する方向から平面視した平面図である。
図１５は、集積回路３を図１４のＣ−Ｃ’で切断した要部断面図であり、図１６は、集積回路３を図１４のＤ−Ｄ’で切断した要部断面図である。
図１４〜図１６に示すように、発振モジュール１は、集積回路３に、一対の環状配線９０，９１と、第１の回路としての差動増幅器２０と、１対の第１の配線としての、差動増幅器２０からの高周波出力配線９２，９３と、一対の第１の端子としての出力端子Ｔ３，Ｔ４と、を有している。
なお、発振モジュール１は、第１の配線、第１の回路及び第１の端子に相当する別の構成要素として高周波入力配線９４，９５（第１の配線に相当）と、位相シフト回路１０（第１の回路に相当）と、入力端子Ｔ１，Ｔ２（第１の端子に相当）と、を更に有している。本実施形態では、第１の配線として高周波出力配線９２，９３を、第１の回路として差動増幅器２０を、第１の端子として出力端子Ｔ３，Ｔ４を中心に説明する。
環状配線９０，９１は、電源ラインであり、平面視で各回路（出力回路８０を除く）を取り囲むように環状（枠状）に配置されている。外側の環状配線９０は、電源端子Ｔ７と接続され、内側の環状配線９１は、接地端子Ｔ８と接続されている。
環状配線９０には、パッケージ４の表面に設けられた外部電極であるＶＤＤ端子を介して所望の電源電位（ＶＤＤ電位）が供給され、環状配線９１には、パッケージ４の表面に設けられた外部電極であるＶＳＳ端子を介して接地電位（０Ｖ、ＶＳＳ電位）が供給される。
第１の配線としての高周波出力配線９２，９３は、高周波信号ラインであり、出力端子Ｔ３，Ｔ４と差動増幅器２０とを接続している。
高周波出力配線９２，９３には、差動増幅器２０で増幅された互いに逆相の高周波信号（図８参照）が、差動増幅器２０から出力端子Ｔ３，Ｔ４に向けて流れている。
高周波出力配線９２，９３は、環状配線９０，９１の外側にある出力端子Ｔ３，Ｔ４と、環状配線９０，９１の内側にある差動増幅器２０と、を接続していることから、環状配線９０，９１と立体交差するように配置されている。
本実施形態では、環状配線９０，９１が、高周波出力配線９２，９３との交差部９０Ａ，９１Ａにおいて、高周波出力配線９２，９３の下側を通るように立体交差している。
環状配線９０，９１は、高周波出力配線９２，９３との交差部９０Ａ，９１Ａと非交差部９０Ｂ，９１Ｂとで、厚さが異なっている。
また、高周波出力配線９２，９３の厚さは、環状配線９０，９１の交差部９０Ａ，９１Ａの厚さと異なっている。
環状配線９０，９１及び高周波出力配線９２，９３は、積層された複数の配線層ＡＬ１，ＡＬ２，ＡＬ３に設けられ、高周波出力配線９２，９３は、環状配線９０，９１の非交差部９０Ｂ，９１Ｂと同じ配線層ＡＬ３に設けられている。
環状配線９０，９１の交差部９０Ａ，９１Ａは、積層された複数の配線層ＡＬ１，ＡＬ２に設けられている複層配線部９０Ｃ，９１Ｃを含んでいる。
ここで、環状配線９０，９１の交差部９０Ａ，９１Ａの厚さをＡ（図１５では、Ａ＝Ａ／２＋Ａ／２）とし、非交差部９０Ｂ，９１Ｂの厚さをＢとしたとき、Ａ＜Ｂ（Ｂの方がＡよりも厚い）の関係となっている。
また、高周波出力配線９２，９３は、環状配線９０，９１の非交差部９０Ｂ，９１Ｂと同じ配線層ＡＬ３に設けられていることから、高周波出力配線９２，９３の厚さをＣとしたとき、Ｂ＝Ｃ（ＢとＣとは同じ厚さ）の関係となっている。
図１５、１６に示すように、環状配線９０，９１は、積層された複数の配線層ＡＬ１，ＡＬ２，ＡＬ３に跨って設けられ、非交差部９０Ｂ，９１Ｂの方が、交差部９０Ａ，９１Ａが設けられている配線層ＡＬ１，ＡＬ２よりも上層の配線層ＡＬ３に設けられている。
なお、発振モジュール１は、第１の配線として高周波入力配線９４，９５を、第１の回路として位相シフト回路１０を、第１の端子として入力端子Ｔ１，Ｔ２を設定した場合でも、基本的に上記と同様の構成となっている。
図１４に戻って、発振モジュール１は、集積回路３に、環状配線９０，９１と、第１の回路ブロック（ここでは、当該回路の物理的な形成領域まで含んだ表現として、語尾にブロックを付している）としての逓倍回路ブロック（逓倍回路）６０と、環状配線９０，９１と逓倍回路ブロック６０とを電気的に接続する一対の第２の配線９６ａ，９６ｂ及び一対の第３の配線９９ａ，９９ｂと、を有している。
第２の配線９６ａ，９６ｂは、平面視で逓倍回路ブロック６０の第１の方向（ここでは、逓倍回路ブロック６０から出力端子Ｔ６方面を向く方向）に沿って配置されている。
第３の配線９９ａ，９９ｂは、平面視で第１の方向とは異なる第２の方向（ここでは、逓倍回路ブロック６０から接地端子Ｔ８方面を向く方向）に沿って配置されている。
これにより、逓倍回路ブロック６０は、第２の配線９６ａ，９６ｂ及び第３の配線９９ａ，９９ｂによって、２方向から環状配線９０，９１と電気的に接続されていることになる。
また、発振モジュール１は、集積回路３に、第２の回路ブロックとしてのハイパスフィルターブロック（ハイパスフィルター）７０を、出力端子Ｔ３と逓倍回路ブロック６０との間に有している。
ここで、第３の配線を、一時的に逓倍回路ブロック６０から出力端子Ｔ３方面を向く方向に沿って配置された配線である９７ａ，９７ｂとしたとき、第３の配線（９７ａ，９７ｂ）は、ハイパスフィルターブロック７０を介して、環状配線９０，９１と逓倍回路ブロック６０とを電気的に接続していることになる。
また、発振モジュール１は、集積回路３に、第２の配線９６ａ，９６ｂ及び第３の配線９９ａ，９９ｂ（ここでは、第３の配線は元に戻っている）に加えて、環状配線９０，９１と逓倍回路ブロック６０とを電気的に接続する一対の第４の配線９８ａ，９８ｂ及び一対の第５の配線９７ａ，９７ｂの少なくとも一方（ここでは、両方）を有している。
第４の配線９８ａ，９８ｂは、平面視で逓倍回路ブロック６０の第１の方向及び第２の方向とは異なる第３の方向（ここでは、逓倍回路ブロック６０から出力端子Ｔ６とは反対方面を向く方向）に沿って配置されている。
第５の配線９７ａ，９７ｂは、平面視で逓倍回路ブロック６０の第１の方向、第２の方向及び第３の方向とは異なる第４の方向（ここでは、逓倍回路ブロック６０から出力端子Ｔ３方面を向く方向）に沿って配置されている。
これにより、逓倍回路ブロック６０は、第２の配線〜第５の配線によって四方（４方向）から環状配線９０，９１と電気的に接続されていることになる。
なお、第１の回路ブロックとしては、逓倍回路ブロック６０に限定されるものではなく、図示の他の回路ブロック（例えば、位相シフト回路ブロック１０、差動増幅器ブロック（差動増幅器）２０、差動増幅器ブロック（差動増幅器）４０、ハイパスフィルターブロック７０）としてもよい。
これらの各回路ブロックは、少なくとも互いに異なる２方向に沿った配線（第２の配線〜第５の配線のいずれかに相当）で、環状配線９０，９１と電気的に接続されており、当該回路ブロックと環状配線９０，９１との間に介在する他の回路ブロックは、第２の回路ブロックに相当することになる。
これらにより、第２の配線〜第５の配線は、環状配線９０，９１の内側に各回路ブロックを介して格子状（網目状）に張り巡らされていることになる。
なお、図示では、出力回路ブロック８０は、環状配線９０，９１と直接電気的に接続されている構成となっているが、上記と同様に第２の配線〜第５の配線の内、少なくとも互いに異なる２方向に沿った配線によって、環状配線９０，９１と電気的に接続されている構成としてもよい。
また、図１４では、環状配線９０，９１の内側に複数の回路ブロックが配置されているが、１つの回路ブロック（第１の回路ブロック）のみの構成としてもよく、２つの回路ブロックのみとして、１つを第１の回路ブロック、他の１つを第２の回路ブロックとする構成としてもよい。
上述したように、本実施形態の発振モジュール１は、第１の回路としての差動増幅器２０と、第１の端子としての出力端子Ｔ３，Ｔ４と、を接続する第１の配線としての高周波出力配線９２，９３が、環状配線９０，９１と立体交差している。そして、環状配線９０，９１は、高周波出力配線９２，９３との交差部９０Ａ，９１Ａと非交差部９０Ｂ，９１Ｂとで、厚さが異なる。また、発振モジュール１は、環状配線９０，９１の交差部９０Ａ，９１Ａが、積層された複数の配線層ＡＬ１，ＡＬ２に設けられている複層配線部９０Ｃ，９１Ｃを含む。
これにより、発振モジュール１は、環状配線９０，９１の厚さを高周波出力配線９２，９３との交差部９０Ａ，９１Ａでは非交差部９０Ｂ，９１Ｂよりも薄くして、高周波出力配線９２，９３との非交差部９０Ｂ，９１Ｂでは交差部９０Ａ，９１Ａよりも厚くすることができる。
したがって、発振モジュール１は、環状配線９０，９１が電源ラインである場合、交差部９０Ａ，９１Ａでの両配線の総厚を抑制しつつ、充分な電流供給能力を備えた電源配線（電源供給経路）を提供できる。
また、発振モジュール１は、高周波出力配線９２，９３の厚さが、環状配線９０，９１の交差部９０Ａ，９１Ａの厚さと異なることから、高周波出力配線９２，９３の厚さを環状配線９０，９１の交差部９０Ａ，９１Ａの厚さよりも厚くすることによって、インピーダンスを下げることができる。
したがって、発振モジュール１は、差動増幅器２０と出力端子Ｔ３，Ｔ４との間を流れる信号（ここでは高周波信号）の特性を向上させることができる。
また、発振モジュール１は、高周波出力配線９２，９３が、環状配線９０，９１の非交差部９０Ｂ，９１Ｂと同じ配線層ＡＬ３に設けられていることから、例えば、半導体製造プロセスによって高周波出力配線９２，９３と環状配線９０，９１の非交差部９０Ｂ，９１Ｂとを、一括して形成することができる。
また、発振モジュール１は、環状配線９０，９１の交差部９０Ａ，９１Ａの厚さをＡとし、非交差部９０Ｂ，９１Ｂの厚さをＢとしたとき、Ａ＜Ｂであることから、環状配線９０，９１の厚さを高周波出力配線９２，９３との交差部９０Ａ，９１Ａでは非交差部９０Ｂ，９１Ｂよりも薄くして、高周波出力配線９２，９３との非交差部９０Ｂ，９１Ｂでは交差部９０Ａ，９１Ａよりも厚くすることができる。
したがって、発振モジュール１は、環状配線９０，９１が電源ラインである場合、交差部９０Ａ，９１Ａでの両配線の総厚を抑制しつつ、充分な電流供給能力を備えた電源配線を提供できる。
また、発振モジュール１は、環状配線９０，９１が積層された複数の配線層ＡＬ１，ＡＬ２，ＡＬ３に跨って設けられ、非交差部９０Ｂ，９１Ｂの方が交差部９０Ａ，９１Ａよりも上層の配線層ＡＬ３に設けられていることから、非交差部９０Ｂ，９１Ｂの方を交差部９０Ａ，９１Ａよりも厚く形成することが容易に行える。
また、発振モジュール１は、環状配線９０，９１が電源ラインであることから、交差部９０Ａ，９１Ａでの高周波出力配線９２，９３との電気的な干渉（例えば、ノイズの重畳など）を抑制しつつ、充分な電流供給能力を備えた電源配線を提供できる。
また、発振モジュール１は、環状配線９０，９１と、第１の回路ブロックとしての逓倍回路ブロック（逓倍回路）６０と、を電気的に接続する第２の配線９６ａ，９６ｂが、平面視で逓倍回路ブロック６０の第１の方向に沿って配置され、同じく環状配線９０，９１と逓倍回路ブロック６０とを電気的に接続する第３の配線９９ａ，９９ｂが、平面視で逓倍回路ブロック６０の第２の方向に沿って配置されている。
これにより、発振モジュール１は、環状配線９０，９１が電源ラインである場合、第１の回路ブロックへ２方向（２つの経路）から電源が供給されることになる。
したがって、発振モジュール１は、第１の回路ブロックが比較的消費電流の大きい回路ブロックであっても、環状配線から充分な電源を変動少なく供給することができる。
また、発振モジュール１は、第３の配線を９７ａ，９７ｂとしたとき、第２の配線９６ａ，９６ｂ及び第３の配線９７ａ，９７ｂの少なくとも一方（ここでは、第３の配線９７ａ，９７ｂ）が、第２の回路ブロックとしてのハイパスフィルターブロック７０を介して、環状配線９０，９１と逓倍回路ブロック６０とを電気的に接続している。
このことから、発振モジュール１は、環状配線９０，９１が電源ラインである場合、ハイパスフィルターブロック７０を介して、逓倍回路ブロック６０へ２つの経路から電源が供給されることになる。
したがって、発振モジュール１は、逓倍回路ブロック６０が比較的消費電流の大きい回路ブロックであっても、ハイパスフィルターブロック７０を介して、環状配線９０，９１から充分な電源を変動少なく供給することができる。
また、発振モジュール１は、逓倍回路ブロック６０及びハイパスフィルターブロック７０へ個別に電源を供給する場合と比較して、電源配線を含めたレイアウト設計を効率化することができる。
また、発振モジュール１は、第４の配線９８ａ，９８ｂが、平面視で第３の方向に沿って配置され、第５の配線９７ａ，９７ｂが、平面視で第４の方向に沿って配置されていることから、環状配線９０，９１が電源ラインである場合、逓倍回路ブロック６０へ４方向（４つの経路）から電源が供給されることになる。
したがって、発振モジュール１は、逓倍回路ブロック６０が比較的消費電流の大きい回路ブロックであっても、環状配線９０，９１から更に充分な電源を変動少なく供給することができる。
また、発振モジュール１は、環状配線９０，９１が所定の電位（ここでは、環状配線９０がＶＤＤ電位、環状配線９１がＶＳＳ電位）を有していることから、環状配線９０，９１から逓倍回路ブロック６０への複数の経路によって、逓倍回路ブロック６０を所定の電位（電圧）で確実に動作させることができる。
また、発振モジュール１は、環状配線９０，９１の内側に、第２の配線９６ａ，９６ｂ〜第５の配線９７ａ，９７ｂに相当する配線が、各回路ブロックを介して格子状（網目状）に張り巡らされていることから、環状配線９０，９１から各回路ブロックへ充分な電源を変動少なく供給することができる。
２．電子機器
図１７は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。本実施形態の電子機器３００は、発振モジュール３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１７の構成要素（各部）の一部を省略または変更し、あるいは、他の構成要素を付加した構成としてもよい。
発振モジュール３１０は、発振回路３１２を備えている。発振回路３１２は、不図示のＳＡＷフィルターを備えており、ＳＡＷフィルターの共振周波数に基づく周波数の発振信号を発生させる。
また、発振モジュール３１０は、発振回路３１２よりも後段にある逓倍回路３１４や出力回路３１６を備えていてもよい。逓倍回路３１４は、発振回路３１２が発生させた発振信号の周波数を逓倍した発振信号を発生させる。また、出力回路３１６は、逓倍回路３１４が発生させた発振信号あるいは発振回路３１２が発生させた発振信号をＣＰＵ３２０に出力する。発振回路３１２、逓倍回路３１４及び出力回路３１６は、それぞれ差動で動作してもよい。
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振モジュール３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
発振回路３１２として例えば上述した実施形態の発振回路１００を適用し、または、発振モジュール３１０として例えば上述した実施形態の発振モジュール１を適用することにより、信頼性の高い電子機器を実現することができる。
このような電子機器３００としては種々の電子機器が考えられ、例えば、光ファイバー等を用いた光伝送装置等のネットワーク機器、放送機器、人工衛星や基地局で利用される通信機器、ＧＰＳ（Global Positioning System）モジュール、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ（Point Of Sale）端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
本実施形態の電子機器３００の一例として、上述した発振モジュール３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振モジュール３１０として、例えば、上記の実施形態の発振モジュール１を適用することにより、例えば通信基地局などに利用可能な、従来よりも周波数精度の高い、高性能、高信頼性を所望される電子機器３００を実現することも可能である。
また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０（処理部）が、当該外部クロック信号と発振モジュール３１０の出力信号とに基づいて、発振モジュール３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。
３．移動体
図１８は、本実施形態の移動体の一例を示す図（上面図）である。図１８に示す移動体４００は、発振モジュール４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１８の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
発振モジュール４１０は、不図示のＳＡＷフィルターを備えた発振回路（不図示）を備えており、ＳＡＷフィルターの共振周波数に基づく周波数の発振信号を発生させる。
また、発振モジュール４１０は、発振回路よりも後段にある逓倍回路や出力回路を備えていてもよい。逓倍回路は、発振回路が発生させた発振信号の周波数を逓倍した発振信号を発生させる。また、出力回路は、逓倍回路が発生させた発振信号あるいは発振回路が発生させた発振信号を出力する。発振回路、逓倍回路及び出力回路は、それぞれ差動で動作してもよい。
発振モジュール４１０が出力する発振信号は、コントローラー４２０，４３０，４４０に供給され、例えばクロック信号として用いられる。
バッテリー４５０は、発振モジュール４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振モジュール４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
発振モジュール４１０が備える発振回路として例えば上述した実施形態の発振回路１００を適用し、または、発振モジュール４１０として例えば上述した実施形態の発振モジュール１を適用することにより、信頼性の高い移動体を実現することができる。
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
上述した実施形態は一例であって、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１…発振モジュール、２…ＳＡＷフィルター、２Ａ…第１端部、２Ｂ…第２端部、２Ｘ…長辺、２Ｙ…短辺、３…集積回路、３Ｂ…電極（パッド）、４…パッケージ、４Ａ…パッケージの第１層、４Ｂ…パッケージの第２層、４Ｃ…パッケージの第３層、４Ｄ…パッケージの第４層、５Ａ，５Ｂ…ワイヤー、６Ａ，６Ｂ…電極、７…接着剤、１０…位相シフト回路（位相シフト回路ブロック）、１１，１２…コイル、１３…可変容量素子、２０…差動増幅器（差動増幅器ブロック）、２１，２２…抵抗、２３，２４…ＮＭＯＳトランジスター、２５…定電流源、２６，２７…ＮＭＯＳトランジスター、２８，２９…抵抗、３２，３４…コンデンサー、４０…差動増幅器（差動増幅器ブロック）、４１，４２…抵抗、４３，４４…ＮＭＯＳトランジスター、４５…定電流源、５２，５４…コンデンサー、６０…逓倍回路（逓倍回路ブロック）、６１，６２…抵抗、６３，６４，６５，６６，６７，６８…ＮＭＯＳトランジスター、６９…定電流源、７０…ハイパスフィルター（ハイパスフィルターブロック）、７１…抵抗、７２，７３…コンデンサー、７４…コイル、７５，７６…コンデンサー、７７…抵抗、８０…出力回路（出力回路ブロック）、８１…差動増幅器、８２，８３…ＮＰＮトランジスター、９０，９１…環状配線、９０Ａ，９１Ａ…交差部、９０Ｂ，９１Ｂ…非交差部、９０Ｃ，９１Ｃ…複層配線部、９２，９３…第１の配線としての高周波出力配線、９４，９５…高周波入力配線、９６ａ，９６ｂ…第２の配線、９９ａ，９９ｂ…第３の配線、９８ａ，９８ｂ…第４の配線、９７ａ，９７ｂ…第５の配線（一時的に第３の配線）、１００…発振回路、２００…圧電基板、２０１…第１のＩＤＴ、２０２…第２のＩＤＴ、２０３…第１の反射器、２０４…第２の反射器、２０５…第１配線、２０６…第２配線、２０７…第３配線、２０８…第４配線、３００…電子機器、３１０…発振モジュール、３１２…発振回路、３１４…逓倍回路、３１６…出力回路、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振モジュール、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー、ＡＬ１，ＡＬ２，ＡＬ３…配線層、ＩＰ１…第１の入力ポート、ＩＰ２…第２の入力ポート、ＯＰ１…第１の出力ポート、ＯＰ２…第２の出力ポート、ＩＰ２０，ＩＰ４０，ＩＰ６０，ＩＰ７０，ＩＰ８０…入力端子、ＩＮ２０，ＩＮ４０，ＩＮ６０，ＩＮ７０，ＩＮ８０…入力端子、ＯＰ２０，ＯＰ４０，ＯＰ６０，ＯＰ７０，ＯＰ８０…出力端子、ＯＮ２０，ＯＮ４０，ＯＮ６０，ＯＮ７０，ＯＮ８０…出力端子、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４，Ｔ５，Ｔ６…出力端子、Ｔ７…電源端子、Ｔ８…接地端子。

Claims (13)

  1. 環状配線と、第１の配線と、第１の回路と、第１の端子と、を有し、
    前記第１の回路は、前記第１の配線によって前記第１の端子と接続され、
    前記第１の配線は、前記環状配線と立体交差し、
    前記環状配線は、前記第１の配線との交差部と非交差部とで、厚さが異なり、
    前記第１の配線は、高周波信号ラインであることを特徴とする発振モジュール。
  2. 前記環状配線の前記交差部は、積層された複数の配線層に設けられている複層配線部を含むことを特徴とする請求項１に記載の発振モジュール。
  3. 前記第１の配線の厚さは、前記環状配線の前記交差部の厚さと異なることを特徴とする請求項１または請求項２に記載の発振モジュール。
  4. 前記環状配線及び前記第１の配線は、積層された複数の配線層に設けられ、
    前記第１の配線は、前記環状配線の前記非交差部と同じ前記配線層に設けられていることを特徴とする請求項１ないし請求項３のいずれか一項に記載の発振モジュール。
  5. 前記環状配線の前記交差部の厚さをＡとし、前記非交差部の厚さをＢとしたとき、
    Ａ＜Ｂであることを特徴とする請求項１ないし請求項４のいずれか一項に記載の発振モジュール。
  6. 前記環状配線は、積層された複数の配線層に跨って設けられ、前記非交差部の方が、前記交差部よりも上層の前記配線層に設けられていることを特徴とする請求項１ないし請求項５のいずれか一項に記載の発振モジュール。
  7. 前記環状配線は、電源ラインであることを特徴とする請求項１ないし請求項６のいずれか一項に記載の発振モジュール。
  8. 第１の回路ブロックと、前記環状配線と前記第１の回路ブロックとを電気的に接続する第２の配線及び第３の配線と、を更に有し、
    前記第２の配線は、平面視で前記第１の回路ブロックの第１の方向に沿って配置され、
    前記第３の配線は、平面視で前記第１の回路ブロックの前記第１の方向とは異なる第２の方向に沿って配置されていることを特徴とする請求項１ないし請求項７のいずれか一項に記載の発振モジュール。
  9. 第２の回路ブロックを更に有し、
    前記第２の配線及び前記第３の配線の少なくとも一方は、前記第２の回路ブロックを介して前記環状配線と前記第１の回路ブロックとを電気的に接続していることを特徴とする請求項８に記載の発振モジュール。
  10. 前記環状配線と前記第１の回路ブロックとを電気的に接続する第４の配線及び第５の配線の少なくとも一方を更に有し、
    前記第４の配線は、平面視で前記第１の回路ブロックの前記第１の方向及び前記第２の方向とは異なる第３の方向に沿って配置され、
    前記第５の配線は、平面視で前記第１の回路ブロックの前記第１の方向、前記第２の方向及び前記第３の方向とは異なる第４の方向に沿って配置されていることを特徴とする請求項８または請求項９に記載の発振モジュール。
  11. 前記環状配線は、所定の電位を有していることを特徴とする請求項８ないし請求項１０のいずれか一項に記載の発振モジュール。
  12. 請求項１ないし請求項１１のいずれか一項に記載の発振モジュールを備えていることを特徴とする電子機器。
  13. 請求項１ないし請求項１１のいずれか一項に記載の発振モジュールを備えていることを特徴とする移動体。
JP2016002309A 2016-01-08 2016-01-08 発振モジュール、電子機器及び移動体 Expired - Fee Related JP6631255B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016002309A JP6631255B2 (ja) 2016-01-08 2016-01-08 発振モジュール、電子機器及び移動体
CN201611121962.8A CN106961250B (zh) 2016-01-08 2016-12-08 振荡模块、电子设备以及移动体
US15/388,364 US10312884B2 (en) 2016-01-08 2016-12-22 Oscillation module, electronic apparatus, and moving object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016002309A JP6631255B2 (ja) 2016-01-08 2016-01-08 発振モジュール、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2017123412A JP2017123412A (ja) 2017-07-13
JP6631255B2 true JP6631255B2 (ja) 2020-01-15

Family

ID=59275957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016002309A Expired - Fee Related JP6631255B2 (ja) 2016-01-08 2016-01-08 発振モジュール、電子機器及び移動体

Country Status (3)

Country Link
US (1) US10312884B2 (ja)
JP (1) JP6631255B2 (ja)
CN (1) CN106961250B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484429B2 (ja) * 2020-05-29 2024-05-16 セイコーエプソン株式会社 発振器、電子機器、及び移動体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045825A (en) * 1990-07-05 1991-09-03 Hewlett-Packard Company Coupling port for multiple capacitor, distributed inductor resonator
JP3957550B2 (ja) * 2002-04-09 2007-08-15 松下電器産業株式会社 集積回路装置、通信端末装置、受信端末装置および基地局装置
JP2004040509A (ja) 2002-07-03 2004-02-05 Seiko Epson Corp 発振回路及びこの発振回路を用いた電子機器
JP2004228894A (ja) * 2003-01-22 2004-08-12 Tokyo Denpa Co Ltd 圧電発振器とその製造方法
JP2007013565A (ja) 2005-06-30 2007-01-18 Toshiba Corp 発振回路
WO2009104391A1 (ja) * 2008-02-20 2009-08-27 日本電気株式会社 小型低損失インダクタ素子
JP5861460B2 (ja) * 2010-06-11 2016-02-16 株式会社大真空 発振器
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8669823B1 (en) * 2011-04-08 2014-03-11 Sandia Corporation Ovenized microelectromechanical system (MEMS) resonator
JP5281175B1 (ja) * 2012-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US8884713B2 (en) * 2012-05-18 2014-11-11 Tensorcom, Inc. Method and apparatus of cancelling inductor coupling

Also Published As

Publication number Publication date
CN106961250A (zh) 2017-07-18
JP2017123412A (ja) 2017-07-13
US20170201230A1 (en) 2017-07-13
CN106961250B (zh) 2022-03-22
US10312884B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
US10581379B2 (en) Integrated circuit layout for an oscillation module
US9676610B2 (en) Physical quantity sensor, electronic apparatus, and moving object
US10547274B2 (en) Oscillation module, electronic device, and moving object
JP2019106607A (ja) 弾性表面波型共振子、発振モジュール、電子機器および移動体
US9391560B2 (en) Semiconductor integrated circuit, oscillator, electronic apparatus, and moving object
US10374575B2 (en) Oscillation module, electronic apparatus, and vehicle
JP6631255B2 (ja) 発振モジュール、電子機器及び移動体
JP6651786B2 (ja) 発振モジュール、電子機器及び移動体
JP7159637B2 (ja) 発振器、電子機器及び移動体
JP7183699B2 (ja) 発振器、電子機器及び移動体
JP7064524B2 (ja) 発振モジュール、電子機器及び移動体
JP6606970B2 (ja) 発振回路、発振モジュール、電子機器及び移動体
JP6672698B2 (ja) 発振モジュール、電子機器及び移動体
JP7419877B2 (ja) 振動デバイス、電子機器および移動体
JP2018125366A (ja) 集積回路の設計方法、集積回路、発振器、電子機器及び移動体
JP2016134736A (ja) 発振器、電子機器及び移動体

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180906

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees