CN106961250B - 振荡模块、电子设备以及移动体 - Google Patents

振荡模块、电子设备以及移动体 Download PDF

Info

Publication number
CN106961250B
CN106961250B CN201611121962.8A CN201611121962A CN106961250B CN 106961250 B CN106961250 B CN 106961250B CN 201611121962 A CN201611121962 A CN 201611121962A CN 106961250 B CN106961250 B CN 106961250B
Authority
CN
China
Prior art keywords
wiring
oscillation module
circuit
ring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611121962.8A
Other languages
English (en)
Other versions
CN106961250A (zh
Inventor
野村昌生
笹山茂季
中田章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN106961250A publication Critical patent/CN106961250A/zh
Application granted granted Critical
Publication of CN106961250B publication Critical patent/CN106961250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/04—Arrangements of electric connections to coils, e.g. leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6436—Coupled resonator filters having one acoustic track only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供振荡模块、电子设备以及移动体，能够减少电源的变动。振荡模块的特征在于，具有环状布线、高频输出布线、差动放大器和输出端子，差动放大器利用高频输出布线而与输出端子连接，高频输出布线与环状布线立体交叉，环状布线的厚度在环状布线与高频输出布线的交叉部和非交叉部处不同。

Description

振荡模块、电子设备以及移动体
技术领域
本发明涉及振荡模块、具有该振荡模块的电子设备和移动体。
背景技术
专利文献1公开有一种振荡电路，该振荡电路利用由ECL线路接收器构成的振荡用差动放大器、由ECL线路接收器构成且输出端子由发射极终端电阻终结的反馈缓冲用差动放大器、开关电路、电压控制型相移电路、具有规定的谐振频率的SAW谐振器以及阻抗电路构成，并且至少由振荡用差动放大器、反馈缓冲用差动放大器、电压控制型相移电路和SAW谐振器形成正反馈振荡环路。根据该振荡电路，通过改变反馈缓冲用差动放大器的发射极终端电阻来增加SAW谐振器的驱动电平，从而使来自SAW谐振器的信号的振幅与叠加于该信号的噪声相比相对增大。换言之，由于SN比可取得较大，因此，能够减轻由于叠加于来自SAW谐振器的信号的噪声引起的不稳定性。
该振荡电路输出SAW谐振器的谐振频率附近的频率的振荡信号，能够通过在后级设置倍增电路而产生N倍频率的信号。例如，专利文献2公开有一种在环形振荡器的后级设置有倍增电路的振荡电路。该倍增电路构成为输出从构成环形振荡器的奇数级的反相器中的任意2级的反相器取出的2个信号的或非，例如，如果在专利文献1所述的振荡电路的后级设置专利文献2所述的倍增电路，则能够在抑制电路面积增大的同时得到倍增输出。
【专利文献1】日本特开2004-040509号公报
【专利文献2】日本特开2007-013565号公报
然而，上述振荡电路是高频的，因此，消耗电流有可能比其它振荡电路高，例如，为了不产生伴随消耗电流增加的电压下降等，电源的稳定供给成为课题。
针对这样的课题，上述振荡电路在从电源端子至各电路块的电源供给路径等方面存在改善的余地。
发明内容
本发明正是鉴于以上这样的问题点而完成的，根据本发明的几个方式，可提供能够减少电源的变动的振荡模块。此外，根据本发明的几个方式，可提供使用该振荡模块的电子设备和移动体。
本发明正是为了解决上述课题中的至少一部分而完成的，作为以下的方式或应用例来实现。
[应用例1]本应用例的振荡模块的特征在于，具有环状布线、第1布线、第1电路和第1端子，所述第1电路利用所述第1布线而与所述第1端子连接，所述第1布线与所述环状布线立体交叉，所述环状布线的厚度在所述环状布线与所述第1布线的交叉部和非交叉部处不同。
[应用例2]在上述应用例的振荡模块中，优选的是，所述环状布线的所述交叉部包含设置于层叠而成的多个布线层的多层布线部。
由此，在振荡模块中，连接第1电路和第1端子的第1布线与环状布线立体交叉，环状布线的厚度在环状布线与第1布线的交叉部和非交叉部处不同。
由此，在振荡模块中，例如能够使环状布线的厚度在其与第1布线的交叉部处形成得比非交叉部薄，在其与第1布线的非交叉部处形成得比交叉部厚。
此外，环状布线的交叉部包含设置于层叠而成的多个布线层的多层布线部，因此，例如在环状布线为电源线的情况下，不用说非交叉部，就连在交叉部处，也能够利用多层布线部提供具有充分的电流供给能力的电源布线。
[应用例3]在上述应用例的振荡模块中，优选的是，所述第1布线的厚度与所述环状布线的所述交叉部的厚度不同。
由此，在振荡模块中，第1布线的厚度与环状布线的交叉部的厚度不同，因此，例如通过使第1布线的厚度比环状布线的交叉部的厚度厚，能够降低交叉部处的第1布线的阻抗。
因此，振荡模块能够提高在第1布线内流动的信号的特性。
[应用例4]在上述应用例的振荡模块中，优选的是，所述环状布线和所述第1布线设置于层叠而成的多个布线层，所述第1布线设置于与所述环状布线的所述非交叉部相同的所述布线层。
由此，在振荡模块中，第1布线设置于与环状布线的非交叉部相同的布线层，因此，例如能够通过半导体制造工序来一并形成第1布线和环状布线的非交叉部。
[应用例5]在上述应用例的振荡模块中，优选的是，在设所述环状布线的所述交叉部的厚度为A，所述非交叉部的厚度为B时，A＜B。
由此，在振荡模块中，在设环状布线的交叉部的厚度为A，非交叉部的厚度为B时，A＜B，因此，能够使环状布线的厚度在其与第1布线的交叉部处形成得比非交叉部薄，在其与第1布线的非交叉部处形成得比交叉部厚。
因此，在振荡模块中，例如在环状布线为电源线的情况下，可提供在抑制交叉部处的两个布线的总厚度的同时具有充分的电流供给能力的电源布线。
[应用例6]在上述应用例的振荡模块中，优选的是，所述环状布线以跨越层叠而成的多个布线层的方式设置，所述非交叉部设置于比所述交叉部靠上层的所述布线层。
由此，在振荡模块中，环状布线以跨越层叠而成的多个布线层的方式设置，非交叉部设置于比交叉部靠上层的布线层，因此，能够容易地将非交叉部形成得比交叉部厚。
[应用例7]在上述应用例的振荡模块中，优选的是，所述环状布线是电源线。
由此，在振荡模块中，环状布线是电源线，因此，可提供在抑制其在交叉部处与第1布线之间的电干扰的同时具有充分的电流供给能力的电源布线。
[应用例8]在上述应用例的振荡模块中，优选的是，所述第1布线是高频信号线。
由此，在振荡模块中，第1布线是高频信号线，因此，可提供在抑制其在交叉部处与环状布线之间的电干扰的同时降低噪声的高频信号布线。
[应用例9]本应用例的振荡模块的特征在于，具有环状布线、第1电路块以及将所述环状布线和所述第1电路块电连接的第2布线和第3布线，在俯视时，所述第2布线沿着所述第1电路块的第1方向配置，在俯视时，所述第3布线沿着所述第1电路块的与所述第1方向不同的第2方向配置。
由此，在振荡模块中，在俯视时，将环状布线和第1电路块电连接的第2布线沿着第1电路块的第1方向配置，同样地，在俯视时，将环状布线和第1电路块电连接的第3布线沿着第1电路块的第2方向配置。
由此，在振荡模块中，例如在环状布线是电源线的情况下，能够从2个方向(2个路径)对第1电路块供给电源。
因此，在振荡模块中，即使第1电路块是消耗电流较大的电路块，也能够从环状布线经由第2布线和第3布线双方变动较少地供给充分的电源。
[应用例10]在上述应用例的振荡模块中，优选的是，所述振荡模块还具有第2电路块，所述第2布线和所述第3布线中的至少一方经由所述第2电路块而将所述环状布线和所述第1电路块电连接。
由此，在振荡模块中，第2布线和第3布线中的至少一方经由第2电路块而将环状布线和第1电路块电连接。
由此，在振荡模块中，例如在环状布线是电源线的情况下，能够经由第2电路块从2个路径对第1电路块供给电源。
因此，在振荡模块中，即使第1电路块是消耗电流较大的电路块，也能够经由第2电路块从环状布线变动较少地供给充分的电源。
此外，在振荡模块中，与单独地对第1电路块和第2电路块供给电源的情况相比，能够使包含电源布线的布局设计高效化。
[应用例11]在上述应用例的振荡模块中，优选的是，所述振荡模块还具有将所述环状布线和所述第1电路块电连接的第4布线和第5布线中的至少一方，在俯视时，所述第4布线沿着所述第1电路块的与所述第1方向和所述第2方向不同的第3方向配置，在俯视时，所述第5布线沿着所述第1电路块的与所述第1方向、所述第2方向和所述第3方向不同的第4方向配置。
由此，在振荡模块中，在俯视时，第4布线沿着第3方向配置，在俯视时，第5布线沿着第4方向配置，因此，例如在环状布线是电源线的情况下，能够从3个方向或4个方向(3个路径或4个路径)对第1电路块供给电源。
因此，在振荡模块中，即使第1电路块是消耗电流较大的电路块，也能够从环状布线变动较少地供给更充分的电源。
[应用例12]在上述应用例的振荡模块中，优选的是，所述环状布线具有规定的电位。
由此，在振荡模块中，环状布线具有规定的电位(例如，VDD、VSS、基准电压等)，因此，能够利用从环状布线至第1电路块的多个路径使第1电路块以规定的电位(电压)可靠地进行动作。
[应用例13]本应用例的电子设备的特征在于，所述电子设备具有上述应用例中的任意一例所述的振荡模块。
由此，电子设备具有上述应用例中的任意一例所述的振荡模块，因此，能够起到上述应用例所述的效果，能够发挥优异的性能。
[应用例14]本应用例的移动体的特征在于，所述移动体具有上述应用例中的任意一例所述的振荡模块。
由此，移动体具有上述应用例中的任意一例所述的振荡模块，因此，能够起到上述应用例所述的效果，能够发挥优异的性能。
附图说明
图1是本实施方式的振荡模块1的立体图。
图2是利用图1的A-A’线将振荡模块1切断后的剖视图。
图3是利用图1的B-B’线将振荡模块1切断后的剖视图。
图4是SAW滤波器2和集成电路3的俯视图。
图5是示出本实施方式的振荡模块1的焊接端子部分的图。
图6是示出本实施方式的振荡模块1的功能结构的一例的框图。
图7是示出差动放大器20的电路结构的一例的图。
图8是示出SAW滤波器2的输入输出波形的一例的图。
图9是示出差动放大器40的电路结构的一例的图。
图10是示出倍增电路60的电路结构的一例的图。
图11是示出高通滤波器70的电路结构的一例的图。
图12是示出高通滤波器70的频率特性的一例的图。
图13是示出输出电路80的电路结构的一例的图。
图14是示出集成电路3的布局配置的一例的图。
图15是利用图14的C-C’线将集成电路3切断后的要部剖视图。
图16是利用图14的D-D’线将集成电路3切断后的要部剖视图。
图17是示出本实施方式的电子设备300的结构的一例的功能框图。
图18是示出本实施方式的移动体400的一例的图。
标号说明
1：振荡模块；2：SAW滤波器；2A：第1端部；2B：第2端部；2X：长边；2Y：短边；3：集成电路；3B：电极(盘)；4：封装；4A：封装的第1层；4B：封装的第2层；4C：封装的第3层；4D：封装的第4层；5A、5B：导线；6A、6B：电极；7：粘接剂；10：相移电路(相移电路块)；11、12：线圈；13：可变电容元件；20：差动放大器(差动放大器块)；21、22：电阻；23、24：NMOS晶体管；25：恒流源；26、27：NMOS晶体管；28、29：电阻；32、34：电容器；40：差动放大器(差动放大器块)；41、42：电阻；43、44：NMOS晶体管；45：恒流源；52、54：电容器；60：倍增电路(倍增电路块)；61、62：电阻；63、64、65、66、67、68：NMOS晶体管；69：恒流源；70：高通滤波器(高通滤波器块)；71：电阻；72、73：电容器；74：线圈；75、76：电容器；77：电阻；80：输出电路(输出电路块)；81：差动放大器；82、83：NPN晶体管；90、91：环状布线；90A、91A：交叉部；90B、91B：非交叉部；90C、91C：多层布线部；92、93：作为第1布线的高频输出布线；94、95：高频输入布线；96a、96b：第2布线；99a、99b：第3布线；98a、98b：第4布线；97a、97b：第5布线(临时地第3布线)；100：振荡电路；200：压电基板；201：第1IDT；202：第2IDT；203：第1反射器；204：第2反射器；205：第1布线；206：第2布线；207：第3布线；208：第4布线；300：电子设备；310：振荡模块；312：振荡电路；314：倍增电路；316：输出电路；320：CPU；330：操作部；340：ROM；350：RAM；360：通信部；370：显示部；400：移动体；410：振荡模块；420、430、440：控制器；450：电池；460：备用电池；AL1、AL2、AL3：布线层；IP1：第1输入端口；IP2：第2输入端口；OP1：第1输出端口；OP2：第2输出端口；IP20、IP40、IP60、IP70、IP80：输入端子；IN20、IN40、IN60、IN70、IN80：输入端子；OP20、OP40、OP60、OP70、OP80：输出端子；ON20、ON40、ON60、ON70、ON80：输出端子；T1、T2：输入端子；T3、T4、T5、T6：输出端子；T7：电源端子；T8：接地端子。
具体实施方式
以下，使用附图对本发明的优选实施方式详细地进行说明。另外，以下说明的实施方式并非不合理地限定权利要求书所述的本发明的内容。此外，以下说明的全部结构不一定是本发明的必要技术特征。
1.振荡模块
1-1.振荡模块的结构
图1是示出本实施方式的振荡模块1的结构的一例的图，是振荡模块1的立体图。此外，图2是利用图1的A-A’线将振荡模块1切断后的剖视图，图3是利用图1的B-B’线将振荡模块1切断后的剖视图。另外，在图1～图3中，图示出没有罩(盖)的状态下的振荡模块1，但是，实际上用未图示的罩(盖)覆盖封装4的开口而构成振荡模块1。
如图1所示，本实施方式的振荡模块1构成为包含SAW(Surface Acoustic Wave)滤波器(声表面波滤波器)2、集成电路(IC：Integrated Circuit)3以及封装4。
封装4例如是陶瓷封装等堆叠封装，将SAW滤波器2和集成电路3收纳于同一空间内。具体而言，在封装4的上部设置有开口部，通过用未图示的罩(盖)覆盖该开口部而形成收纳室，在该收纳室中收纳有SAW滤波器2和集成电路3。
如图2所示，集成电路3的下表面被粘接固定于封装4的第1层4A的上表面。并且，分别利用导线5B焊接设置于集成电路3的上表面的各电极(盘)3B和设置于封装4的第2层4B的上表面的各电极6B。
SAW滤波器2的一个端部固定安装于封装4上。更具体来说，利用粘接剂7将SAW滤波器2的长度方向的一个端部(第1端部)2A的下表面粘接固定于封装4的第3层4C的上表面。此外，SAW滤波器2的长度方向的另一个端部(第2端部)2B未被固定，并且，在第2端部2B与封装4的内表面之间设置有间隙。即，SAW滤波器2以悬臂方式被固定于封装4上。
另外，构成为在封装4的第3层4C的上表面的外周设置有封装4的第4层4D，未图示的罩(盖)与第4层4D的上表面接合。
如图1所示，在SAW滤波器2的上表面，在第1端部2A设置有作为第1输入端口IP1、第2输入端口IP2、第1输出端口OP1以及第2输出端口OP2发挥功能的4个电极(也称作焊接端子)。并且，如图1和图3所示，分别利用导线5A焊接SAW滤波器2的第1输入端口IP1、第2输入端口IP2、第1输出端口OP1以及第2输出端口OP2与设置于封装4的第3层4C的上表面的4个电极6A。
在封装4的内部设置有用于分别电连接4个电极6A与规定的4个电极6B的未图示的布线。即，SAW滤波器2的第1输入端口IP1、第2输入端口IP2、第1输出端口OP1以及第2输出端口OP2经由导线5A、导线5B和封装4的内部布线，分别与集成电路3的互不相同的4个电极(盘)3B连接。
此外，在封装4的正面(外表面)设置有作为电源端子、接地端子或输出端子发挥功能的未图示的多个外部电极，在封装4的内部还设置有用于分别电连接该多个外部电极的各个外部电极与规定的多个电极6B的各个电极的未图示的布线。
图4是从图1的振荡模块1的上表面俯视该振荡模块1时的SAW滤波器2和集成电路3的俯视图。
如图4所示，SAW滤波器2具有设置于压电基板200的正面的第1IDT(InterdigitalTransducer：叉指换能器)201、第2IDT202、第1反射器203和第2反射器204。
例如可以使用石英、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、四硼酸锂(Li2B4O7、LBO)等单晶材料或氧化锌(ZnO)、氮化铝(AlN)等压电性薄膜以及压电性陶瓷材料等制造压电基板200。
第1IDT201和第2IDT202位于第1反射器203与第2反射器204之间，分别被配置成具有按照一定间隔设置的多个电极指的梳状的2个电极以彼此内插的方式相对。并且，如图4所示，第1IDT201的电极指间距和第2IDT202的电极指间距都是固定值D1。
此外，SAW滤波器2具有设置于压电基板200的正面的与第1IDT201连接的第1输入端口IP1、与第1IDT201连接的第2输入端口IP2、与第2IDT202连接的第1输出端口OP1以及与第2IDT202连接的第2输出端口OP2。
具体而言，在压电基板200的正面设置有第1布线205和第2布线206，第1输入端口IP1通过第1布线205而与第1IDT201的一个电极(在图4中为上侧的电极)连接，第2输入端口IP2通过第2布线206而与第1IDT201的另一个电极(在图4中为下侧的电极)连接。此外，在压电基板200的正面设置有第3布线207和第4布线208，第1输出端口OP1通过第3布线207而与第2IDT202的一个电极(在图4中为上侧的电极)连接，第2输出端口OP2通过第4布线208而与第2IDT202的另一个电极(在图4中为下侧的电极)连接。
在这样构成的SAW滤波器2中，当从第1输入端口IP1和第2输入端口IP2输入具有f＝v/(2d1)(v是声表面波在压电基板200的正面传播的速度)附近的频率的电信号时，利用第1IDT201激励出1个波长等于2d1的声表面波。并且，由第1IDT201激励出的声表面波在第1反射器203与第2反射器204之间被反射而成为驻波。该驻波被第2IDT202转换成电信号，并从第1输出端口OP1和第2输出端口OP2输出。即，SAW滤波器2作为设中心频率为f＝v/(2d1)的窄带的带通滤波器发挥功能。
在本实施方式中，如图4所示，在俯视时，SAW滤波器2的至少一部分与集成电路3重合。此外，在俯视时，SAW滤波器2的第1端部2A(在图4中施加有斜线的部分)与集成电路3不重合。这样，在本实施方式中，将SAW滤波器2的第1端部2A固定于封装4而形成悬臂，并将集成电路3配置在SAW滤波器2的下方形成的空间内，由此实现振荡模块1的小型化。
此外，根据本实施方式的振荡模块1，不是将SAW滤波器2的整面，而是将作为SAW滤波器2的一部分的第1端部2A固定安装于封装4上，因此，被固定安装的部分的面积缩小，由于从封装4施加的应力而容易变形的部分较小。因此，根据本实施方式的振荡模块1，能够减少由于施加给SAW滤波器2的应力引起的振荡信号劣化。
此外，SAW滤波器2的第1端部2A的压电基板200的背面由粘接剂7固定于封装4，因此，第1端部2A由于粘接剂7的收缩而容易变形。因此，在本实施方式中，如图4所示，没有将第1IDT201、第2IDT202、第1反射器203和第2反射器204设置于第1端部2A的压电基板200的正面。由此，第1IDT201和第2IDT202的变形大幅度地得到缓和。因此，根据本实施方式，能够减小电极指间距d1相对于目标值的误差，该误差是由于粘接剂7的收缩带来的应力引起的第1IDT201和第2IDT202的变形而产生的，因此，可实现频率精度较高的振荡模块1。
此外，在本实施方式中，通过将SAW滤波器2设置成悬臂，使得由于与封装4的接触而产生的应力不会施加给作为自由端的第2端部2B。因此，根据本实施方式，不会产生由于与封装4的接触而产生的应力引起的第1IDT201和第2IDT202的变形，因此，可实现频率精度较高的振荡模块1。
此外，在本实施方式中，特性不会由于变形而发生变化的第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2设置于SAW滤波器2的第1端部2A的压电基板200的正面。由此，能够避免SAW滤波器2没有必要地变大，实现振荡模块1的小型化。
此外，在本实施方式中，如图4所示，SAW滤波器2为具有长边2X和短边2Y的矩形，在俯视时，第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2沿着SAW滤波器2的长边2X排列。因此，根据本实施方式，如图1所示，在SAW滤波器2的外部，能够将与第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2分别连接的4个导线5A全部设置于长边2X侧，因此，能够高效地利用封装4内部的SAW滤波器2的长边侧的空间，缩小短边侧的空间，因此，能够实现振荡模块1的小型化。
此外，在本实施方式中，如图4所示，在俯视时，第1输入端口IP1和第2输入端口IP2距长边2X等距离地配置，并且，第1输出端口OP1和第2输出端口OP2距长边2X等距离地配置。因此，根据本实施方式，能够容易使与第1输入端口IP1连接的布线(导线5A和基板布线)的长度和与第2输入端口IP2连接的布线的长度一致，能够容易使与第1输出端口OP1连接的布线的长度和与第2输出端口OP2连接的布线的长度一致，能够缩小输入到SAW滤波器2或从SAW滤波器2输出的差动信号的相位差。
而且，在本实施方式中，如图4所示，在俯视时，第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2距长边2X等距离地配置。因此，容易使与第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2分别连接的4个导线5A的高度一致。
特别是，在本实施方式中，第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2沿着长边2X而设置于接近长边2X的位置，因此，如图5左侧的剖视图(图示出图3的一部分的剖视图)所示，能够缩小SAW滤波器2的上表面到导线5A的最高部的高度H1。在图5的右侧示出假定将第1输入端口IP1、第2输入端口IP2、第1输出端口OP1和第2输出端口OP2设置于距长边2X更远的位置时的剖视图，SAW滤波器2的上表面到导线5A的最高部的高度H2大于H1。这样，根据本实施方式，能够降低导线5A，因此，能够减小封装4的高度方向的尺寸，能够实现振荡模块1的小型化。
此外，在本实施方式中，如图4所示，在俯视时，在沿着长边2X的方向上，按照第1输入端口IP1、第1输出端口OP1、第2输出端口OP2、第2输入端口IP2的顺序排列。由此，在将第1IDT201和第2IDT202在沿着长边2X的方向上排列的情况下，容易将第1布线205、第2布线206、第3布线207和第4布线208设置成彼此不交叉，能够缩短这些布线的长度。
另外，SAW滤波器2不限于图4的结构，例如，也可以是不具有反射器而声表面波在输入用的IDT与输出用的IDT之间传播的横向型SAW滤波器。
1-2.振荡模块的功能结构
图6是示出本实施方式的振荡模块1的功能结构的一例的框图。如图6所示，本实施方式的振荡模块1构成为包含SAW滤波器2、相移电路10、差动放大器20、电容器32、电容器34、差动放大器40、电容器52、电容器54、倍增电路60、高通滤波器70(滤波电路)和输出电路80。另外，本实施方式的振荡模块1也可以构成为适当省略或变更这些要素的一部分，或追加其它要素。
相移电路10、差动放大器20、电容器32、电容器34、差动放大器40、电容器52、电容器54、倍增电路60、高通滤波器70和输出电路80包含在集成电路3中。即，上述各个电路是集成电路3的一部分。
SAW滤波器2的第1输出端口OP1与集成电路3的输入端子T1连接。此外，SAW滤波器2的第2输出端口OP2与集成电路3的输入端子T2连接。此外，SAW滤波器2的第1输入端口IP1与集成电路3的输出端子T3连接。此外，SAW滤波器2的第2输入端口IP2与集成电路3的输出端子T4连接。
集成电路3的电源端子T7与作为振荡模块1的外部端子(设置于封装4的正面的外部电极)的VDD端子连接，经由VDD端子对电源端子T7供给期望的电源电位。此外，集成电路3的接地端子T8与作为振荡模块1的外部端子的VSS端子连接，经由VSS端子对接地端子T8供给接地电位(0V)。并且，相移电路10、差动放大器20、电容器32、电容器34、差动放大器40、电容器52、电容器54、倍增电路60、高通滤波器70和输出电路80以电源端子T7与接地端子T8之间的电位差为电源电压进行动作。另外，差动放大器20、差动放大器40、倍增电路60、高通滤波器70和输出电路80的各电源端子和各接地端子分别与电源端子T7和接地端子T8连接，但是，在图6中省略图示。
相移电路10和差动放大器20设置于从SAW滤波器2的第1输出端口OP1和第2输出端口OP2至第1输入端口IP1和第2输入端口IP2的反馈路径上。
相移电路10具有线圈11、线圈12和可变电容元件13。线圈11的电感与线圈12的电感可以相同(允许有制造偏差导致的差异)或是相同程度。
线圈11的一端与集成电路3的输入端子T1连接，线圈11的另一端与可变电容元件13的一端和差动放大器20的非反转输入端子连接。此外，线圈12的一端与集成电路3的输入端子T2连接，线圈12的另一端与可变电容元件13的另一端和差动放大器20的反转输入端子连接。
可变电容元件13例如可以是电容值根据施加的电压而变化的可变电抗器(也称作变容二极管或可变电容二极管)，也可以是下述这样的电路：该电路包含多个电容器以及用于选择多个电容器中的至少一部分的多个开关，多个开关根据选择信号而进行开闭，与由此而选择出的电容器对应地来切换电容值。
差动放大器20放大被输入到非反转输入端子和反转输入端子的一对信号的电位差并从非反转输出端子和反转输出端子输出。差动放大器20的非反转输出端子与集成电路3的输出端子T3和电容器32的一端连接。此外，差动放大器20的反转输出端子与集成电路3的输出端子T4和电容器34的一端连接。
图7是示出差动放大器20的电路结构的一例的图。在图7的示例中，差动放大器20构成为包含电阻21、电阻22、NMOS(N-channel Metal Oxide Semiconductor：N沟道金属氧化物半导体)晶体管23、NMOS晶体管24、恒流源25、NMOS晶体管26、NMOS晶体管27、电阻28和电阻29。在图7中，例如，输入端子IP20是非反转输入端子，输入端子IN20是反转输入端子。此外，输出端子OP20是非反转输出端子，输出端子ON20是反转输出端子。
NMOS晶体管23的栅极端子与输入端子IP20连接，源极端子与恒流源25的一端连接，漏极端子经由电阻21而与电源端子T7(参照图6)连接。
NMOS晶体管24的栅极端子与输入端子IN20连接，源极端子与恒流源25的一端连接，漏极端子经由电阻22而与电源端子T7(参照图6)连接。
恒流源25的另一端与接地端子T8(参照图6)连接。
NMOS晶体管26的栅极端子与NMOS晶体管23的漏极端子连接，源极端子经由电阻28而与接地端子T8(参照图6)连接，漏极端子与电源端子T7(参照图6)连接。
NMOS晶体管27的栅极端子与NMOS晶体管24的漏极端子连接，源极端子经由电阻29而与接地端子T8(参照图6)连接，漏极端子与电源端子T7(参照图6)连接。
此外，NMOS晶体管26的源极端子与输出端子ON20连接，NMOS晶体管27的源极端子与输出端子OP20连接。
这样构成的差动放大器20对被输入到输入端子IP20和输入端子IN20的一对信号进行非反转放大并从输出端子OP20和输出端子ON20输出。
返回图6，在本实施方式中，利用SAW滤波器2、相移电路10和差动放大器20，在从SAW滤波器2的第1输出端口OP1和第2输出端口OP2至第1输入端口IP1和第2输入端口IP2的信号路径上传播将一对信号，从而构成正反馈的闭合环路，使得该一对信号成为振荡信号。即，利用SAW滤波器2、相移电路10和差动放大器20而构成振荡电路100。另外，振荡电路100也可以构成为适当省略或变更这些要素的一部分或追加其它要素。
在图8的上段以实线示出从SAW滤波器2的第1输出端口OP1输出的信号(频率f0)的波形，以虚线示出从SAW滤波器2的第2输出端口OP2输出的信号(频率f0)的波形。此外，在图8的下段以实线示出输入到SAW滤波器2的第1输入端口IP1的信号(频率f0)的波形，以虚线示出输入到SAW滤波器2的第2输入端口IP2的信号(频率f0)的波形。
如图8所示，从SAW滤波器2的第1输出端口OP1传播至第1输入端口IP1的信号(实线)与从SAW滤波器2的第2输出端口OP2传播至第2输入端口IP2的信号(虚线)互为反相。在此，“互为反相”是不仅包含相位差确实是180°的情况而且例如包含相位差与180°相差与如下的差异对应的量的情况的概念：由于从SAW滤波器2的第1输出端口OP1至第1输入端口IP1的反馈路径的布线与从SAW滤波器2的第2输出端口OP2至第2输入端口IP2的反馈路径的布线之间的长度、电阻、电容的差异以及制造误差而产生的差动放大器20具有的元件的特性的差异等。
这样，本实施方式的振荡电路100利用差动放大器20放大从SAW滤波器2的第1输出端口OP1和第2输出端口OP2输出的差动信号(互为反相的一对信号)并反馈至SAW滤波器2的第1输入端口IP1和第2输入端口IP2，由此构成闭合环路的反馈路径进行振荡。即，振荡电路100通过差动进行动作，以与第1IDT201和第2IDT202的电极指间距d1对应的频率f0进行振荡。
并且，经由电源线而叠加于在从SAW滤波器2的第1输出端口OP1和第2输出端口OP2至第1输入端口IP1和第2输入端口IP2的反馈路径上传播的差动信号的电源噪声为共模噪声，因此被差动放大器20大幅度地减少。因此，根据振荡电路100，能够减少由于电源噪声的影响引起的振荡信号的劣化，能够提高振荡信号的频率精度和S/N。
此外，本实施方式的振荡电路100通过改变相移电路10的可变电容元件13的电容值，从而能够在SAW滤波器2的通过频带内，以与线圈11的电感和线圈12的电感对应的可变宽度改变振荡信号的频率f0。线圈11的电感和线圈12的电感越大，则频率f0的可变宽度越大。
此外，在本实施方式的振荡电路100中，互为反相的电流流过线圈11和线圈12。因此，线圈11产生的磁场的方向与线圈12产生的磁场的方向相反且彼此抵消，因此，能够减少由于磁场的影响引起的振荡信号的劣化。
而且，SAW谐振器相对于电抗的频率特性很陡峭，与此相对，SAW滤波器2相对于电抗的频率特性则是线性(平稳)的，因此，本实施方式的振荡电路100与使用SAW谐振器的振荡电路相比，具有易于控制频率f0的可变范围的优点。
返回图6，在振荡模块1的比振荡电路100靠后级的位置设置有电容器32、电容器34、差动放大器40、电容器52、电容器54、倍增电路60、高通滤波器70和输出电路80。
电容器32的一端与差动放大器20的非反转输出端子(图7的输出端子OP20)连接，另一端与差动放大器40的非反转输入端子连接。此外，电容器34的一端与差动放大器20的反转输出端子(图7的输出端子ON20)连接，另一端与差动放大器40的反转输入端子连接。该电容器32和电容器34作为DC截止用的电容器发挥功能，用于去除从差动放大器20的非反转输出端子(图7的输出端子OP20)和反转输出端子(图7的输出端子ON20)输出的各信号的DC成分。
差动放大器40设置于从振荡电路100至倍增电路60的信号路径上。差动放大器40将放大被输入到非反转输入端子和反转输入端子的差动信号后的差动信号从非反转输出端子和反转输出端子输出。
图9是示出差动放大器40的电路结构的一例的图。在图9的示例中，差动放大器40构成为包含电阻41、电阻42、NMOS晶体管43、NMOS晶体管44和恒流源45。在图9中，例如，输入端子IP40是非反转输入端子，输入端子IN40是反转输入端子。此外，输出端子OP40是非反转输出端子，输出端子ON40是反转输出端子。
NMOS晶体管43的栅极端子与输入端子IP40连接，源极端子与恒流源45的一端连接，漏极端子经由电阻41而与电源端子T7(参照图6)连接。
NMOS晶体管44的栅极端子与输入端子IP40连接，源极端子与恒流源45的一端连接，漏极端子经由电阻42而与电源端子T7(参照图6)连接。
恒流源45的另一端与接地端子T8(参照图6)连接。
此外，NMOS晶体管43的漏极端子与输出端子OP40连接，NMOS晶体管44的漏极端子与输出端子ON40连接。
这样构成的差动放大器40对输入到输入端子IP40和输入端子IN40的差动信号进行反转放大并将放大后的差动信号从输出端子OP40和输出端子ON40输出。
返回图6，电容器52的一端与差动放大器40的非反转输出端子(图9的输出端子OP40)连接，另一端与倍增电路60的非反转输入端子连接。此外，电容器54的一端与差动放大器40的反转输出端子(图9的输出端子ON40)连接，另一端与倍增电路60的反转输入端子连接。该电容器52和电容器54作为DC截止用的电容器发挥功能，用于去除从差动放大器40的非反转输出端子(图9的输出端子OP40)和反转输出端子(图9的输出端子ON40)输出的各信号的DC成分。
倍增电路60通过差动进行动作，将对被输入到非反转输入端子和反转输入端子的差动信号的频率f0进行倍增后的差动信号从非反转输出端子和反转输出端子输出。
图10是示出倍增电路60的电路结构的一例的图。在图10的示例中，倍增电路60构成为包含电阻61、电阻62、NMOS晶体管63、NMOS晶体管64、NMOS晶体管65、NMOS晶体管66、NMOS晶体管67、NMOS晶体管68和恒流源69。在图10中，例如，输入端子IP60是非反转输入端子，输入端子IN60是反转输入端子。此外，输出端子OP60是非反转输出端子，输出端子ON60是反转输出端子。
NMOS晶体管63的栅极端子与输入端子IP60连接，源极端子与NMOS晶体管65的漏极端子连接，漏极端子经由电阻61而与电源端子T7(参照图6)连接。
NMOS晶体管64的栅极端子与输入端子IN60连接，源极端子与NMOS晶体管65的漏极端子连接，漏极端子经由电阻62而与电源端子T7(参照图6)连接。
NMOS晶体管65的栅极端子与输入端子IP60连接，源极端子与恒流源69的一端连接，漏极端子与NMOS晶体管63的源极端子和NMOS晶体管64的源极端子连接。
NMOS晶体管66的栅极端子与输入端子IN60连接，源极端子与NMOS晶体管68的漏极端子连接，漏极端子经由电阻61而与电源端子T7(参照图6)连接。
NMOS晶体管67的栅极端子与输入端子IP60连接，源极端子与NMOS晶体管68的漏极端子连接，漏极端子经由电阻62而与电源端子T7(参照图6)连接。
NMOS晶体管68的栅极端子与输入端子IN60连接，源极端子与恒流源69的一端连接，漏极端子与NMOS晶体管66的源极端子和NMOS晶体管67的源极端子连接。
恒流源69的另一端与接地端子T8(参照图6)连接。
此外，NMOS晶体管63的漏极端子和NMOS晶体管66的漏极端子与输出端子OP60连接，NMOS晶体管64的漏极端子和NMOS晶体管67的漏极端子与输出端子ON60连接。
这样构成的倍增电路60生成被输入到输入端子IP60和输入端子IN60的差动信号的频率f0的2倍的频率2f0的差动信号，并从输出端子OP60和输出端子ON60输出。特别地，倍增电路60是平衡调制电路，从原理上构成为被输入到输入端子IP60和输入端子IN60的差动信号(f0的信号)不从输出端子OP60和输出端子ON60输出。根据该倍增电路60，即使考虑到各NMOS晶体管和各电阻的制造偏差，也能够减小从输出端子OP60和输出端子ON60输出的f0的信号成分，能够得到纯度较高的(频率精度较高的)2f0的差动信号，并且，电路面积也较小。
返回图6，倍增电路60的非反转输出端子(图10的输出端子OP60)与高通滤波器70的非反转输入端子连接。此外，倍增电路60的反转输出端子(图10的输出端子ON60)与高通滤波器70的反转输入端子连接。
高通滤波器70设置于从倍增电路60至输出电路80的信号路径上。高通滤波器70通过差动进行动作，将从被输入到非反转输入端子和反转输入端子的差动信号中衰减低频成分后的差动信号从非反转输出端子和反转输出端子输出。
图11是示出高通滤波器70的电路结构的一例的图。在图11的示例中，高通滤波器70构成为包含电阻71、电容器72、电容器73、线圈74、电容器75、电容器76和电阻77。在图11中，例如，输入端子IP70是非反转输入端子，输入端子IN70是反转输入端子。此外，输出端子OP70是非反转输出端子，输出端子ON70是反转输出端子。
电阻71的一端与输入端子IP70和电容器72的一端连接，另一端与输入端子IN70和电容器73的一端连接。
电容器72的一端与输入端子IP70和电阻71的一端连接，另一端与线圈74的一端和电容器75的一端连接。
电容器73的一端与输入端子IN70和电阻71的另一端连接，另一端与线圈74的另一端和电容器76的一端连接。
线圈74的一端与电容器72的另一端和电容器75的一端连接，另一端与电容器73的另一端和电容器76的一端连接。
电容器75的一端与电容器72的另一端和电容器74的一端连接，另一端与电阻77的一端连接。
电容器76的一端与电容器73的另一端和线圈74的另一端连接，另一端与电阻77的另一端连接。
电阻77的一端与电容器75的另一端连接，另一端与电容器76的另一端连接。
此外，电容器75的另一端和电阻77的一端与输出端子OP70连接，电容器76的另一端和电阻77的另一端与输出端子ON70连接。
这样构成的高通滤波器70生成从被输入到输入端子IP70和输入端子IN70的差动信号中衰减低频成分后的差动信号，并从输出端子OP70和输出端子ON70输出。
图12是示出高通滤波器70的频率特性的一例的图。图12中还以虚线图示出作为高通滤波器70的输入信号的倍增电路60的输出信号的频谱。在图12中，横轴为频率，纵轴为增益(高通滤波器70的频率特性的情况下)或功率(倍增电路60的输出信号的频谱的情况下)。如图12所示，以使高通滤波器70的截止频率fc处于f0与2f0之间的方式来设定各电阻的电阻值、各电容器的电容值以及线圈74的电感值。如前所述，倍增电路60输出f0的信号成分较小且纯度较高的(频率精度较高的)2f0的差动信号，如图12所示，利用高通滤波器70来衰减低于该截止频率fc的f0的信号成分，因此，能够得到纯度更高的(频率精度较高的)2f0的差动信号。
返回图6，高通滤波器70的非反转输出端子(图11的输出端子OP70)与输出电路80的非反转输入端子连接。此外，高通滤波器70的反转输出端子(图11的输出端子ON70)与输出电路80的反转输入端子连接。
输出电路80设置于倍增电路60和高通滤波器70的后级。输出电路80通过差动进行动作，生成将被输入到非反转输入端子和反转输入端子的差动信号转换成期望的电压等级(或电流等级)的信号而得到的差动信号，并从非反转输出端子和反转输出端子输出。输出电路80的非反转输出端子与集成电路3的输出端子T5连接，输出电路80的反转输出端子与集成电路3的输出端子T6连接。集成电路3的输出端子T5与作为振荡模块1的外部端子的CP端子连接，集成电路3的输出端子T6与作为振荡模块1的外部端子的CN端子连接。然后，输出电路80进行转换后的差动信号(振荡信号)经由集成电路3的输出端子T5和输出端子T6而从振荡模块1的CP端子和CN端子输出至外部。
图13是示出输出电路80的电路结构的一例的图。在图13的示例中，输出电路80构成为包含差动放大器81、NPN晶体管82和NPN晶体管83。在图13中，例如，输入端子IP80是非反转输入端子，输入端子IN80是反转输入端子。此外，输出端子OP80是非反转输出端子，输出端子ON80是反转输出端子。
差动放大器81的非反转输入端子与输入端子IP80连接，反转输入端子与输入端子IN80连接，非反转输出端子与NPN晶体管82的基极端子连接，反转输出端子与NPN晶体管83的基极端子连接，利用从电源端子T7(图6参照)和接地端子T8供给的电源电压VDD进行动作。
NPN晶体管82的基极端子与差动放大器81的非反转输出端子连接，集电极端子与电源端子T7(参照图6)连接，发射极端子与输出端子OP80连接。
NPN晶体管83的基极端子与差动放大器81的反转输出端子连接，集电极端子与电源端子T7(参照图6)连接，发射极端子与输出端子ON80连接。
这样构成的输出电路80是PECL(Positive Emitter Coupled Logic：正射极偶合逻辑)电路或LV-PECL(Low-Voltage Positive Emitter Coupled Logic：低电压正射极耦合逻辑)电路，通过将输出端子OP80和输出端子ON80下拉至规定的电位V1，从而将从输入端子IP80和输入端子IN80输入的差动信号转换成设高电平为VDD-VCE、设低电平为V1的差动信号，并从输出端子OP80和输出端子ON80输出。另外，VCE是NPN晶体管82或NPN晶体管83的集电极-发射极间电压。
1-3.集成电路的布局
在本实施方式的振荡模块1中，研究集成电路3的布局，以实现具有充分的电流供给能力的电源布线(电源供给路径)。
图14是示出包含在集成电路3中的电源布线、高频信号布线以及各电路(除一部分外)的布局配置的一例的图，并且是从与半导体基板上的层叠有各种元件(晶体管、电阻等)的面垂直的方向俯视集成电路3的俯视图。
图15是利用图14的C-C’线将集成电路3切断后的要部剖视图，图16是利用图14的D-D’线将集成电路3切断后的要部剖视图。
如图14～图16所示，振荡模块1在集成电路3中具有一对环状布线90、91、作为第1电路的差动放大器20、作为一对第1布线的自差动放大器20起的高频输出布线92、93以及作为一对第1端子的输出端子T3、T4。
另外，振荡模块1作为相当于第1布线、第1电路和第1端子的另一构成要素，还具有高频输入布线94、95(相当于第1布线)、相移电路10(相当于第1电路)以及输入端子T1、T2(相当于第1端子)。在本实施方式中，以作为第1布线的高频输出布线92、93、作为第1电路的差动放大器20以及作为第1端子的输出端子T3、T4为中心进行说明。
环状布线90、91是电源线，在俯视时，以包围各电路(除输出电路80外)的方式配置成环状(框状)。外侧的环状布线90与电源端子T7连接，内侧的环状布线91与接地端子T8连接。
经由设置于封装4的正面的作为外部电极的VDD端子对环状布线90提供期望的电源电位(VDD电位)，经由设置于封装4的正面的作为外部电极的VSS端子对环状布线91供给接地电位(0V、VSS电位)。
作为第1布线的高频输出布线92、93是高频信号线，连接输出端子T3、T4和差动放大器20。
由差动放大器20放大后的互为反相的高频信号(参照图8)从差动放大器20朝向输出端子T3、T4流过高频输出布线92、93。
高频输出布线92、93连接位于环状布线90、91外侧的输出端子T3、T4与位于环状布线90、91内侧的差动放大器20，因此，以与环状布线90、91立体交叉的方式配置。
在本实施方式中，环状布线90、91以在高频输出布线92、93的下侧通过的方式在与高频输出布线92、93的交叉部90A、91A处立体交叉。
环状布线90、91的厚度在环状布线90、91与高频输出布线92、93的交叉部90A、91A和非交叉部90B、91B处不同。
此外，高频输出布线92、93的厚度与环状布线90、91的交叉部90A、91A的厚度不同。
环状布线90、91和高频输出布线92、93设置于层叠而成的多个布线层AL1、AL2、AL3，高频输出布线92、93设置于与环状布线90、91的非交叉部90B、91B相同的布线层AL3。
环状布线90、91的交叉部90A、91A包含设置于层叠而成的多个布线层AL1、AL2的多层布线部90C、91C。
在此，在设环状布线90、91的交叉部90A、91A的厚度为A(在图15中，A＝A/2+A/2)，设非交叉部90B、91B的厚度为B时，成为A＜B(B比A厚)的关系。
此外，高频输出布线92、93设置于与环状布线90、91的非交叉部90B、91B相同的布线层AL3，因此，在设高频输出布线92、93的厚度为C时，成为B＝C(B和C为相同的厚度)的关系。
如图15、图16所示，环状布线90、91以跨越层叠而成的多个布线层AL1、AL2、AL3的方式设置，非交叉部90B、91B设置于比设置有交叉部90A、91A的布线层AL1、AL2靠上层的布线层AL3。
另外，即使在将高频输入布线94、95设定为第1布线，将相移电路10设定为第1电路，将输入端子T1、T2设定为第1端子的情况下，振荡模块1也基本上成为与上述相同的结构。
返回图14，振荡模块1在集成电路3中具有环状布线90、91、作为第1电路块(在此，作为还包含该电路的物理形成区域的表述，在词尾附加块)的倍增电路块(倍增电路)60、将环状布线90、91与倍增电路块60电连接的一对第2布线96a、96b以及一对第3布线99a、99b。
在俯视时，第2布线96a、96b沿着倍增电路块60的第1方向(在此，从倍增电路块60朝向输出端子T6方面的方向)配置。
在俯视时，第3布线99a、99b沿着与第1方向不同的第2方向(在此，从倍增电路块60朝向接地端子T8方面的方向)配置。
由此，倍增电路块60利用第2布线96a、96b和第3布线99a、99b而从2个方向与环状布线90、91电连接。
此外，振荡模块1在集成电路3中，在输出端子T3与倍增电路块60之间具有作为第2电路块的高通滤波器块(高通滤波器)70。
在此，在将第3布线临时作为沿着从倍增电路块60朝向输出端子T3方面的方向配置的布线97a、97b时，第3布线(97a、97b)经由高通滤波器块70将环状布线90、91与倍增电路块60电连接。
此外，振荡模块在集成电路3中，除了具有第2布线96a、96b和第3布线99a、99b(在此，第3布线恢复原状)外，还具有将环状布线90、91与倍增电路块60电连接的一对第4布线98a、98b和一对第5布线97a、97b中的至少一方(在此为双方)。
在俯视时，第4布线98a、98b沿着倍增电路块60的与第1方向和第2方向不同的第3方向(在此，从倍增电路块60朝向输出端子T6的相反方面的方向)配置。
在俯视时，第5布线97a、97b沿着倍增电路块60的与第1方向、第2方向和第3方向不同的第4方向(在此，从倍增电路块60朝向输出端子T3方面的方向)配置。
由此，倍增电路块60利用第2布线～第5布线而从四方(4个方向)与环状布线90、91电连接。
另外，作为第1电路块，并不限于倍增电路块60，还可以设为图示的其它电路块(例如，相移电路块10、差动放大器块(差动放大器)20、差动放大器块(差动放大器)40、高通滤波器块70)。
上述各电路块通过至少沿着互不相同的2个方向的布线(相当于第2布线～第5布线中的任意一个布线)而与环状布线90、91电连接，介于该电路块与环状布线90、91之间的其它电路块相当于第2电路块。
由此，第2布线～第5布线经由各电路块而在环状布线90、91的内侧呈格子状(网眼状)地伸展。
另外，在图示中，构成为输出电路块80直接与环状布线90、91电连接，但是，也可以与上述同样地构成为通过第2布线～第5布线中的至少沿着互不相同的2个方向的布线而与环状布线90、91电连接。
此外，在图14中，在环状布线90、91的内侧配置有多个电路块，但是，也可以构成为只有1个电路块(第1电路块)，也可以构成为只有2个电路块，设1个为第1电路块，设另1个为第2电路块。
如上所述，本实施方式的振荡模块1的作为第1布线的高频输出布线92、93与环状布线90、91立体交叉，所述作为第1布线的高频输出布线92、93连接作为第1电路的差动放大器20与作为第1端子的输出端子T3、T4。并且，环状布线90、91的厚度在环状布线90、91与高频输出布线92、93的交叉部90A、91A和非交叉部90B、91B处不同。此外，振荡模块1的环状布线90、91的交叉部90A、91A包含设置于层叠而成的多个布线层AL1、AL2的多层布线部90C、91C。
由此，在振荡模块1中，能够使环状布线90、91的厚度在环状布线90、91与高频输出布线92、93的交叉部90A、91A处比非交叉部90B、91B薄，在环状布线90、91与高频输出布线92、93的非交叉部90B、91B处比交叉部90A、91A厚。
因此，在振荡模块1中，在环状布线90、91为电源线的情况下，可提供在抑制交叉部90A、91A处的两个布线的总厚度的同时具有充分的电流供给能力的电源布线(电源供给路径)。
此外，在振荡模块1中，高频输出布线92、93的厚度与环状布线90、91的交叉部90A、91A的厚度不同，因此，通过使高频输出布线92、93的厚度比环状布线90、91的交叉部90A、91A的厚度厚，能够降低阻抗。
因此，在振荡模块1中，能够提高在差动放大器20与输出端子T3、T4之间流过的信号(在此为高频信号)的特性。
此外，在振荡模块1中，高频输出布线92、93设置于与环状布线90、91的非交叉部90B、91B相同的布线层AL3，因此，例如能够通过半导体制造工序来一并形成高频输出布线92、93和环状布线90、91的非交叉部90B、91B。
此外，在振荡模块1中，在设环状布线90、91的交叉部90A、91A的厚度为A，非交叉部90B、91B的厚度为B时，A＜B，因此，能够使环状布线90、91的厚度在环状布线90、91与高频输出布线92、93的交叉部90A、91A处比非交叉部90B、91B薄，在环状布线90、91与高频输出布线92、93的非交叉部90B、91B处比交叉部90A、91A厚。
因此，在振荡模块1中，在环状布线90、91为电源线的情况下，可提供在抑制交叉部90A、91A处的两个布线的总厚度的同时具有充分的电流供给能力的电源布线。
此外，在振荡模块1中，环状布线90、91以跨越层叠而成的多个布线层AL1、AL2、AL3的方式设置，非交叉部90B、91B设置于比交叉部90A、91A靠上层的布线层AL3，因此，能够容易地将非交叉部90B、91B形成得比交叉部90A、91A厚。
此外，在振荡模块1中，环状布线90、91为电源线，因此，可提供在抑制其在交叉部90A、91A处与高频输出布线92、93之间的电干扰(例如，噪声的叠加等)的同时具有充分的电流供给能力的电源布线。
此外，在振荡模块1中，在俯视时，将环状布线90、91与作为第1电路块的倍增电路块(倍增电路)60电连接的第2布线96a、96b沿着倍增电路块60的第1方向配置，在俯视时，同样地将环状布线90、91与倍增电路块60电连接的第3布线99a、99b沿着倍增电路块60的第2方向配置。
由此，在振荡模块1中，在环状布线90、91为电源线的情况下，从2个方向(2个路径)对第1电路块供给电源。
因此，在振荡模块1中，即使第1电路块为消耗电流较大的电路块，也能够从环状布线变动较少地供给充分的电源。
此外，在振荡模块1中，在设第3布线为97a、97b时，第2布线96a、96b和第3布线97a、97b中的至少一方(在此，第3布线97a、97b)经由作为第2电路块的高通滤波器块70而将环状布线90、91和倍增电路块60电连接。
由此，在振荡模块1中，在环状布线90、91为电源线的情况下，经由高通滤波器块70而从2个路径对倍增电路块60供给电源。
因此，在振荡模块1中，即使倍增电路块60为消耗电流较大的电路块，也能够经由高通滤波器块70而从环状布线90、91变动较少地供给充分的电源。
此外，在振荡模块1中，与单独地对倍增电路块60和高通滤波器块70供给电源的情况相比，能够使包含电源布线的布局设计高效化。
此外，在振荡模块1中，在俯视时，第4布线98a、98b沿着第3方向配置，在俯视时，第5布线97a、97b沿着第4方向进行配置，因此，在环状布线90、91为电源线的情况下，能够从4个方向(4个路径)对倍增电路块60供给电源。
因此，在振荡模块1中，即使倍增电路块60为消耗电流较大的电路块，也能够从环状布线90、91变动较少地供给更充分的电源。
此外，在振荡模块1中，环状布线90、91具有规定的电位(在此，环状布线90为VDD电位，环状布线91为VSS电位)，因此，能够利用从环状布线90、91到倍增电路块60的多个路径使倍增电路块60以规定的电位(电压)可靠地进行动作。
此外，在振荡模块1中，相当于第2布线96a、96b～第5布线97a、97b的布线经由各电路块而在环状布线90、91的内侧呈格子状(网眼状)地伸展，因此，能够从环状布线90、91变动较少地对各电路块供给充分的电源。
2.电子设备
图17是示出本实施方式的电子设备的结构的一例的功能框图。本实施方式的电子设备300构成为包含振荡模块310、CPU(Central Processing Unit：中央处理器)320、操作部330、ROM(Read Only Memory：只读存储器)340、RAM(Random Access Memory：随机存取存储器)350、通信部360和显示部370。另外，本实施方式的电子设备也可以构成为省略或变更图17的构成要素(各部)的一部分或追加其它构成要素。
振荡模块310具有振荡电路312。振荡电路312具有未图示的SAW滤波器，使其产生基于SAW滤波器的谐振频率的频率的振荡信号。
此外，振荡模块310也可以具有位于振荡电路312后级的倍增电路314和输出电路316。倍增电路314产生对振荡电路312产生的振荡信号的频率进行倍增后的振荡信号。此外，输出电路316将倍增电路314产生的振荡信号或振荡电路312产生的振荡信号输出至CPU320。振荡电路312、倍增电路314和输出电路316可以分别通过差动进行动作。
CPU320依照存储于ROM340等中的程序来进行以从振荡模块310输入的振荡信号为时钟信号的各种计算处理和控制处理。具体而言，CPU320进行与来自操作部330的操作信号对应的各种处理、控制通信部360以与外部装置进行数据通信的处理、以及发送用于使显示部370显示各种信息的显示信号的处理等。
操作部330是由操作键及按钮开关等构成的输入装置，用于将与用户的操作对应的操作信号输出至CPU320。
ROM340存储有用于CPU320进行各种计算处理和控制处理的程序和数据等。
RAM350被用作CPU320的作业区域，用于临时存储从ROM340读出的程序和数据、从操作部330输入的数据以及CPU320依照各种程序执行的运算结果等。
通信部360进行用于使CPU320与外部装置之间的数据通信成立的各种控制。
显示部370是由LCD(Liquid Crystal Display：液晶显示装置)等构成的显示装置，根据从CPU320输入的显示信号来显示各种信息。也可以在显示部370设置作为操作部330发挥功能的触摸面板。
例如应用上述实施方式的振荡电路100作为振荡电路312，此外，例如应用上述实施方式的振荡模块1作为振荡模块310，由此，能够实现可靠性高的电子设备。
作为这样的电子设备300，可以考虑各种电子设备，例如可以举出使用光纤等的光传送装置等网络设备、播放设备、在人造卫星和基站中利用的通信设备、GPS(GlobalPositioning System：全球定位系统)模块、个人计算机(例如，移动型个人计算机、膝上型个人计算机、平板型个人计算机)、智能手机及移动电话机等移动体终端、数码照相机、喷墨式排出装置(例如，喷墨打印机)、路由器及开关等存储区域网络设备、局部区域网设备、移动体终端基站用设备、电视机、摄像机、录像机、汽车导航装置、实时时钟装置、寻呼机、电子记事本(还包含带通信功能)、电子词典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、可视电话、防盗用视频监视器、电子双筒望远镜、POS(Point Of Sale)终端、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、鱼群探测器、各种测量设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器、头戴显示器、运动轨迹、运动跟踪、运动控制器、PDR(步行者位置方位测量)等。
作为本实施方式的电子设备300的一例，使用上述振荡模块310作为基准信号源，例如可以举出作为以有线或无线方式与终端进行通信的终端基站用装置等发挥功能的传送装置。通过例如应用上述实施方式的振荡模块1作为振荡模块310，还能够实现例如能够用于通信基站等的频率精度比以往高的可期望高性能、高可靠性的电子设备300。
此外，作为本实施方式的电子设备300的另一例，也可以是包含频率控制部的通信装置，该频率控制部中，通信部360接收外部时钟信号，CPU320(处理部)根据该外部时钟信号和振荡模块310的输出信号来控制振荡模块310的频率。
3.移动体
图18是示出本实施方式的移动体的一例的图(俯视图)。图18所示的移动体400构成为包含振荡模块410、进行引擎系统、制动系统、无钥匙门禁系统等的各种控制的控制器420、430、440、电池450以及备用电池460。另外，本实施方式的移动体也可以构成为省略图18的构成要素(各部)的一部分或追加其它构成要素。
振荡模块410具备具有未图示的SAW滤波器的振荡电路(未图示)，使其产生基于SAW滤波器的谐振频率的频率的振荡信号。
此外，振荡模块410也可以具有位于振荡电路后级的倍增电路和输出电路。倍增电路产生对振荡电路产生的振荡信号的频率进行倍增后的振荡信号。此外，输出电路输出倍增电路产生的振荡信号或振荡电路产生的振荡信号。振荡电路、倍增电路和输出电路可以分别通过差动进行动作。
振荡模块410输出的振荡信号被供给至控制器420、430、440，例如被用作时钟信号。
电池450对振荡模块410和控制器420、430、440供给电力。当电池450的输出电压低于閾值时，备用电池460对振荡模块410和控制器420、430、440供给电力。
例如应用上述实施方式的振荡电路100作为振荡模块410具有的振荡电路，或者例如应用上述实施方式的振荡模块1作为振荡模块410，由此，能够实现可靠性高的移动体。
作为这样的移动体400，可以考虑各种移动体，例如可以举出汽车(还包含电动车)、喷气式飞机、直升机等飞机、船舶、火箭及人造卫星等。
上述实施方式仅为一例，本发明并不限于本实施方式，能够在本发明的宗旨的范围内进行各种变形实施。
本发明包含与在实施方式中说明的结构实质上相同的结构(例如，功能、方法和结果相同的结构或目的、效果相同的结构)。此外，本发明包含将在实施方式中说明的结构的非本质性部分置换而成的结构。此外，本发明包含能够起到与在实施方式中说明的结构相同的作用效果的结构或能够实现相同目的的结构。此外，本发明包含在实施方式中说明的结构中添加公知技术而得到的结构。

Claims (14)

1.一种振荡模块，其特征在于，
所述振荡模块具有环状布线、第1布线、第1电路和第1端子，
所述第1电路利用所述第1布线而与所述第1端子连接，
所述第1布线与所述环状布线立体交叉，
所述环状布线以至少部分地包围包含所述第1电路在内的集成电路中的至少一个电路的方式围绕在所述集成电路的周围，
所述第1布线与由所述环状布线限定的环交叉，将位于限定的环外部的所述第1端子与位于限定的环内部的所述第1电路连接，
所述环状布线的厚度在所述环状布线与所述第1布线的交叉部和非交叉部处不同。
2.根据权利要求1所述的振荡模块，其特征在于，
所述环状布线的所述交叉部包含设置于层叠而成的多个布线层的多层布线部。
3.根据权利要求1或2所述的振荡模块，其特征在于，
所述第1布线的厚度与所述环状布线的所述交叉部的厚度不同。
4.根据权利要求1或2所述的振荡模块，其特征在于，
所述环状布线和所述第1布线设置于层叠而成的多个布线层，
所述第1布线设置于与所述环状布线的所述非交叉部相同的所述布线层。
5.根据权利要求1或2所述的振荡模块，其特征在于，
在设所述环状布线的所述交叉部的厚度为A，所述非交叉部的厚度为B时，A＜B。
6.根据权利要求1或2所述的振荡模块，其特征在于，
所述环状布线以跨越层叠而成的多个布线层的方式设置，所述非交叉部设置于比所述交叉部靠上层的所述布线层。
7.根据权利要求1或2所述的振荡模块，其特征在于，
所述环状布线是电源线。
8.根据权利要求1或2所述的振荡模块，其特征在于，
所述第1布线是高频信号线。
9.一种振荡模块，其特征在于，
所述振荡模块具有环状布线、第1电路块以及将所述环状布线和所述第1电路块电连接的第2布线和第3布线，
在俯视时，所述第2布线沿着所述第1电路块的第1方向配置，
在俯视时，所述第3布线沿着所述第1电路块的与所述第1方向不同的第2方向配置，
所述环状布线以至少部分地包围包含所述第1电路块在内的集成电路中的至少一个电路的方式围绕在所述集成电路的周围，
所述第2布线与所述第3布线交叉，将位于限定的环外部的第1端子与位于限定的环内部的所述第1电路块连接。
10.根据权利要求9所述的振荡模块，其特征在于，
所述振荡模块还具有第2电路块，
所述第2布线和所述第3布线中的至少一方经由所述第2电路块而将所述环状布线和所述第1电路块电连接。
11.根据权利要求9或10所述的振荡模块，其特征在于，
所述振荡模块还具有将所述环状布线和所述第1电路块电连接的第4布线和第5布线中的至少一方，
在俯视时，所述第4布线沿着所述第1电路块的与所述第1方向和所述第2方向不同的第3方向配置，
在俯视时，所述第5布线沿着所述第1电路块的与所述第1方向、所述第2方向和所述第3方向不同的第4方向配置。
12.根据权利要求9或10所述的振荡模块，其特征在于，
所述环状布线具有规定的电位。
13.一种电子设备，其特征在于，
所述电子设备具有权利要求1、2、9、10中的任意一项所述的振荡模块。
14.一种移动体，其特征在于，
所述移动体具有权利要求1、2、9、10中的任意一项所述的振荡模块。
CN201611121962.8A 2016-01-08 2016-12-08 振荡模块、电子设备以及移动体 Active CN106961250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-002309 2016-01-08
JP2016002309A JP6631255B2 (ja) 2016-01-08 2016-01-08 発振モジュール、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN106961250A CN106961250A (zh) 2017-07-18
CN106961250B true CN106961250B (zh) 2022-03-22

Family

ID=59275957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611121962.8A Active CN106961250B (zh) 2016-01-08 2016-12-08 振荡模块、电子设备以及移动体

Country Status (3)

Country Link
US (1) US10312884B2 (zh)
JP (1) JP6631255B2 (zh)
CN (1) CN106961250B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484429B2 (ja) * 2020-05-29 2024-05-16 セイコーエプソン株式会社 発振器、電子機器、及び移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303889A (ja) * 2002-04-09 2003-10-24 Matsushita Electric Ind Co Ltd 集積回路装置、通信端末装置、受信端末装置および基地局装置
JP2004228894A (ja) * 2003-01-22 2004-08-12 Tokyo Denpa Co Ltd 圧電発振器とその製造方法
WO2009104391A1 (ja) * 2008-02-20 2009-08-27 日本電気株式会社 小型低損失インダクタ素子
CN102893516A (zh) * 2010-06-11 2013-01-23 株式会社大真空 振荡器
CN103378802A (zh) * 2012-04-27 2013-10-30 拉碧斯半导体株式会社 半导体装置以及测量设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045825A (en) * 1990-07-05 1991-09-03 Hewlett-Packard Company Coupling port for multiple capacitor, distributed inductor resonator
JP2004040509A (ja) 2002-07-03 2004-02-05 Seiko Epson Corp 発振回路及びこの発振回路を用いた電子機器
JP2007013565A (ja) 2005-06-30 2007-01-18 Toshiba Corp 発振回路
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8669823B1 (en) * 2011-04-08 2014-03-11 Sandia Corporation Ovenized microelectromechanical system (MEMS) resonator
US8884713B2 (en) * 2012-05-18 2014-11-11 Tensorcom, Inc. Method and apparatus of cancelling inductor coupling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303889A (ja) * 2002-04-09 2003-10-24 Matsushita Electric Ind Co Ltd 集積回路装置、通信端末装置、受信端末装置および基地局装置
JP2004228894A (ja) * 2003-01-22 2004-08-12 Tokyo Denpa Co Ltd 圧電発振器とその製造方法
WO2009104391A1 (ja) * 2008-02-20 2009-08-27 日本電気株式会社 小型低損失インダクタ素子
CN102893516A (zh) * 2010-06-11 2013-01-23 株式会社大真空 振荡器
CN103378802A (zh) * 2012-04-27 2013-10-30 拉碧斯半导体株式会社 半导体装置以及测量设备

Also Published As

Publication number Publication date
US10312884B2 (en) 2019-06-04
JP2017123412A (ja) 2017-07-13
CN106961250A (zh) 2017-07-18
US20170201230A1 (en) 2017-07-13
JP6631255B2 (ja) 2020-01-15

Similar Documents

Publication Publication Date Title
CN107040242B (zh) 振荡模块、电子设备以及移动体
JP6241329B2 (ja) 電子デバイス、電子機器および移動体
US20160226465A1 (en) Resonator element, resonator, resonator device, oscillator, electronic apparatus, and moving object
CN107040241B (zh) 振荡模块、电子设备以及移动体
US9712138B2 (en) Resonator element, resonator, resonator device, oscillator, electronic apparatus, and moving object
JP2019106607A (ja) 弾性表面波型共振子、発振モジュール、電子機器および移動体
CN107026614B (zh) 振荡模块、电子设备以及移动体
CN109842377B (zh) 振荡器、电子设备以及移动体
CN106961250B (zh) 振荡模块、电子设备以及移动体
US20160241188A1 (en) Resonator, resonator device, oscillator, electronic apparatus, and moving object
JP7159637B2 (ja) 発振器、電子機器及び移動体
JP6651786B2 (ja) 発振モジュール、電子機器及び移動体
JP7064524B2 (ja) 発振モジュール、電子機器及び移動体
JP6606970B2 (ja) 発振回路、発振モジュール、電子機器及び移動体
JP6672698B2 (ja) 発振モジュール、電子機器及び移動体
JP7419877B2 (ja) 振動デバイス、電子機器および移動体
JP7183699B2 (ja) 発振器、電子機器及び移動体
JP2018125366A (ja) 集積回路の設計方法、集積回路、発振器、電子機器及び移動体
US11509265B2 (en) Integrated circuit, oscillator, electronic apparatus, and vehicle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant