TW201415805A - 除頻器及具有該除頻器的頻率合成電路 - Google Patents

除頻器及具有該除頻器的頻率合成電路 Download PDF

Info

Publication number
TW201415805A
TW201415805A TW101137942A TW101137942A TW201415805A TW 201415805 A TW201415805 A TW 201415805A TW 101137942 A TW101137942 A TW 101137942A TW 101137942 A TW101137942 A TW 101137942A TW 201415805 A TW201415805 A TW 201415805A
Authority
TW
Taiwan
Prior art keywords
signal
frequency
control signal
electrically connected
buffer
Prior art date
Application number
TW101137942A
Other languages
English (en)
Other versions
TWI499216B (zh
Inventor
rui-bin Chen
Original Assignee
Keystone Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keystone Semiconductor Corp filed Critical Keystone Semiconductor Corp
Priority to TW101137942A priority Critical patent/TW201415805A/zh
Priority to CN201210546783.4A priority patent/CN103731143A/zh
Publication of TW201415805A publication Critical patent/TW201415805A/zh
Application granted granted Critical
Publication of TWI499216B publication Critical patent/TWI499216B/zh

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種除頻器，包含：一個第一除頻模組，接收一個時鐘信號及一個第一控制信號，且據此產生一個第一生成信號，第一生成信號的頻率是時鐘信號的頻率的1/2或1/3，視第一控制信號而定；及一個第二除頻模組，接收第一生成信號、一個第二控制信號及一個第三控制信號，且據此產生一個第二生成信號，第二生成信號的頻率是第一生成信號的頻率的1倍、1/2、1/3或1/4，視第二控制信號及第三控制信號而定。本發明還提供一種具有該除頻器的頻率合成電路。

Description

除頻器及具有該除頻器的頻率合成電路
本發明是有關於一種除頻技術及一種頻率合成技術，特別是指一種除頻器及一種具有該除頻器的頻率合成電路。
參閱圖1，一種習知的頻率合成電路運用於一個寬頻接收機(圖未示)，以提供在一個預設的頻率範圍內變動的一個本地振盪信號。習知的頻率合成電路包含一個鎖相迴路11及一個第一除頻器12。鎖相迴路11包括多個壓控振盪器111、一個多工器112、一個第二除頻器113、一個相位偵測器114、一個電荷幫浦115及一個迴路濾波器116。圖1畫出鎖相迴路11包括三個壓控振盪器111的情況。
壓控振盪器111的頻率調諧範圍(frequency tuning range)相異。第一除頻器12的除數是固定的。在操作時，多工器112使壓控振盪器111中對應一個期望頻率的一者與第二除頻器113、相位偵測器114、電荷幫浦115及迴路濾波器116相配合，以產生一個時鐘信號，第一除頻器12對時鐘信號除頻，以產生具有期望頻率的本地振盪信號。
然而，習知的頻率合成電路需使用多個壓控振盪器111，導致其面積較大。
因此，本發明之一目的即在提供一種除頻器，可以節省一個頻率合成電路的面積。
於是，本發明除頻器包含一個第一除頻模組及一個第二除頻模組。
該第一除頻模組適用於接收一個時鐘信號及一個第一控制信號，且根據該時鐘信號及該第一控制信號產生一個第一生成信號。當該第一控制信號表示一個第一狀態時，該第一生成信號的頻率是該時鐘信號的頻率的1/2。當該第一控制信號表示一個第二狀態時，該第一生成信號的頻率是該時鐘信號的頻率的1/3。
該第二除頻模組電連接到該第一除頻模組以接收該第一生成信號，並適用於接收一個第二控制信號及一個第三控制信號，且根據該第一生成信號、該第二控制信號及該第三控制信號產生一個第二生成信號。當該第二控制信號及該第三控制信號表示一個第三狀態時，該第二生成信號的頻率相同於該第一生成信號的頻率。當該第二控制信號及該第三控制信號表示一個第四狀態時，該第二生成信號的頻率是該第一生成信號的頻率的1/2。當該第二控制信號及該第三控制信號表示一個第五狀態時，該第二生成信號的頻率是該第一生成信號的頻率的1/3。當該第二控制信號及該第三控制信號表示一個第六狀態時，該第二生成信號的頻率是該第一生成信號的頻率的1/4。
而本發明之另一目的即在提供一種可以節省面積的頻率合成電路。
於是，本發明頻率合成電路包含上述的除頻器及一個鎖相迴路。該鎖相迴路包括一個壓控振盪器。該壓控振盪 器電連接到該除頻器的第一除頻模組，且產生該時鐘信號。
本發明之功效在於：由於該除頻器的除數是可變的，因此該頻率合成電路所包含的壓控振盪器的數量可被減少以節省面積。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚地呈現。
在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。
第一較佳實施例
參閱圖2，本發明頻率合成電路之第一較佳實施例運用於一個寬頻接收機(圖未示)，以提供在一個預設的頻率範圍內變動的一個同相本地振盪信號及一個正交相本地振盪信號。本實施例頻率合成電路包含一個鎖相迴路2及一個第一除頻器3。
鎖相迴路2包括一個壓控振盪器21、一個第二除頻器22、一個相位偵測器23、一個電荷幫浦24及一個迴路濾波器25。壓控振盪器21根據一個控制電壓產生一個時鐘信號。第二除頻器22電連接到壓控振盪器21以接收時鐘信號，並對時鐘信號除頻以產生一個回授除頻信號。相位偵測器23電連接到第二除頻器22以接收回授除頻信號，並偵測回授除頻信號和一個參考信號間的相位差以產生一個相 位誤差信號。電荷幫浦24電連接到相位偵測器23以接收相位誤差信號，並根據相位誤差信號產生一個幫浦電流。迴路濾波器25電連接到電荷幫浦24以接收幫浦電流，電連接到壓控振盪器21，且根據幫浦電流產生被輸出到壓控振盪器21的控制電壓。
參閱圖3，第一除頻器3包括一個第一除頻模組31、一個第二除頻模組32及一個第三除頻模組33。
第一除頻模組31電連接到壓控振盪器21(見圖2)以接收時鐘信號，並適用於接收一個第一控制信號，且根據時鐘信號及第一控制信號產生一個第一生成信號。當第一控制信號表示一個第一狀態時，第一生成信號的頻率是時鐘信號的頻率的1/2。當第一控制信號表示一個第二狀態時，第一生成信號的頻率是時鐘信號的頻率的1/3。
第二除頻模組32電連接到第一除頻模組31以接收第一生成信號，並適用於接收一個第二控制信號及一個第三控制信號，且根據第一生成信號、第二控制信號及第三控制信號產生一個第二生成信號。當第二控制信號及第三控制信號表示一個第三狀態時，第二生成信號的頻率相同於第一生成信號的頻率。當第二控制信號及第三控制信號表示一個第四狀態時，第二生成信號的頻率是第一生成信號的頻率的1/2。當第二控制信號及第三控制信號表示一個第五狀態時，第二生成信號的頻率是第一生成信號的頻率的1/3。當第二控制信號及第三控制信號表示一個第六狀態時，第二生成信號的頻率是第一生成信號的頻率的1/4。
第三除頻模組33電連接到第二除頻模組32以接收第二生成信號，並根據第二生成信號產生一個第一輸出信號及一個第二輸出信號。第一輸出信號及第二輸出信號中的每一者的頻率是第二生成信號的頻率的1/4，且第一輸出信號及第二輸出信號間的相位差實質上為90度。因此，第一輸出信號可以作為寬頻接收機所需的同相本地振盪信號，第二輸出信號可以作為寬頻接收機所需的正交相本地振盪信號。
在本實施例中，第一除頻模組31包括一個第一除頻單元311、一個第一緩衝單元312、一個第二緩衝單元313及一個第一多工單元314。
第一除頻單元311電連接到壓控振盪器21(見圖2)以接收時鐘信號，並適用於接收第一控制信號，且根據第一控制信號對時鐘信號除頻，以產生一個第一除頻信號及一個第二除頻信號。當第一控制信號表示第一狀態時，第一除頻信號的頻率是時鐘信號的頻率的1/2。當第一控制信號表示第二狀態時，第二除頻信號的頻率是時鐘信號的頻率的1/3。
第一緩衝單元312電連接到第一除頻單元311以接收第一除頻信號，並緩衝第一除頻信號以產生一個第一緩衝信號。
第二緩衝單元313電連接到第一除頻單元311以接收第二除頻信號，並緩衝第二除頻信號以產生一個第二緩衝信號。較佳地，第二緩衝單元313還進行工作比調整，以使 第二緩衝信號的工作比實質上為50%。
第一多工單元314電連接到第一緩衝單元312及第二緩衝單元313以分別接收第一緩衝信號及第二緩衝信號，並適用於接收第一控制信號，且根據第一控制信號輸出第一緩衝信號及第二緩衝信號中的一者作為第一生成信號。當第一控制信號表示第一狀態時，第一緩衝信號被輸出。當第一控制信號表示第二狀態時，第二緩衝信號被輸出。
參閱圖4，在本實施例中，第一除頻單元311包括二個非及閘(NAND gate)3111、3113及二個D型正反器(D flip-flop)3112、3114。當第一控制信號在一個邏輯低準位(也就是說第一控制信號表示第一狀態)時，第一除頻信號的頻率是時鐘信號的頻率的1/2。當第一控制信號在一個邏輯高準位(也就是說第一控制信號表示第二狀態)時，第二除頻信號的頻率是時鐘信號的頻率的1/3。
參閱圖3，在本實施例中，第二除頻模組32包括一個第二除頻單元321、一個第三緩衝單元322、一個第四緩衝單元323及一個第二多工單元324。
第二除頻單元321電連接到第一除頻模組31的第一多工單元314以接收第一生成信號，並適用於接收第二控制信號及第三控制信號，且根據第二控制信號及第三控制信號對第一生成信號除頻，以產生一個第三除頻信號及一個第四除頻信號。當第二控制信號及第三控制信號表示第四狀態時，第三除頻信號的頻率是第一生成信號的頻率的1/2。當第二控制信號及第三控制信號表示第五狀態時，第四 除頻信號的頻率是第一生成信號的頻率的1/3。當第二控制信號及第三控制信號表示第六狀態時，第三除頻信號的頻率是第一生成信號的頻率的1/4。
第三緩衝單元322電連接到第二除頻單元321以接收第三除頻信號，並緩衝第三除頻信號以產生一個第三緩衝信號。
第四緩衝單元323電連接到第二除頻單元321以接收第四除頻信號，並緩衝第四除頻信號以產生一個第四緩衝信號。較佳地，第四緩衝單元323還進行工作比調整，以使第四緩衝信號的工作比實質上為50%。
第二多工單元324電連接到第一除頻模組31的第一多工單元314以接收第一生成信號，電連接到第三緩衝單元322及第四緩衝單元323以分別接收第三緩衝信號及第四緩衝信號，並適用於接收第二控制信號及第三控制信號，且根據第二控制信號及第三控制信號輸出第一生成信號、第三緩衝信號及第四緩衝信號中的一者作為第二生成信號。當第二控制信號及第三控制信號表示第三狀態時，第一生成信號被輸出。當第二控制信號及第三控制信號表示第四狀態時，第三緩衝信號被輸出。當第二控制信號及第三控制信號表示第五狀態時，第四緩衝信號被輸出。當第二控制信號及第三控制信號表示第六狀態時，第三緩衝信號被輸出。
參閱圖5，在本實施例中，第二除頻單元321包括一個或及反向閘3211、一個第一D型正反器3212、一個非及閘 3213及一個第二D型正反器3214。
或及反向閘3211具有一個適用於接收第二控制信號的第一輸入端、一個第二輸入端、一個第三輸入端及一個輸出端。或及反向閘3211的該等端上的信號間的關係如下所示：，其中，S IN1是或及反向閘3211的第一輸入端上的信號，S IN2是或及反向閘3211的第二輸入端上的信號，S IN3是或及反向閘3211的第三輸入端上的信號，S OUT 是或及反向閘3211的輸出端上的信號。
第一D型正反器3212具有一個電連接到第一除頻模組31(見圖3)的第一多工單元314(見圖3)以接收第一生成信號的時鐘輸入端(CK)、一個電連接到或及反向閘3211之輸出端的資料輸入端(D)、一個電連接到或及反向閘3211之第二輸入端且提供第三除頻信號的資料輸出端(Q)，及一個互補資料輸出端()。
非及閘3213具有一個電連接到第一D型正反器3212之互補資料輸出端()的第一輸入端、一個適用於接收第三控制信號的第二輸入端，及一個輸出端。
第二D型正反器3214具有一個電連接到第一D型正反器3212之時鐘輸入端(CK)的時鐘輸入端(CK)、一個電連接到非及閘3213之輸出端的資料輸入端(D)、一個電連接到或及反向閘3211之第三輸入端且提供第四除頻信號的資料輸出端(Q)，及一個互補資料輸出端()。
當第二控制信號在邏輯低準位、第三控制信號在邏輯 低準位(也就是說第二控制信號及第三控制信號表示第四狀態)時，第三除頻信號的頻率是第一生成信號的頻率的1/2。當第二控制信號在邏輯低準位、第三控制信號在邏輯高準位(也就是說第二控制信號及第三控制信號表示第五狀態)時，第四除頻信號的頻率是第一生成信號的頻率的1/3。當第二控制信號在邏輯高準位、第三控制信號在邏輯高準位(也就是說第二控制信號及第三控制信號表示第六狀態)時，第三除頻信號的頻率是第一生成信號的頻率的1/4。此外，第二控制信號在邏輯高準位、第三控制信號在邏輯低準位是指第二控制信號及第三控制信號表示第三狀態。
參閱圖6，在本實施例中，第二D型正反器3214包括一個反向器3216、一個第一D型鎖存器(D latch)3217及一個第二D型鎖存器3218。
反向器3216具有一個作為第二D型正反器3214之時鐘輸入端(CK)的輸入端，及一個輸出端。
第一D型鎖存器3217具有一個電連接到反向器3216之輸出端的時鐘輸入端(CK)、一個作為第二D型正反器3214之資料輸入端(D)的資料輸入端(D)、一個資料輸出端(Q)及一個互補資料輸出端()。
第二D型鎖存器3218具有一個電連接到反向器3216之輸入端的時鐘輸入端(CK)、一個電連接到第一D型鎖存器3217之資料輸出端(Q)的資料輸入端(D)、一個作為第二D型正反器3214之資料輸出端(Q)的資料輸出端 (Q)，及一個作為第二D型正反器3214之互補資料輸出端 ()的互補資料輸出端()。
第四緩衝單元323包括一個第一電阻3231、一個第二電阻3232、一個電流源3233、一個第一電晶體3234、一個第二電晶體3235、一個第三電晶體3236、一個第四電晶體3237及一個第五電晶體3238。
第一電阻3231具有一個適用於電連接到一個電壓源4的第一端，及一個第二端。第二電阻3232具有一個電連接到第一電阻3231之第一端的第一端，及一個第二端。電流源3233具有一個連接端。
串聯的第一電晶體3234及第二電晶體3235電連接在第二電阻3232的第二端及電流源3233的連接端間。第一電晶體3234具有一個電連接到第一電阻3231之第一端的控制端。第二電晶體3235具有一個電連接到第二D型鎖存器3218之互補資料輸出端()的控制端。
第三電晶體3236具有一個電連接到第一電阻3231之第二端的第一端、一個第二端，及一個電連接到第一D型鎖存器3217之資料輸出端(Q)的控制端。
第四電晶體3237具有一個電連接到第二電阻3232之第二端的第一端、一個電連接到第三電晶體3236之第二端的第二端，及一個電連接到第一D型鎖存器3217之互補資料輸出端()的控制端。
第五電晶體3238具有一個電連接到第三電晶體3236之第二端的第一端、一個電連接到電流源3233之連接端的 第二端，及一個電連接到第二D型鎖存器3218之資料輸出端(Q)的控制端。
第四緩衝單元323會進行緩衝及工作比調整，並從第一電阻3231的第二端及第二電阻3232的第二端中的一者提供第四緩衝信號。
參閱圖3至圖6，值得注意的是，圖6所示的第二除頻單元321的第二D型正反器3214之實施態樣及第四緩衝單元323之實施態樣可以分別用於第一除頻單元311的D型正反器3114及第二緩衝單元313。
參閱圖2與圖3，在應用時，假設寬頻接收機所需的本地振盪信號的頻率在55MHz~250MHz內變動，涵蓋調頻(FM)廣播情況下的55MHz~125MHz及數位音訊廣播(DAB)情況下的125MHz~250MHz，壓控振盪器21的頻帶調諧範圍是2GHz~3GHz。當第一生成信號的頻率是時鐘信號的頻率的1/3、第二生成信號的頻率是第一生成信號的頻率的1/3時，第一輸出信號及第二輸出信號中的每一者的頻率在55.6MHz~83.3MHz內變動，當第一生成信號的頻率是時鐘信號的頻率的1/2、第二生成信號的頻率是第一生成信號的頻率的1/3時，第一輸出信號及第二輸出信號中的每一者的頻率在83.3MHz~125MHz內變動，這兩個頻率範圍可以組合出調頻廣播情況下的55MHz~125MHz。當第一生成信號的頻率是時鐘信號的頻率的1/2、第二生成信號的頻率是第一生成信號的頻率的1/2時，第一輸出信號及第二輸出信號中的每一者的頻率在125MHz~187.5MHz內變動，當第一生 成信號的頻率是時鐘信號的頻率的1/3、第二生成信號的頻率相同於第一生成信號的頻率時，第一輸出信號及第二輸出信號中的每一者的頻率在166.7MHz~250MHz內變動，這兩個頻率範圍可以組合出數位音訊廣播情況下的125MHz~250MHz。
第二較佳實施例
參閱圖7，本發明頻率合成電路之第二較佳實施例與第一較佳實施例相似，不同之處在於第一除頻模組31’及第二除頻模組32’。
在本實施例中，第一除頻模組31’包括兩個除頻單元341、342、兩個緩衝單元343、344及一個多工單元345。
除頻單元341接收時鐘信號，且對時鐘信號除頻，以產生一個除頻信號，此除頻信號的頻率是時鐘信號的頻率的1/2。除頻單元342接收時鐘信號，且對時鐘信號除頻，以產生一個除頻信號，此除頻信號的頻率是時鐘信號的頻率的1/3。
緩衝單元343接收來自除頻單元341的除頻信號，並緩衝來自除頻單元341的除頻信號以產生一個緩衝信號。緩衝單元344接收來自除頻單元342的除頻信號，並緩衝來自除頻單元342的除頻信號以產生一個緩衝信號。
多工單元345接收來自緩衝單元343的緩衝信號及來自緩衝單元344的緩衝信號，並適用於接收第一控制信號，且根據第一控制信號輸出來自緩衝單元343的緩衝信號及來自緩衝單元344的緩衝信號中的一者作為第一生成信 號。當第一控制信號表示第一狀態時，來自緩衝單元343的緩衝信號被輸出。當第一控制信號表示第二狀態時，來自緩衝單元344的緩衝信號被輸出。
第二除頻模組32’包括兩個除頻單元351、352、三個緩衝單元353~355及一個多工單元356。
除頻單元351接收來自多工單元345的第一生成信號，並適用於接收第三控制信號，且根據第三控制信號對第一生成信號除頻，以產生兩個除頻信號。除頻單元352接收來自多工單元345的第一生成信號，且對第一生成信號除頻，以產生一個除頻信號，此除頻信號的頻率是第一生成信號的頻率的1/4。
緩衝單元353、354分別接收來自除頻單元351的兩個除頻信號，並各自緩衝接收到的除頻信號以產生一個緩衝信號。緩衝單元355接收來自除頻單元352的除頻信號，並緩衝來自除頻單元342的除頻信號以產生一個緩衝信號。
多工單元356接收來自多工單元345的第一生成信號及來自緩衝單元353~355的緩衝信號，並適用於接收第二控制信號及第三控信號，且根據第二控制信號及第三控制信號輸出第一生成信號及來自緩衝單元353~355的緩衝信號中的一者作為第二生成信號。
當第二控制信號及第三控制信號表示第三狀態時，第一生成信號被多工單元356輸出。當第二控制信號及第三控制信號表示第四狀態時，緩衝單元353接收到的除頻信 號的頻率是第一生成信號的頻率的1/2，且來自緩衝單元353的緩衝信號被多工單元356輸出。當第二控制信號及第三控制信號表示第五狀態時，緩衝單元354接收到的除頻信號的頻率是第一生成信號的頻率的1/3，且來自緩衝單元354的緩衝信號被多工單元356輸出。當第二控制信號及第三控制信號表示第六狀態時，來自緩衝單元355的緩衝信號被多工單元356輸出。
綜上所述，在上述實施例中，由於第一除頻器3的除數是可變的，因此頻率合成電路所包含的壓控振盪器21的數量可被減少以節省面積，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
11‧‧‧鎖相迴路
111‧‧‧壓控振盪器
112‧‧‧多工器
113‧‧‧第二除頻器
114‧‧‧相位偵測器
115‧‧‧電荷幫浦
116‧‧‧迴路濾波器
12‧‧‧第一除頻器
2‧‧‧鎖相迴路
21‧‧‧壓控振盪器
22‧‧‧第二除頻器
23‧‧‧相位偵測器
24‧‧‧電荷幫浦
25‧‧‧迴路濾波器
3‧‧‧第一除頻器
31、31’‧‧‧第一除頻模組
311‧‧‧第一除頻單元
3111、3113‧‧‧非及閘
3112、3114‧‧‧D型正反器
312‧‧‧第一緩衝單元
313‧‧‧第二緩衝單元
314‧‧‧第一多工單元
32、32’‧‧‧第二除頻模組
321‧‧‧第二除頻單元
3211‧‧‧或及反向閘
3212、3214‧‧‧D型正反器
3213‧‧‧非及閘
3216‧‧‧反向器
3217、3218‧‧‧D型鎖存器
322‧‧‧第三緩衝單元
323‧‧‧第四緩衝單元
3231、3232‧‧‧電阻
3233‧‧‧電流源
3234~3238‧‧‧電晶體
324‧‧‧第二多工單元
33‧‧‧第三除頻模組
341、342‧‧‧除頻單元
343、344‧‧‧緩衝單元
345‧‧‧多工單元
351、352‧‧‧除頻單元
353~355‧‧‧緩衝單元
356‧‧‧多工單元
4‧‧‧電壓源
圖1是一個方塊圖，說明一種習知的頻率合成電路；圖2是一個方塊圖，說明本發明頻率合成電路的第一較佳實施例；圖3是一個方塊圖，說明第一較佳實施例的一個第一除頻器；圖4是一個電路圖，說明第一較佳實施例的第一除頻器的一個第一除頻單元；圖5是一個電路圖，說明第一較佳實施例的第一除頻器的一個第二除頻單元； 圖6是一個電路圖，說明第一較佳實施例的第一除頻器的第二除頻單元的一個第二D型正反器及第一除頻器的一個第四緩衝單元；及圖7是一個方塊圖，說明本發明頻率合成電路之第二較佳實施例的一個第一除頻模組及一個第二除頻模組。
3‧‧‧第一除頻器
31‧‧‧第一除頻模組
311‧‧‧第一除頻單元
312‧‧‧第一緩衝單元
313‧‧‧第二緩衝單元
314‧‧‧第一多工單元
32‧‧‧第二除頻模組
321‧‧‧第二除頻單元
322‧‧‧第三緩衝單元
323‧‧‧第四緩衝單元
324‧‧‧第二多工單元
33‧‧‧第三除頻模組

Claims (10)

  1. 一種除頻器，包含：一個第一除頻模組，適用於接收一個時鐘信號及一個第一控制信號，且根據該時鐘信號及該第一控制信號產生一個第一生成信號，當該第一控制信號表示一個第一狀態時，該第一生成信號的頻率是該時鐘信號的頻率的1/2，當該第一控制信號表示一個第二狀態時，該第一生成信號的頻率是該時鐘信號的頻率的1/3；及一個第二除頻模組，電連接到該第一除頻模組以接收該第一生成信號，並適用於接收一個第二控制信號及一個第三控制信號，且根據該第一生成信號、該第二控制信號及該第三控制信號產生一個第二生成信號，當該第二控制信號及該第三控制信號表示一個第三狀態時，該第二生成信號的頻率相同於該第一生成信號的頻率，當該第二控制信號及該第三控制信號表示一個第四狀態時，該第二生成信號的頻率是該第一生成信號的頻率的1/2，當該第二控制信號及該第三控制信號表示一個第五狀態時，該第二生成信號的頻率是該第一生成信號的頻率的1/3，當該第二控制信號及該第三控制信號表示一個第六狀態時，該第二生成信號的頻率是該第一生成信號的頻率的1/4。
  2. 依據申請專利範圍第1項所述之除頻器，還包含一個第三除頻模組，該第三除頻模組電連接到該第二除頻模組以接收該第二生成信號，並根據該第二生成信號產生一 個第一輸出信號及一個第二輸出信號，該第一輸出信號及該第二輸出信號中的每一者的頻率是該第二生成信號的頻率的1/4，且該第一輸出信號及該第二輸出信號間的相位差實質上為90度。
  3. 依據申請專利範圍第1項所述之除頻器，其中，該第一除頻模組包括：一個第一除頻單元，適用於接收該時鐘信號及該第一控制信號，且根據該第一控制信號對該時鐘信號除頻，以產生一個第一除頻信號及一個第二除頻信號，當該第一控制信號表示該第一狀態時，該第一除頻信號的頻率是該時鐘信號的頻率的1/2，當該第一控制信號表示該第二狀態時，該第二除頻信號的頻率是該時鐘信號的頻率的1/3；一個第一緩衝單元，電連接到該第一除頻單元以接收該第一除頻信號，並緩衝該第一除頻信號以產生一個第一緩衝信號；一個第二緩衝單元，電連接到該第一除頻單元以接收該第二除頻信號，並緩衝該第二除頻信號以產生一個第二緩衝信號；及一個第一多工單元，電連接到該第一緩衝單元及該第二緩衝單元以分別接收該第一緩衝信號及該第二緩衝信號，並適用於接收該第一控制信號，且根據該第一控制信號輸出該第一緩衝信號及該第二緩衝信號中的一者作為該第一生成信號，當該第一控制信號表示該第一狀 態時，該第一緩衝信號被輸出，當該第一控制信號表示該第二狀態時，該第二緩衝信號被輸出。
  4. 依據申請專利範圍第3項所述之除頻器，其中，該第二緩衝單元還進行工作比調整，以使該第二緩衝信號的工作比實質上為50%。
  5. 依據申請專利範圍第1項所述之除頻器，其中，該第二除頻模組包括：一個第二除頻單元，電連接到該第一除頻模組以接收該第一生成信號，並適用於接收該第二控制信號及該第三控制信號，且根據該第二控制信號及該第三控制信號對該第一生成信號除頻，以產生一個第三除頻信號及一個第四除頻信號，當該第二控制信號及該第三控制信號表示該第四狀態時，該第三除頻信號的頻率是該第一生成信號的頻率的1/2，當該第二控制信號及該第三控制信號表示該第五狀態時，該第四除頻信號的頻率是該第一生成信號的頻率的1/3，當該第二控制信號及該第三控制信號表示該第六狀態時，該第三除頻信號的頻率是該第一生成信號的頻率的1/4；一個第三緩衝單元，電連接到該第二除頻單元以接收該第三除頻信號，並緩衝該第三除頻信號以產生一個第三緩衝信號；一個第四緩衝單元，電連接到該第二除頻單元以接收該第四除頻信號，並緩衝該第四除頻信號以產生一個第四緩衝信號；及 一個第二多工單元，電連接到該第一除頻模組以接收該第一生成信號，電連接到該第三緩衝單元及該第四緩衝單元以分別接收該第三緩衝信號及該第四緩衝信號，並適用於接收該第二控制信號及該第三控制信號，且根據該第二控制信號及該第三控制信號輸出該第一生成信號、該第三緩衝信號及該第四緩衝信號中的一者作為該第二生成信號，當該第二控制信號及該第三控制信號表示該第三狀態時，該第一生成信號被輸出，當該第二控制信號及該第三控制信號表示該第四狀態時，該第三緩衝信號被輸出，當該第二控制信號及該第三控制信號表示該第五狀態時，該第四緩衝信號被輸出，當該第二控制信號及該第三控制信號表示該第六狀態時，該第三緩衝信號被輸出。
  6. 依據申請專利範圍第5項所述之除頻器，其中，該第四緩衝單元還進行工作比調整，以使該第四緩衝信號的工作比實質上為50%。
  7. 依據申請專利範圍第5項所述之除頻器，其中，該第二除頻單元包括：一個或及反向閘，具有一個適用於接收該第二控制信號的第一輸入端、一個第二輸入端、一個第三輸入端及一個輸出端，該或及反向閘的該等端上的信號間的關係如下所示：，其中，S IN1是該或及反向閘的第一輸入端上的信號，S IN2是該或及反向閘的第二輸入端 上的信號，S IN3是該或及反向閘的第三輸入端上的信號，S OUT 是該或及反向閘的輸出端上的信號；一個第一D型正反器，具有一個電連接到該第一除頻模組以接收該第一生成信號的時鐘輸入端、一個電連接到該或及反向閘之輸出端的資料輸入端、一個電連接到該或及反向閘之第二輸入端且提供該第三除頻信號的資料輸出端，及一個互補資料輸出端；一個非及閘，具有一個電連接到該第一D型正反器之互補資料輸出端的第一輸入端、一個適用於接收該第三控制信號的第二輸入端，及一個輸出端；及一個第二D型正反器，具有一個電連接到該第一D型正反器之時鐘輸入端的時鐘輸入端、一個電連接到該非及閘之輸出端的資料輸入端，及一個電連接到該或及反向閘之第三輸入端且提供該第四除頻信號的資料輸出端。
  8. 依據申請專利範圍第7項所述之除頻器，其中，該第二D型正反器包括：一個反向器，具有一個作為該第二D型正反器之時鐘輸入端的輸入端，及一個輸出端；一個第一D型鎖存器，具有一個電連接到該反向器之輸出端的時鐘輸入端、一個作為該第二D型正反器之資料輸入端的資料輸入端、一個資料輸出端及一個互補資料輸出端；一個第二D型鎖存器，具有一個電連接到該反向器 之輸入端的時鐘輸入端、一個電連接到該第一D型鎖存器之資料輸出端的資料輸入端、一個作為該第二D型正反器之資料輸出端的資料輸出端，及一個互補資料輸出端。
  9. 依據申請專利範圍第8項所述之除頻器，其中，該第四緩衝單元包括：一個第一電阻，具有一個適用於電連接到一個電壓源的第一端，及一個第二端；一個第二電阻，具有一個連接端；一個電流源，具有一個第一端，及一個適用於電連接到一個第二電壓源的第二端；串聯的一個第一電晶體及一個第二電晶體，電連接在該第二電阻的第二端及該電流源的連接端間，該第一電晶體具有一個電連接到該第一電阻之第一端的控制端，該第二電晶體具有一個電連接到該第二D型鎖存器之互補資料輸出端的控制端；一個第三電晶體，具有一個電連接到該第一電阻之第二端的第一端、一個第二端，及一個電連接到該第一D型鎖存器之資料輸出端的控制端；一個第四電晶體，具有一個電連接到該第二電阻之第二端的第一端、一個電連接到該第三電晶體之第二端的第二端，及一個電連接到該第一D型鎖存器之互補資料輸出端的控制端；及一個第五電晶體，具有一個電連接到該第三電晶體 之第二端的第一端、一個電連接到該電流源之連接端的第二端，及一個電連接到該第二D型鎖存器之資料輸出端的控制端；其中，該第一電阻的第二端及該第二電阻的第二端中的一者提供該第四緩衝信號。
  10. 一種頻率合成電路，包含：一個依據申請專利範圍第1項所述之除頻器；及一個鎖相迴路，包括：一個壓控振盪器，電連接到該除頻器的第一除頻模組，且產生該時鐘信號。
TW101137942A 2012-10-15 2012-10-15 除頻器及具有該除頻器的頻率合成電路 TW201415805A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101137942A TW201415805A (zh) 2012-10-15 2012-10-15 除頻器及具有該除頻器的頻率合成電路
CN201210546783.4A CN103731143A (zh) 2012-10-15 2012-12-14 分频器及具有该分频器的频率合成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101137942A TW201415805A (zh) 2012-10-15 2012-10-15 除頻器及具有該除頻器的頻率合成電路

Publications (2)

Publication Number Publication Date
TW201415805A true TW201415805A (zh) 2014-04-16
TWI499216B TWI499216B (zh) 2015-09-01

Family

ID=50455094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137942A TW201415805A (zh) 2012-10-15 2012-10-15 除頻器及具有該除頻器的頻率合成電路

Country Status (2)

Country Link
CN (1) CN103731143A (zh)
TW (1) TW201415805A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354939B2 (ja) * 2014-04-18 2018-07-11 セイコーエプソン株式会社 半導体集積回路、発振器、電子機器及び移動体
CN109600048A (zh) * 2019-01-21 2019-04-09 深圳市鹏源电子有限公司 交错并联llc电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344308A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 奇数分周器とそれを用いた９０度移相器
DE102004010405B4 (de) * 2004-03-01 2006-01-12 Infineon Technologies Ag Frequenzteilerschaltung mit steuerbarem Frequenzteilerverhältnis und Verfahren zur Frequenzteilung in einer Frequenzteilerschaltung
WO2007109743A2 (en) * 2006-03-21 2007-09-27 Multigig Inc. Frequency divider
TWI348275B (en) * 2008-02-26 2011-09-01 Mstar Semiconductor Inc Multi-modulus divider with extended and continuous division range
TWI357719B (en) * 2008-06-25 2012-02-01 Richwave Technology Corp Triple division ratio divider,programmable divider
CN101635569B (zh) * 2008-07-22 2012-01-11 立积电子股份有限公司 可编程分频装置及可编程分频方法
CN101399540B (zh) * 2008-10-10 2010-06-23 东南大学 一种50%占空比的高速宽范围多模可编程分频器
TWI385923B (zh) * 2009-06-10 2013-02-11 Nat Chip Implementation Ct Nat Applied Res Lab 具有全除數範圍之除頻器結構
TWI420484B (zh) * 2009-06-12 2013-12-21 Raydium Semiconductor Corp 除頻器電路及其方法與應用其之閘極驅動器
CN101888245A (zh) * 2010-06-04 2010-11-17 西安电子科技大学 GaAs HBT超高速2分频器
CN102324930A (zh) * 2011-05-12 2012-01-18 西安电子科技大学 基于GaAs HBT器件的超高速8/9双模预分频器
CN102611440B (zh) * 2012-03-12 2014-02-12 东南大学 基于门控振荡器的超高速突发模式时钟恢复电路

Also Published As

Publication number Publication date
TWI499216B (zh) 2015-09-01
CN103731143A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US8890590B1 (en) Wideband frequency synthesizer and frequency synthesizing method thereof
US8552770B2 (en) Frequency divider with synchronous range extension across octave boundaries
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
TWI429188B (zh) 以特高頻操作之雙模數預除器電路
US7888978B2 (en) Frequency synthesizer
US20040198297A1 (en) Quadrature signal generator with feedback type frequency doubler
US8432061B2 (en) Digital frequency divider
US20120169387A1 (en) Oscillator with external voltage control and interpolative divider in the output path
US10312923B2 (en) Electronic circuit, phase-locked loop, transceiver circuit, radio station and method of frequency dividing
US8565368B1 (en) Wide range multi-modulus divider in fractional-N frequency synthesizer
WO2015135490A1 (en) Divisor control circuit, fractional frequency division device, frequency synthesizer and frequency synthesis method
TWI501559B (zh) 頻率合成器及其頻率合成方法
US9843334B2 (en) Frequency synthesizer
TW201415805A (zh) 除頻器及具有該除頻器的頻率合成電路
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
CN105553468A (zh) 一种低相位噪声的参考源
CN109067395A (zh) 一种相位同步低相噪锁相频率合成装置
US7242231B2 (en) Programmable fractional-N clock generators
WO2019178748A1 (zh) 频率产生器
US20160036455A1 (en) System and method for clock generation with an output fractional frequency divider
JP6753132B2 (ja) 信号源
Gholami et al. A DLL-based frequency synthesizer for VHF DVB-H/T receivers
JP2004312247A (ja) ローカル信号発生装置
JP2014135670A (ja) Ｐｌｌ周波数シンセサイザ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees