JP2002344308A - 奇数分周器とそれを用いた９０度移相器 - Google Patents
奇数分周器とそれを用いた９０度移相器Info
- Publication number
- JP2002344308A JP2002344308A JP2001149584A JP2001149584A JP2002344308A JP 2002344308 A JP2002344308 A JP 2002344308A JP 2001149584 A JP2001149584 A JP 2001149584A JP 2001149584 A JP2001149584 A JP 2001149584A JP 2002344308 A JP2002344308 A JP 2002344308A
- Authority
- JP
- Japan
- Prior art keywords
- master
- output
- slave
- latch
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 title 1
- 238000000034 method Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
- H03K23/544—Ring counters, i.e. feedback shift register counters with a base which is an odd number
Abstract
(57)【要約】
【課題】 出力信号のデューティが１／２の奇数分周器
の消費電力と回路規模を小さくする。 【解決手段】 マスタースレーブＤフリップフロップ
（ＭＳＤ−ＦＦ）を複数個従属接続して、同一のクロッ
ク信号ＣＫで同期動作させる。最終段のＭＳＤ−ＦＦに
おけるマスターＤラッチのＱ出力と、スレーブＤラッチ
のＱ出力との否定論理和信号をＮＯＲゲートで生成し、
初段のＭＳＤ−ＦＦのＤ入力に供給する。同時に、ＮＯ
Ｒゲート出力を最終出力とする。
の消費電力と回路規模を小さくする。 【解決手段】 マスタースレーブＤフリップフロップ
（ＭＳＤ−ＦＦ）を複数個従属接続して、同一のクロッ
ク信号ＣＫで同期動作させる。最終段のＭＳＤ−ＦＦに
おけるマスターＤラッチのＱ出力と、スレーブＤラッチ
のＱ出力との否定論理和信号をＮＯＲゲートで生成し、
初段のＭＳＤ−ＦＦのＤ入力に供給する。同時に、ＮＯ
Ｒゲート出力を最終出力とする。
Description
【０００１】
【発明の属する技術分野】本発明は、奇数分周器に関
し、特に、デューティ１／２の分周出力を得るのに好適
な奇数分周器と、奇数分周器を利用した90度移相器に関
する。
し、特に、デューティ１／２の分周出力を得るのに好適
な奇数分周器と、奇数分周器を利用した90度移相器に関
する。
【０００２】
【従来の技術】従来の奇数分周器として、マスタースレ
ーブＤフリップフロップ（以下、ＭＳＤ−ＦＦという）
を複数個従属接続したものがある。最初に、ＭＳＤ−Ｆ
Ｆについて簡単に説明しておく。図６は、ＭＳＤ−ＦＦ
を構成するマスター／スレーブＤラッチの真理値表と、
ＭＳＤ−ＦＦの構成図と、タイミングチャートである。
真理値表に示されているように、マスターＤラッチは、
/Ｇ端子がＬの時は、Ｄ入力信号がＱ出力端子に現れ
（信号ＭＱ）、/Ｇ端子がＨの時は、Ｑ出力信号を保持
するように動作する。ただし、図６では、/Ｇを、上バ
ー付のＧで示してある。また、スレーブＤラッチは、Ｇ
端子がＨの時は、Ｄ入力信号がＱ出力端子に現れ、Ｇ端
子がＬの時は、Ｑ出力信号を保持するように動作する。
これにより、マスターＤラッチとスレーブＤラッチが縦
続接続されたＭＳＤ−ＦＦは、クロック信号（ＣＫ）の
立ち上がりで、Ｄ入力信号がＱ出力端子に現れ、そし
て、次のクロック信号の立ち上がりまでＱ出力信号が保
持される。
ーブＤフリップフロップ（以下、ＭＳＤ−ＦＦという）
を複数個従属接続したものがある。最初に、ＭＳＤ−Ｆ
Ｆについて簡単に説明しておく。図６は、ＭＳＤ−ＦＦ
を構成するマスター／スレーブＤラッチの真理値表と、
ＭＳＤ−ＦＦの構成図と、タイミングチャートである。
真理値表に示されているように、マスターＤラッチは、
/Ｇ端子がＬの時は、Ｄ入力信号がＱ出力端子に現れ
（信号ＭＱ）、/Ｇ端子がＨの時は、Ｑ出力信号を保持
するように動作する。ただし、図６では、/Ｇを、上バ
ー付のＧで示してある。また、スレーブＤラッチは、Ｇ
端子がＨの時は、Ｄ入力信号がＱ出力端子に現れ、Ｇ端
子がＬの時は、Ｑ出力信号を保持するように動作する。
これにより、マスターＤラッチとスレーブＤラッチが縦
続接続されたＭＳＤ−ＦＦは、クロック信号（ＣＫ）の
立ち上がりで、Ｄ入力信号がＱ出力端子に現れ、そし
て、次のクロック信号の立ち上がりまでＱ出力信号が保
持される。
【０００３】図７は、（２ｎ＋１）分周動作（ｎは自然
数）を行う従来の奇数分周器の構成である。（ｎ−１）
段のＭＳＤ−ＦＦが縦続接続され、各段には同一のクロ
ック信号が入力されている。また、最終段のＭＳＤ−Ｆ
ＦのＤ入力とＱ出力信号との否定論理和をとるＮＯＲゲ
ートの出力が、初段のＭＳＤ−ＦＦのＤ入力に接続され
ている。最終段のＭＳＤ−ＦＦのＱ出力を、この奇数分
周器の最終出力としている。
数）を行う従来の奇数分周器の構成である。（ｎ−１）
段のＭＳＤ−ＦＦが縦続接続され、各段には同一のクロ
ック信号が入力されている。また、最終段のＭＳＤ−Ｆ
ＦのＤ入力とＱ出力信号との否定論理和をとるＮＯＲゲ
ートの出力が、初段のＭＳＤ−ＦＦのＤ入力に接続され
ている。最終段のＭＳＤ−ＦＦのＱ出力を、この奇数分
周器の最終出力としている。
【０００４】次に、この従来の奇数分周器の動作を説明
する。ここでは、説明を簡単にするために、ｎ＝１とし
て、３分周器を例に用いて説明する。図８は、従来の３
分周器の構成図である。クロックが同期した２段の従属
接続されたＭＳＤ−ＦＦ１とＭＳＤ−ＦＦ２と、それぞ
れのＱ出力の否定論理和をとるＮＯＲゲートにより構成
されている。なお、後述する別の構成図と比較し易いよ
うに、ＭＳＤ−ＦＦを、マスターＤラッチとスレーブＤ
ラッチに分解して描いてある。
する。ここでは、説明を簡単にするために、ｎ＝１とし
て、３分周器を例に用いて説明する。図８は、従来の３
分周器の構成図である。クロックが同期した２段の従属
接続されたＭＳＤ−ＦＦ１とＭＳＤ−ＦＦ２と、それぞ
れのＱ出力の否定論理和をとるＮＯＲゲートにより構成
されている。なお、後述する別の構成図と比較し易いよ
うに、ＭＳＤ−ＦＦを、マスターＤラッチとスレーブＤ
ラッチに分解して描いてある。
【０００５】次に、図９のタイミングチャートを用いて
動作を説明する。はじめ、各ＭＳＤ−ＦＦのＱ出力がＬ
であるとすると、ＮＯＲゲートの出力はＨになる。ＣＫ
＝Ｌの間はＭ１＝Ｈで、ＣＫ＝ＨになるとＳ１＝Ｈとな
り、これにより、ＮＯＲゲート出力がＬになる。この
時、マスターＤラッチは、Ｑ出力を保持するモードであ
るので、Ｍ１＝Ｈのままである。次に、ＣＫ＝Ｌになる
と、Ｓ１＝Ｈは保持され、Ｍ２＝Ｈとなる。更に、ＣＫ
＝Ｈとなると、Ｓ１＝Ｌと同時にＯＵＴ＝Ｈとなる。同
様にして、次にＣＫ＝Ｈとなった時に初期状態に戻る。
以下、この動作を繰り返す。この時、出力信号ＯＵＴの
デューティは１／３となる。図７の（２ｎ＋１）分周器
で考えれば、デューティはｎ／（２ｎ＋１）である。
動作を説明する。はじめ、各ＭＳＤ−ＦＦのＱ出力がＬ
であるとすると、ＮＯＲゲートの出力はＨになる。ＣＫ
＝Ｌの間はＭ１＝Ｈで、ＣＫ＝ＨになるとＳ１＝Ｈとな
り、これにより、ＮＯＲゲート出力がＬになる。この
時、マスターＤラッチは、Ｑ出力を保持するモードであ
るので、Ｍ１＝Ｈのままである。次に、ＣＫ＝Ｌになる
と、Ｓ１＝Ｈは保持され、Ｍ２＝Ｈとなる。更に、ＣＫ
＝Ｈとなると、Ｓ１＝Ｌと同時にＯＵＴ＝Ｈとなる。同
様にして、次にＣＫ＝Ｈとなった時に初期状態に戻る。
以下、この動作を繰り返す。この時、出力信号ＯＵＴの
デューティは１／３となる。図７の（２ｎ＋１）分周器
で考えれば、デューティはｎ／（２ｎ＋１）である。
【０００６】ところで、移動無線機において、変調周波
数または復調周波数を、周波数シンセサイザのようなロ
ーカル信号発生器の出力を分周して生成する場合があ
る。直交変調または直交復調を行なうためには、ローカ
ル信号から90度位相の異なる２信号を生成する必要があ
る。
数または復調周波数を、周波数シンセサイザのようなロ
ーカル信号発生器の出力を分周して生成する場合があ
る。直交変調または直交復調を行なうためには、ローカ
ル信号から90度位相の異なる２信号を生成する必要があ
る。
【０００７】90度位相の異なる２信号を生成する回路の
一例として、図10に、２分周方式90度移相器の構成図と
タイミングチャートを示す。ＭＳ−ＤＦＦの反転Ｑ出力
とＤ入力が接続されており、入力信号（図10ではＣＫ）
の周波数を２分周すると同時に、90度位相の異なる信号
（図10ではＭＱとＳＱ）を生成し出力する。タイミング
チャートより明らかなように、信号ＭＱと信号ＳＱの位
相が90度異なるためには、入力信号ＣＫのデューティが
１／２でなければならない。
一例として、図10に、２分周方式90度移相器の構成図と
タイミングチャートを示す。ＭＳ−ＤＦＦの反転Ｑ出力
とＤ入力が接続されており、入力信号（図10ではＣＫ）
の周波数を２分周すると同時に、90度位相の異なる信号
（図10ではＭＱとＳＱ）を生成し出力する。タイミング
チャートより明らかなように、信号ＭＱと信号ＳＱの位
相が90度異なるためには、入力信号ＣＫのデューティが
１／２でなければならない。
【０００８】例えば、ローカル信号が変調周波数の６倍
の周波数であるとする。従来の３分周器の出力信号のデ
ューティは１／３であるため、その出力信号を２分周方
式90度移相器に入力しても、90度位相の異なる２信号を
生成することはできない。
の周波数であるとする。従来の３分周器の出力信号のデ
ューティは１／３であるため、その出力信号を２分周方
式90度移相器に入力しても、90度位相の異なる２信号を
生成することはできない。
【０００９】また、ローカル信号が変調周波数の２×
(２ｎ＋１)倍の周波数であるとすると、従来の（２ｎ＋
１）分周器の出力信号のデューティは、ｎ／（２ｎ＋
１）であるため、その出力信号を２分周方式90度移相器
に入力しても、90度位相の異なる２信号を生成すること
はできない。
(２ｎ＋１)倍の周波数であるとすると、従来の（２ｎ＋
１）分周器の出力信号のデューティは、ｎ／（２ｎ＋
１）であるため、その出力信号を２分周方式90度移相器
に入力しても、90度位相の異なる２信号を生成すること
はできない。
【００１０】以上のように、従来の奇数分周器は、出力
信号のデューティが１／２ではないために、２分周方式
の移相器に、そのまま接続して使用することができな
い。使用する場合には、デューティを補正するための別
の手段や、あるいは移相器の出力で位相補正を行う別の
手段と組み合わせて使わなければならない。そうする
と、移動無線機における変調周波数または復調周波数
は、一般に数100ＭＨｚの高周波であるため、消費電力
が増大してしまう。更に、回路規模も増大し、ＩＣ化し
た場合のコストを上げてしまうという問題があった。
信号のデューティが１／２ではないために、２分周方式
の移相器に、そのまま接続して使用することができな
い。使用する場合には、デューティを補正するための別
の手段や、あるいは移相器の出力で位相補正を行う別の
手段と組み合わせて使わなければならない。そうする
と、移動無線機における変調周波数または復調周波数
は、一般に数100ＭＨｚの高周波であるため、消費電力
が増大してしまう。更に、回路規模も増大し、ＩＣ化し
た場合のコストを上げてしまうという問題があった。
【００１１】これを避けるために、出力信号のデューテ
ィが１／２になるようにした奇数分周器が、特開平6−2
16761号公報で提案されている。図11は、出力信号のデ
ューティが１／２の従来の奇数分周器の構成図である。
最終段のＭＳＤ−ＦＦのマスターＤラッチのＱ出力信号
と、スレーブＤラッチのＱ出力信号の論理和をとるＯＲ
ゲートが付加され、ＯＲゲートの出力を奇数分周器の最
終出力としている点が図７の従来の奇数分周器とは異な
る。
ィが１／２になるようにした奇数分周器が、特開平6−2
16761号公報で提案されている。図11は、出力信号のデ
ューティが１／２の従来の奇数分周器の構成図である。
最終段のＭＳＤ−ＦＦのマスターＤラッチのＱ出力信号
と、スレーブＤラッチのＱ出力信号の論理和をとるＯＲ
ゲートが付加され、ＯＲゲートの出力を奇数分周器の最
終出力としている点が図７の従来の奇数分周器とは異な
る。
【００１２】次に、この改良された従来の奇数分周器の
動作を説明する。ここでは、説明を簡単にするために、
ｎ＝１として、３分周器を例に用いて説明する。図12
は、出力信号のデューティが１／２の従来の３分周器の
構成図である。ＭＳＤ−ＦＦ２のマスターＤラッチのＱ
出力信号とスレーブＤラッチのＱ出力信号の論理和をと
るＯＲゲートが付加され、ＯＲゲートの出力を奇数分周
器の最終出力としている点が、図８の従来の３分周器と
は異なる。
動作を説明する。ここでは、説明を簡単にするために、
ｎ＝１として、３分周器を例に用いて説明する。図12
は、出力信号のデューティが１／２の従来の３分周器の
構成図である。ＭＳＤ−ＦＦ２のマスターＤラッチのＱ
出力信号とスレーブＤラッチのＱ出力信号の論理和をと
るＯＲゲートが付加され、ＯＲゲートの出力を奇数分周
器の最終出力としている点が、図８の従来の３分周器と
は異なる。
【００１３】次に、図13のタイミングチャートを用いて
動作を説明する。ＯＲゲートの出力信号をはじめ、各Ｍ
ＳＤ−ＦＦのＱ出力がＬであるとすると、ＮＯＲゲート
の出力はＨになる。ＣＫ＝Ｌの間はＭ１＝Ｈで、ＣＫ＝
ＨになるとＳ１＝Ｈとなり、これにより、ＮＯＲゲート
出力がＬになる。この時、マスターＤラッチはＱ出力を
保持するモードであるので、Ｍ１＝Ｈのままである。次
にＣＫ＝Ｌになると、Ｓ１＝Ｈは保持され、Ｍ２＝Ｈと
なる。更にＣＫ＝Ｈとなると、Ｓ１＝Ｌになると同時に
Ｓ２＝Ｈとなる。同様にして、次にＣＫ＝Ｈとなった時
に初期状態に戻る。以下、この動作を繰り返す。ＯＲゲ
ートはＣＫ信号半周期分ずれた信号の論理和をとってい
るため、出力信号ＯＵＴのデューティは１／２となる。
図11の（２ｎ＋１）分周器においても、出力信号ＯＵＴ
のデューティは１／２となる。
動作を説明する。ＯＲゲートの出力信号をはじめ、各Ｍ
ＳＤ−ＦＦのＱ出力がＬであるとすると、ＮＯＲゲート
の出力はＨになる。ＣＫ＝Ｌの間はＭ１＝Ｈで、ＣＫ＝
ＨになるとＳ１＝Ｈとなり、これにより、ＮＯＲゲート
出力がＬになる。この時、マスターＤラッチはＱ出力を
保持するモードであるので、Ｍ１＝Ｈのままである。次
にＣＫ＝Ｌになると、Ｓ１＝Ｈは保持され、Ｍ２＝Ｈと
なる。更にＣＫ＝Ｈとなると、Ｓ１＝Ｌになると同時に
Ｓ２＝Ｈとなる。同様にして、次にＣＫ＝Ｈとなった時
に初期状態に戻る。以下、この動作を繰り返す。ＯＲゲ
ートはＣＫ信号半周期分ずれた信号の論理和をとってい
るため、出力信号ＯＵＴのデューティは１／２となる。
図11の（２ｎ＋１）分周器においても、出力信号ＯＵＴ
のデューティは１／２となる。
【００１４】
【発明が解決しようとする課題】しかし、従来のデュー
ティが１／２の奇数分周器では、ゲート数が多いので、
移動無線機の直交変調器や直交復調器の移相器の前段に
奇数分周器を配置し、ローカル信号の分周器として使う
場合、回路規模や消費電流が増加してしまうという問題
がある。更に、これを使用した移動無線機においては、
消費電力の増加により、通話時間、待ち受け時間が短く
なってしまうという問題もある。
ティが１／２の奇数分周器では、ゲート数が多いので、
移動無線機の直交変調器や直交復調器の移相器の前段に
奇数分周器を配置し、ローカル信号の分周器として使う
場合、回路規模や消費電流が増加してしまうという問題
がある。更に、これを使用した移動無線機においては、
消費電力の増加により、通話時間、待ち受け時間が短く
なってしまうという問題もある。
【００１５】本発明の目的は、上記従来の問題点を解決
し、回路規模と消費電流の小さい、デューティ１／２の
信号を出力する奇数分周器を提供することである。
し、回路規模と消費電流の小さい、デューティ１／２の
信号を出力する奇数分周器を提供することである。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、奇数分周器を、クロックに同期して
動作するマスターＤラッチと逆相のクロックに同期して
動作するスレーブＤラッチとを縦続接続したマスタース
レーブＤフリップフロップを複数個従属接続して同一の
クロックで動作する分周回路と、最終段のマスタースレ
ーブＤフリップフロップにおけるマスターＤラッチのＱ
出力とスレーブＤラッチのＱ出力との否定論理和の出力
信号を生成するＮＯＲゲートと、出力信号を初段のマス
タースレーブＤフリップフロップのＤ入力に印加する手
段と、出力信号を最終出力として出力する手段とを具備
する構成とした。このように構成したことにより、回路
規模と消費電流の小さい回路でデューティ１／２の奇数
分周信号を生成することができる。
めに、本発明では、奇数分周器を、クロックに同期して
動作するマスターＤラッチと逆相のクロックに同期して
動作するスレーブＤラッチとを縦続接続したマスタース
レーブＤフリップフロップを複数個従属接続して同一の
クロックで動作する分周回路と、最終段のマスタースレ
ーブＤフリップフロップにおけるマスターＤラッチのＱ
出力とスレーブＤラッチのＱ出力との否定論理和の出力
信号を生成するＮＯＲゲートと、出力信号を初段のマス
タースレーブＤフリップフロップのＤ入力に印加する手
段と、出力信号を最終出力として出力する手段とを具備
する構成とした。このように構成したことにより、回路
規模と消費電流の小さい回路でデューティ１／２の奇数
分周信号を生成することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１〜図５を参照しながら詳細に説明する。
て、図１〜図５を参照しながら詳細に説明する。
【００１８】（第１の実施の形態）本発明の第１の実施
の形態は、最終段のＭＳＤ−ＦＦにおけるマスターＤラ
ッチのＱ出力とスレーブＤラッチのＱ出力との否定論理
和信号を生成し、初段のＭＳＤ−ＦＦのＤ入力に印加す
るとともに、最終出力として出力する奇数分周器であ
る。
の形態は、最終段のＭＳＤ−ＦＦにおけるマスターＤラ
ッチのＱ出力とスレーブＤラッチのＱ出力との否定論理
和信号を生成し、初段のＭＳＤ−ＦＦのＤ入力に印加す
るとともに、最終出力として出力する奇数分周器であ
る。
【００１９】図１は、本発明の第１の実施の形態におけ
る（２ｎ＋１）分周の奇数分周器の回路構成を示すブロ
ック図である。図１において、ＭＳＤ−ＦＦ１〜（ｎ−
１）は、初段〜最終段のマスタースレーブＤフリップフ
ロップである。ＮＯＲは、否定論理和回路である。ＣＫ
は、クロック信号である。ＯＵＴは、出力信号である。
この奇数分周器は、ＮＯＲゲートが、最終段のＭＳＤ−
ＦＦのマスターＤラッチのＱ出力信号とスレーブＤラッ
チのＱ出力信号の否定論理和をとっている点と、ＮＯＲ
ゲートの出力信号を最終出力としている点が、図７の従
来の奇数分周器とは異なる。
る（２ｎ＋１）分周の奇数分周器の回路構成を示すブロ
ック図である。図１において、ＭＳＤ−ＦＦ１〜（ｎ−
１）は、初段〜最終段のマスタースレーブＤフリップフ
ロップである。ＮＯＲは、否定論理和回路である。ＣＫ
は、クロック信号である。ＯＵＴは、出力信号である。
この奇数分周器は、ＮＯＲゲートが、最終段のＭＳＤ−
ＦＦのマスターＤラッチのＱ出力信号とスレーブＤラッ
チのＱ出力信号の否定論理和をとっている点と、ＮＯＲ
ゲートの出力信号を最終出力としている点が、図７の従
来の奇数分周器とは異なる。
【００２０】図２は、本発明の第１の実施の形態におけ
る３分周器の構成図である。ＮＯＲゲートが、最終段の
ＭＳＤ−ＦＦ２のマスターＤラッチのＱ出力信号とスレ
ーブＤラッチのＱ出力信号の否定論理和をとっている点
と、ＮＯＲゲートの出力信号を最終出力としている点
が、図８の従来の３分周器とは異なる。図３は、３分周
器のタイミングチャートである。
る３分周器の構成図である。ＮＯＲゲートが、最終段の
ＭＳＤ−ＦＦ２のマスターＤラッチのＱ出力信号とスレ
ーブＤラッチのＱ出力信号の否定論理和をとっている点
と、ＮＯＲゲートの出力信号を最終出力としている点
が、図８の従来の３分周器とは異なる。図３は、３分周
器のタイミングチャートである。
【００２１】上記のように構成された本発明の第１の実
施の形態における奇数分周器の動作を説明する。ｎ＝１
の３分周器を例として、図３のタイミングチャートを参
照しながら、動作を説明する。はじめ、各ＭＳＤ−ＦＦ
のＱ出力がＬであるとすると、ＮＯＲゲートの出力はＨ
になる。ＣＫ＝Ｌの間はＭ１＝Ｈで、Ｃ＝ＨになるとＳ
１＝Ｈとなる。次に、ＣＫ＝Ｌになると、Ｓ１＝Ｈと保
持され、Ｍ２＝Ｈとなる。これにより、ＯＵＴがＬにな
る。更に、ＣＫ＝Ｈとなると、Ｓ１＝Ｌになると同時
に、Ｓ２＝Ｈとなる。更に、ＣＫがＬそしてＨと遷移し
た時に、初期状態に戻り、ＯＵＴはＨになる。以下、こ
の動作を繰り返す。以上のように、ＯＵＴには、デュー
ティ１／２の信号が出力される。図１の（２ｎ＋１）分
周器においても、出力信号ＯＵＴのデューティは１／２
となる。
施の形態における奇数分周器の動作を説明する。ｎ＝１
の３分周器を例として、図３のタイミングチャートを参
照しながら、動作を説明する。はじめ、各ＭＳＤ−ＦＦ
のＱ出力がＬであるとすると、ＮＯＲゲートの出力はＨ
になる。ＣＫ＝Ｌの間はＭ１＝Ｈで、Ｃ＝ＨになるとＳ
１＝Ｈとなる。次に、ＣＫ＝Ｌになると、Ｓ１＝Ｈと保
持され、Ｍ２＝Ｈとなる。これにより、ＯＵＴがＬにな
る。更に、ＣＫ＝Ｈとなると、Ｓ１＝Ｌになると同時
に、Ｓ２＝Ｈとなる。更に、ＣＫがＬそしてＨと遷移し
た時に、初期状態に戻り、ＯＵＴはＨになる。以下、こ
の動作を繰り返す。以上のように、ＯＵＴには、デュー
ティ１／２の信号が出力される。図１の（２ｎ＋１）分
周器においても、出力信号ＯＵＴのデューティは１／２
となる。
【００２２】上記のように、本発明の第１の実施の形態
では、奇数分周器を、最終段のＭＳＤ−ＦＦにおけるマ
スターＤラッチのＱ出力とスレーブＤラッチのＱ出力と
の否定論理和信号を生成し、初段のＭＳＤ−ＦＦのＤ入
力に印加するとともに、最終出力として出力する構成と
したので、回路規模と消費電流を削減でき、この奇数分
周器を備えた移動無線機の通話時間と待ち受け時間を長
くできる。
では、奇数分周器を、最終段のＭＳＤ−ＦＦにおけるマ
スターＤラッチのＱ出力とスレーブＤラッチのＱ出力と
の否定論理和信号を生成し、初段のＭＳＤ−ＦＦのＤ入
力に印加するとともに、最終出力として出力する構成と
したので、回路規模と消費電流を削減でき、この奇数分
周器を備えた移動無線機の通話時間と待ち受け時間を長
くできる。
【００２３】（第２の実施の形態）本発明の第２の実施
の形態は、デューティ１／２の奇数分周器出力信号をク
ロックとするＭＳＤ−ＦＦの反転Ｑ出力をＤ入力に接続
し、マスターＤラッチのＱ出力信号とスレーブＤラッチ
のＱ出力信号とを出力とする90度移相器である。
の形態は、デューティ１／２の奇数分周器出力信号をク
ロックとするＭＳＤ−ＦＦの反転Ｑ出力をＤ入力に接続
し、マスターＤラッチのＱ出力信号とスレーブＤラッチ
のＱ出力信号とを出力とする90度移相器である。
【００２４】図４は、本発明の第２の実施の形態におけ
る90度移相器の回路図である。第１の実施の形態で説明
した３分周器の出力をクロックとした、２分周方式の90
度移相器である。２分周部分は、図10と同一構成であ
る。
る90度移相器の回路図である。第１の実施の形態で説明
した３分周器の出力をクロックとした、２分周方式の90
度移相器である。２分周部分は、図10と同一構成であ
る。
【００２５】図５は、動作を示すタイミングチャートで
ある。90度移相器に入力されるクロック信号（ＮＯＲゲ
ート出力信号）のデューティが１／２であるため、90度
移相器の２出力信号の位相差は90度になる。
ある。90度移相器に入力されるクロック信号（ＮＯＲゲ
ート出力信号）のデューティが１／２であるため、90度
移相器の２出力信号の位相差は90度になる。
【００２６】したがって、デューティを補正するための
別の手段や、移相器の出力で位相補正を行なう別の手段
と組み合わせて使う必要が無く、回路規模や消費電流を
小さくできる。また、この90度移相器を備えた移動無線
機は、通話時間と待ち受け時間を長くできる。なお、こ
こでは３分周器を用いて説明したが、（２ｎ＋１）分周
器（ｎは自然数）でも同様に実現できる。
別の手段や、移相器の出力で位相補正を行なう別の手段
と組み合わせて使う必要が無く、回路規模や消費電流を
小さくできる。また、この90度移相器を備えた移動無線
機は、通話時間と待ち受け時間を長くできる。なお、こ
こでは３分周器を用いて説明したが、（２ｎ＋１）分周
器（ｎは自然数）でも同様に実現できる。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
では、奇数分周器を、クロックに同期して動作するマス
ターＤラッチと逆相のクロックに同期して動作するスレ
ーブＤラッチとを縦続接続したマスタースレーブＤフリ
ップフロップを複数個従属接続して同一のクロックで動
作する分周回路と、最終段のマスタースレーブＤフリッ
プフロップにおけるマスターＤラッチのＱ出力とスレー
ブＤラッチのＱ出力との否定論理和の出力信号を生成す
るＮＯＲゲートと、出力信号を初段のマスタースレーブ
ＤフリップフロップのＤ入力に印加する手段と、出力信
号を最終出力として出力する手段とを具備する構成とし
たので、回路規模と消費電流の小さい回路でデューティ
１／２の奇数分周信号を生成することができるという効
果が得られる。
では、奇数分周器を、クロックに同期して動作するマス
ターＤラッチと逆相のクロックに同期して動作するスレ
ーブＤラッチとを縦続接続したマスタースレーブＤフリ
ップフロップを複数個従属接続して同一のクロックで動
作する分周回路と、最終段のマスタースレーブＤフリッ
プフロップにおけるマスターＤラッチのＱ出力とスレー
ブＤラッチのＱ出力との否定論理和の出力信号を生成す
るＮＯＲゲートと、出力信号を初段のマスタースレーブ
ＤフリップフロップのＤ入力に印加する手段と、出力信
号を最終出力として出力する手段とを具備する構成とし
たので、回路規模と消費電流の小さい回路でデューティ
１／２の奇数分周信号を生成することができるという効
果が得られる。
【００２８】また、90度移相器を、デューティ１／２の
奇数分周器の出力信号をクロックとするマスタースレー
ブＤフリップフロップと、マスタースレーブＤフリップ
フロップの反転Ｑ出力をＤ入力に接続する手段と、マス
タースレーブＤフリップフロップのマスターＤラッチの
Ｑ出力信号とスレーブＤラッチのＱ出力信号とを出力す
る手段とを具備する構成としたので、デューティを補正
するための別の手段や、あるいは移相器の出力で位相補
正を行なう別の手段と組み合わせて使う必要が無く、回
路規模や消費電流を小さくできるという効果が得られ
る。本発明の奇数分周器または90度移相器を備えること
により、移動無線機の通話時間と待ち受け時間を長くで
きるという効果が得られる。
奇数分周器の出力信号をクロックとするマスタースレー
ブＤフリップフロップと、マスタースレーブＤフリップ
フロップの反転Ｑ出力をＤ入力に接続する手段と、マス
タースレーブＤフリップフロップのマスターＤラッチの
Ｑ出力信号とスレーブＤラッチのＱ出力信号とを出力す
る手段とを具備する構成としたので、デューティを補正
するための別の手段や、あるいは移相器の出力で位相補
正を行なう別の手段と組み合わせて使う必要が無く、回
路規模や消費電流を小さくできるという効果が得られ
る。本発明の奇数分周器または90度移相器を備えること
により、移動無線機の通話時間と待ち受け時間を長くで
きるという効果が得られる。
【図１】本発明の第１の実施の形態における（２ｎ＋
１）分周器の回路図、
１）分周器の回路図、
【図２】本発明の第１の実施の形態における３分周器の
回路図、
回路図、
【図３】本発明の第１の実施の形態における３分周器の
動作を示すタイミングチャート、
動作を示すタイミングチャート、
【図４】本発明の第２の実施の形態における90度移相器
の回路図、
の回路図、
【図５】本発明の第２の実施の形態における90度移相器
の動作を示すタイミングチャート、
の動作を示すタイミングチャート、
【図６】マスタースレーブＤフリップフロップの回路図
と、動作を示す真理値表及びタイミングチャート、
と、動作を示す真理値表及びタイミングチャート、
【図７】従来の（２ｎ＋１）分周器の回路図、
【図８】従来の３分周器の回路図、
【図９】従来の３分周器の動作を示すタイミングチャー
ト、
ト、
【図１０】２分周方式90度移相器の回路図と動作を示す
タイミングチャート、
タイミングチャート、
【図１１】出力信号のデューティが１／２の、従来の
（２ｎ＋１）分周器の回路図、
（２ｎ＋１）分周器の回路図、
【図１２】出力信号のデューティが１／２の、従来の３
分周器の回路図、
分周器の回路図、
【図１３】出力信号のデューティが１／２の、従来の３
分周器の動作を示すタイミングチャートである。
分周器の動作を示すタイミングチャートである。
ＭＳＤ−ＦＦ マスタースレーブＤフリップフロップ ＮＯＲ 否定論理和回路 ＣＫ クロック信号 ＯＵＴ 出力信号 ＯＲ 論理和回路
Claims (4)
- 【請求項１】 クロックに同期して動作するマスターＤ
ラッチと前記マスターＤラッチと逆相のクロックに同期
して動作するスレーブＤラッチとを縦続接続したマスタ
ースレーブＤフリップフロップを複数個従属接続して同
一のクロックで動作する分周回路と、最終段のマスター
スレーブＤフリップフロップにおけるマスターＤラッチ
のＱ出力とスレーブＤラッチのＱ出力との否定論理和の
出力信号を生成するＮＯＲゲートと、前記出力信号を初
段のマスタースレーブＤフリップフロップのＤ入力に印
加する手段と、前記出力信号を最終出力として出力する
手段とを具備することを特徴とする奇数分周器。 - 【請求項２】 請求項１記載の奇数分周器の出力信号を
クロックとするマスタースレーブＤフリップフロップ
と、前記マスタースレーブＤフリップフロップの反転Ｑ
出力をＤ入力に接続する手段と、前記マスタースレーブ
ＤフリップフロップのマスターＤラッチのＱ出力信号と
スレーブＤラッチのＱ出力信号とを出力する手段とを具
備することを特徴とする９０度移相器。 - 【請求項３】 クロックに同期して動作するマスターＤ
ラッチと前記マスターＤラッチと逆相のクロックに同期
して動作するスレーブＤラッチとを縦続接続したマスタ
ースレーブＤフリップフロップを複数個従属接続した回
路に外部入力信号をクロック信号として入力して同期し
て動作させて分周動作を行ない、最終段のマスタースレ
ーブＤフリップフロップにおけるマスターＤラッチのＱ
出力とスレーブＤラッチのＱ出力とをＮＯＲゲートに入
力して否定論理和信号を生成し、前記否定論理和信号を
初段のマスタースレーブＤフリップフロップのＤ入力と
するとともに最終出力信号とすることを特徴とする分周
方法。 - 【請求項４】 請求項２記載の９０度移相器を備えたこ
とを特徴とする移動無線機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149584A JP2002344308A (ja) | 2001-05-18 | 2001-05-18 | 奇数分周器とそれを用いた９０度移相器 |
| EP02006111A EP1267493A3 (en) | 2001-05-18 | 2002-03-18 | Odd-number factor frequency divider and 90 degrees phase splitter which operates from output signal of the frequency divider |
| US10/103,868 US20020171458A1 (en) | 2001-05-18 | 2002-03-25 | Odd -number factor frequency divider and 90o phase splitter which operates from output signal of the frequency divider |
| CN02120000.9A CN1387322A (zh) | 2001-05-18 | 2002-05-17 | 奇数因子分频器和根据分频器输出信号操作的90度分相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149584A JP2002344308A (ja) | 2001-05-18 | 2001-05-18 | 奇数分周器とそれを用いた９０度移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002344308A true JP2002344308A (ja) | 2002-11-29 |
Family
ID=18994730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001149584A Pending JP2002344308A (ja) | 2001-05-18 | 2001-05-18 | 奇数分周器とそれを用いた９０度移相器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020171458A1 (ja) |
| EP (1) | EP1267493A3 (ja) |
| JP (1) | JP2002344308A (ja) |
| CN (1) | CN1387322A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014135550A (ja) * | 2013-01-08 | 2014-07-24 | New Japan Radio Co Ltd | クロック生成回路 |
| US10084458B1 (en) | 2017-03-24 | 2018-09-25 | Toshiba Memory Corporation | Frequency divider circuit |
| CN117176140A (zh) * | 2023-08-18 | 2023-12-05 | 上海奎芯集成电路设计有限公司 | 一种同步七分频电路和七分频信号生成方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064764A (ja) * | 2003-08-08 | 2005-03-10 | Alps Electric Co Ltd | ダイレクトコンバージョンチューナ |
| CN1320763C (zh) * | 2003-10-20 | 2007-06-06 | 扬智科技股份有限公司 | 具有非整数分频倍率的分频方法及相关信号电路 |
| US7379723B2 (en) * | 2004-07-29 | 2008-05-27 | Silicon Laboratories Inc. | Local oscillator and mixer for transceiver |
| EP1776764B1 (en) * | 2004-08-06 | 2015-04-15 | Nxp B.V. | Frequency divider |
| US20060045202A1 (en) * | 2004-08-31 | 2006-03-02 | Aslam Rafi | Matching I and Q portions of a device |
| DE102005028119A1 (de) * | 2005-06-10 | 2006-12-14 | Atmel Germany Gmbh | Frequenzteilerschaltung mit einem rückgekoppelten Schieberegister |
| CN101378258B (zh) * | 2007-08-29 | 2010-09-29 | 中国科学院电子学研究所 | 一种模块化分频单元及分频器 |
| JP5654196B2 (ja) * | 2008-05-22 | 2015-01-14 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | Ｄｌｌ回路ユニット及び半導体メモリ |
| TWI456493B (zh) * | 2010-12-29 | 2014-10-11 | Silicon Motion Inc | 除法方法及除法裝置 |
| CN102427363B (zh) * | 2011-12-23 | 2015-02-04 | 上海贝岭股份有限公司 | 一种小分频系数的多相多模分频电路 |
| CN103684425A (zh) * | 2012-09-12 | 2014-03-26 | 比亚迪股份有限公司 | 双模分频器电路 |
| TW201415799A (zh) * | 2012-10-15 | 2014-04-16 | Keystone Semiconductor Corp | 多除數除頻器 |
| TW201415805A (zh) * | 2012-10-15 | 2014-04-16 | Keystone Semiconductor Corp | 除頻器及具有該除頻器的頻率合成電路 |
| US20160079985A1 (en) * | 2014-09-16 | 2016-03-17 | Qualcomm Incorporated | Quadrature local oscillator phase synthesis and architecture for divide-by-odd-number frequency dividers |
| CN113364449A (zh) * | 2020-03-04 | 2021-09-07 | 川土微电子(深圳)有限公司 | 一种自校准分频器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375258A (en) * | 1992-12-07 | 1994-12-20 | Motorola, Inc. | Circuit for generating signals in phase quadrature and associated method therefor |
| DE4340966C1 (de) * | 1993-12-01 | 1995-01-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse |
-
2001
- 2001-05-18 JP JP2001149584A patent/JP2002344308A/ja active Pending
-
2002
- 2002-03-18 EP EP02006111A patent/EP1267493A3/en not_active Withdrawn
- 2002-03-25 US US10/103,868 patent/US20020171458A1/en not_active Abandoned
- 2002-05-17 CN CN02120000.9A patent/CN1387322A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014135550A (ja) * | 2013-01-08 | 2014-07-24 | New Japan Radio Co Ltd | クロック生成回路 |
| US10084458B1 (en) | 2017-03-24 | 2018-09-25 | Toshiba Memory Corporation | Frequency divider circuit |
| CN117176140A (zh) * | 2023-08-18 | 2023-12-05 | 上海奎芯集成电路设计有限公司 | 一种同步七分频电路和七分频信号生成方法 |
| CN117176140B (zh) * | 2023-08-18 | 2024-03-19 | 上海奎芯集成电路设计有限公司 | 一种同步七分频电路和七分频信号生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020171458A1 (en) | 2002-11-21 |
| EP1267493A2 (en) | 2002-12-18 |
| EP1267493A3 (en) | 2003-11-26 |
| CN1387322A (zh) | 2002-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002344308A (ja) | 奇数分周器とそれを用いた９０度移相器 | |
| US7224235B2 (en) | Phase-accurate multi-phase wide-band radio frequency local oscillator generator | |
| JP4044819B2 (ja) | 消費電力を低減するための手段を備えた位相切り替えデュアル−モジュラス・プリスケーラ回路 | |
| US8471607B1 (en) | High-speed frequency divider architecture | |
| US6389095B1 (en) | Divide-by-three circuit | |
| US5442670A (en) | Circuit for dividing clock frequency by N.5 where N is an integer | |
| US7535277B2 (en) | Frequency dividing phase shift circuit | |
| EP3350928B1 (en) | High-speed programmable clock divider | |
| US9966964B1 (en) | Multi-phase divider | |
| US9705664B2 (en) | Synthesizer module, RF transceiver and method therefor | |
| JP2000224026A (ja) | 分周回路 | |
| JP2010283816A (ja) | クロックを並列データに整列させるための回路 | |
| US20170359164A1 (en) | Phase-shifter circuit and method of generating a phase-shifted form of a reference timing signal | |
| CN117176139B (zh) | 分频比为2的n次方加减1的分频器构建方法和分频器 | |
| JP3487228B2 (ja) | マンチェスタ符号化装置 | |
| JP3185768B2 (ja) | 周波数比較器及びこれを用いたクロック抽出回路 | |
| JPS62260418A (ja) | フリツプフロツプ回路 | |
| JP2002215570A (ja) | データ保持回路 | |
| JPH11112296A (ja) | 両エッジｄフリップフロップ回路 | |
| JPH0722915Y2 (ja) | デジタル自動最適位相同期回路 | |
| JPS62227220A (ja) | 分周回路 | |
| JPH01144725A (ja) | 分周回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| KR200212806Y1 (ko) | 주파수 10 분주회로 | |
| JPH10285230A (ja) | 直交変調器 |