TWI456493B - 除法方法及除法裝置 - Google Patents
除法方法及除法裝置 Download PDFInfo
- Publication number
- TWI456493B TWI456493B TW099146579A TW99146579A TWI456493B TW I456493 B TWI456493 B TW I456493B TW 099146579 A TW099146579 A TW 099146579A TW 99146579 A TW99146579 A TW 99146579A TW I456493 B TWI456493 B TW I456493B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- frequency
- noise
- divided
- divided signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
Landscapes
- Manipulation Of Pulses (AREA)
- Noise Elimination (AREA)
Claims (13)
- 一種除法裝置,包含有:一第一除頻電路,用以接收一第一時脈訊號,並產生對應該第一時脈訊號之一第一除頻後訊號;以及一第一去雜訊電路,耦接至該第一除頻電路,用以接收一第二時脈訊號與該第一除頻後訊號,並參考該第二時脈訊號與該第一除頻後訊號,降低該第一除頻後訊號之雜訊,以產生一第一去雜訊除頻後訊號。
- 如申請專利範圍第1項所述之除法裝置,其中該第二時脈訊號係為該第一除頻電路所接收之該第一時脈訊號。
- 如申請專利範圍第1項所述之除法裝置,其另包含有:一第二除頻電路,用以接收該第一除頻後訊號,並產生一第二除頻後訊號;以及一第二去雜訊電路,耦接至該第二除頻電路,用以接收該第一去雜訊除頻後訊號與該第二除頻後訊號,並參考該第一去雜訊除頻後訊號與該第二除頻後訊號,降低該第二除頻後訊號之雜訊,以產生一第二去雜訊除頻後訊號。
- 如申請專利範圍第1項所述之除法裝置,其中該第一去雜訊電路係參考該第一除頻後訊號之一訊號轉態時點,對該第二時脈訊號進行取樣,以產生該第一去雜訊除頻後訊號。
- 如申請專利範圍第4項所述之除法裝置,其中該第一去雜訊電路係根據該第一除頻後訊號,對該第二時脈訊號進行資料閂鎖操作,以產生該第一去雜訊除頻後訊號。
- 如申請專利範圍第5項所述之除法裝置,其中該第一去雜訊電路包含有一閂鎖單元,該閂鎖單元具有一資料輸入端、一資料輸出端與一致能輸入端,該第一除頻後訊號係耦接至該致能輸入端,該第二時脈訊號係耦接至該資料輸入端,以及該第一去雜訊除頻後訊號係產生於該資料輸出端。
- 如申請專利範圍第5項所述之除法裝置,其中該閂鎖單元係一穿透閂(transparent latch)。
- 一種除法方法,包含有:接收一第一時脈訊號,並產生對應該第一時脈訊號之一第一除頻後訊號;以及使用一第一去雜訊電路接收一第二時脈訊號與該第一除頻後訊號,並參考該第二時脈訊號與該第一除頻後訊號,降低該第一除頻後訊號之雜訊,以產生一第一去雜訊除頻後訊號。
- 如申請專利範圍第8項所述之除法方法,其中該第二時脈訊號係相同於該第一時脈訊號。
- 如申請專利範圍第8項所述之除法方法,另包含有:接收該第一除頻後訊號,並對該第一除頻後訊號進行除頻以產生一第二除頻後訊號;以及使用一第二去雜訊電路接收該第一去雜訊除頻後訊號與該第二除頻後訊號,並參考該第一去雜訊除頻後訊號與該第二除頻後訊號,降低該第二除頻後訊號之雜訊,以產生一第二去雜訊除頻後訊號。
- 如申請專利範圍第8項所述之除法方法,其中參考該第一去雜訊除頻後訊號與該第二除頻後訊號產生該第二去雜訊除頻後訊號之步驟包含有:參考該第一除頻後訊號之一訊號轉態時點,對該第二時脈訊號進行取樣,以產生該第一去雜訊除頻後訊號。
- 如申請專利範圍第11項所述之除法方法,其中參考該第一除頻後訊號之該訊號轉態時點以產生該第一去雜訊除頻後訊號之步驟包含有:根據該第一除頻後訊號,對該第二時脈訊號進行資料閂鎖操作,以產生該第一去雜訊除頻後訊號。
- 如申請專利範圍第12項所述之除法方法,其中根據該第一除頻後訊號對該第二時脈訊號進行資料閂鎖操作以產生該第一去雜訊除頻後訊號的步驟包含有:提供一閂鎖單元,該閂鎖單元具有一資料輸入端、一資料輸出端與一致能輸入端;將該第一除頻後訊號耦接至該致能輸入端;將該第二時脈訊號耦接至該資料輸入端;以及於該資料輸出端產生該第一去雜訊除頻後訊號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146579A TWI456493B (zh) | 2010-12-29 | 2010-12-29 | 除法方法及除法裝置 |
US13/179,571 US20120169382A1 (en) | 2010-12-29 | 2011-07-11 | Dividing method and dividing apparatus for generating noise-reduced frequency divided signal by utilizing noise reducing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146579A TWI456493B (zh) | 2010-12-29 | 2010-12-29 | 除法方法及除法裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201227501A TW201227501A (en) | 2012-07-01 |
TWI456493B true TWI456493B (zh) | 2014-10-11 |
Family
ID=46380218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099146579A TWI456493B (zh) | 2010-12-29 | 2010-12-29 | 除法方法及除法裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120169382A1 (zh) |
TW (1) | TWI456493B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379722B2 (en) * | 2013-06-25 | 2016-06-28 | Qualcomm Incorporated | Frequency divider with duty cycle adjustment within feedback loop |
US9973182B2 (en) * | 2016-09-14 | 2018-05-15 | Qualcomm Incorporated | Re-timing based clock generation and residual sideband (RSB) enhancement circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050088210A1 (en) * | 2003-10-16 | 2005-04-28 | Po-Chun Chen | Frequency divider and related method of design |
TW200540698A (en) * | 2004-06-15 | 2005-12-16 | Tatung Co Ltd | Addressing type asynchronous divider |
US20080224759A1 (en) * | 2007-03-13 | 2008-09-18 | Analog Devices, Inc. | Low noise voltage reference circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344308A (ja) * | 2001-05-18 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 奇数分周器とそれを用いた90度移相器 |
US8970272B2 (en) * | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8570076B2 (en) * | 2010-07-01 | 2013-10-29 | Qualcomm Incorporated | Parallel path frequency divider circuit |
-
2010
- 2010-12-29 TW TW099146579A patent/TWI456493B/zh active
-
2011
- 2011-07-11 US US13/179,571 patent/US20120169382A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050088210A1 (en) * | 2003-10-16 | 2005-04-28 | Po-Chun Chen | Frequency divider and related method of design |
TW200540698A (en) * | 2004-06-15 | 2005-12-16 | Tatung Co Ltd | Addressing type asynchronous divider |
US20080224759A1 (en) * | 2007-03-13 | 2008-09-18 | Analog Devices, Inc. | Low noise voltage reference circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201227501A (en) | 2012-07-01 |
US20120169382A1 (en) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010104300A3 (en) | An apparatus for processing an audio signal and method thereof | |
MX2012004623A (es) | Aparato y metodo para generar una señal de audio de alta frecuencia usando sobremuestreo adaptivo. | |
JP2011044795A5 (zh) | ||
WO2012092516A3 (en) | Methods and systems for interference rejection for low signals | |
WO2010086461A8 (en) | Improved harmonic transposition | |
JP2012504359A5 (zh) | ||
MY176904A (en) | Bandwidth extension method, bandwidth extension apparatus, program, integrated circuit, and audio decoding apparatus | |
WO2011087332A3 (ko) | 오디오 신호 처리 방법 및 장치 | |
WO2016130360A8 (en) | Circuits for and methods of filtering inter-symbol interference for serdes applications | |
EP2533237A3 (en) | Signal processing device and signal processing method | |
WO2009038136A1 (ja) | 雑音抑圧装置、その方法及びプログラム | |
JP2012244199A (ja) | オペアンプレス・キャパシタレスad変換器およびtd変換器 | |
WO2009086060A8 (en) | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals | |
EP2515445A8 (en) | RF Transmitter and integrated circuit device | |
JP2017509263A5 (zh) | ||
EP2207262A3 (en) | Clocked d-type flip flop circuit | |
JP2014176096A (ja) | サンプリング回路のタイミング不整合を減少させるための装置および方法 | |
WO2010039638A3 (en) | Frequency generation techniques | |
CN103634005B (zh) | 一种模数转换器中量化噪声随机化的方法 | |
TWI456493B (zh) | 除法方法及除法裝置 | |
JP5354293B2 (ja) | 位相同期装置および位相同期方法 | |
JP6227174B2 (ja) | 共有バスシステム内で非同期マスタデバイス基準クロックを使用して組合せバスクロック信号を生成すること、ならびに関連する方法、デバイス、およびコンピュータ可読媒体 | |
WO2008129853A1 (ja) | オーディオ帯域拡張装置 | |
CN103105604A (zh) | 一种雷达接收数字相干处理系统 | |
CN103905015A (zh) | 一种高精度数字异步脉冲的无线低抖动传输方法 |