JPH10285230A - 直交変調器 - Google Patents
直交変調器Info
- Publication number
- JPH10285230A JPH10285230A JP10538197A JP10538197A JPH10285230A JP H10285230 A JPH10285230 A JP H10285230A JP 10538197 A JP10538197 A JP 10538197A JP 10538197 A JP10538197 A JP 10538197A JP H10285230 A JPH10285230 A JP H10285230A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- signal
- phase
- output
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ９０°移相器に入力される搬送波信号と９０
°移相器から出力されるＩ信号及びＱ信号との位相関係
が変化しない９０°移相器を提供し、キャリアリークを
抑圧する。 【解決手段】 直交変調器において、９０°移相器を、
入力される搬送波信号を２逓倍する２逓倍回路４の出力
に同期して搬送波信号の位相を移すＤタイプラッチ５、
６、７、８またはＤフリップフロップ９、１０により、
搬送波信号とそれぞれの位相が直交するＩ、Ｑ２信号と
の位相関係が不変の９０°移相器から構成した。
°移相器から出力されるＩ信号及びＱ信号との位相関係
が変化しない９０°移相器を提供し、キャリアリークを
抑圧する。 【解決手段】 直交変調器において、９０°移相器を、
入力される搬送波信号を２逓倍する２逓倍回路４の出力
に同期して搬送波信号の位相を移すＤタイプラッチ５、
６、７、８またはＤフリップフロップ９、１０により、
搬送波信号とそれぞれの位相が直交するＩ、Ｑ２信号と
の位相関係が不変の９０°移相器から構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、キャリアリークを
抑圧する直交変調器に関し、具体的には直交変調器中の
９０°移相器に関するものである。
抑圧する直交変調器に関し、具体的には直交変調器中の
９０°移相器に関するものである。
【０００２】
【従来の技術】図１１は、一般的な直交変調器の一例を
示すブロック図である。この図１１において、３０は搬
送波を直交する２信号に分岐する９０°移相器、３１は
９０°移相器３０に接続された第１のミキサ、３２は９
０°移相器３０に接続された第２のミキサ、３３は第１
及び第２のミキサ３１、３２の出力を加算する加算器で
ある。また、３４は９０°移相器３０の搬送波入力端
子、３５は第１のミキサ３１の直交ベースバンド信号Ｉ
の入力端子、３６は第２のミキサ３２の直交ベースバン
ド信号Ｑの入力端子である。
示すブロック図である。この図１１において、３０は搬
送波を直交する２信号に分岐する９０°移相器、３１は
９０°移相器３０に接続された第１のミキサ、３２は９
０°移相器３０に接続された第２のミキサ、３３は第１
及び第２のミキサ３１、３２の出力を加算する加算器で
ある。また、３４は９０°移相器３０の搬送波入力端
子、３５は第１のミキサ３１の直交ベースバンド信号Ｉ
の入力端子、３６は第２のミキサ３２の直交ベースバン
ド信号Ｑの入力端子である。
【０００３】上記のように構成された従来の直交変調器
において、搬送波入力端子３４から入力された搬送波は
９０°移相器３０により直交する２信号に分岐される。
分岐された一方の搬送波は第１のミキサ３１に入力さ
れ、入力端子３５から入力される直交ベースバンド信号
Ｉと乗算される。また、分岐された他方の搬送波は第２
のミキサ３２に入力され、入力端子３６から入力される
直交ベースバンド信号Ｑと乗算される。第１のミキサ３
１及び第２のミキサ３２の各出力信号を加算器３３で加
算することにより搬送波信号を生成し、この搬送波信号
は直交変調出力端子３７から出力される。
において、搬送波入力端子３４から入力された搬送波は
９０°移相器３０により直交する２信号に分岐される。
分岐された一方の搬送波は第１のミキサ３１に入力さ
れ、入力端子３５から入力される直交ベースバンド信号
Ｉと乗算される。また、分岐された他方の搬送波は第２
のミキサ３２に入力され、入力端子３６から入力される
直交ベースバンド信号Ｑと乗算される。第１のミキサ３
１及び第２のミキサ３２の各出力信号を加算器３３で加
算することにより搬送波信号を生成し、この搬送波信号
は直交変調出力端子３７から出力される。
【０００４】次に、キャリアリークを抑圧する場合につ
いて、図１２及び図１３を参照して説明する。図１２は
キャリアリーク発生の原因を示す説明図であり、図１３
はキャリアリークを抑圧する方法を示す説明図である。
いて、図１２及び図１３を参照して説明する。図１２は
キャリアリーク発生の原因を示す説明図であり、図１３
はキャリアリークを抑圧する方法を示す説明図である。
【０００５】直交変調器のキャリアリーク発生の原因に
は、次に述べる二つがある。第１の原因としては、直交
ベースバンド信号Ｉ及び直交ベースバンド信号ＱのＤＣ
オフセットや、直交変調器を構成する抵抗等の素子間の
相対的なばらつきなどによるものである。第２の原因と
しては、例えば直交変調器をＩＣ化してＳＳＯＰのよう
な小型パッケージに封入した場合、チップ上あるいは端
子間、ボンディングワイヤ間のアイソレーション不足に
より、直交変調器ＩＣに入力した搬送波がＩＣチップ上
の高インピーダンス回路部分に干渉したり、直交変調出
力端子あるいはボンディングワイヤ等に干渉してキャリ
アリークとなって出力されるものがある。このように、
上述した二つの原因によるものが加算されてキャリアリ
ークとして直交変調出力端子３７に発生している。
は、次に述べる二つがある。第１の原因としては、直交
ベースバンド信号Ｉ及び直交ベースバンド信号ＱのＤＣ
オフセットや、直交変調器を構成する抵抗等の素子間の
相対的なばらつきなどによるものである。第２の原因と
しては、例えば直交変調器をＩＣ化してＳＳＯＰのよう
な小型パッケージに封入した場合、チップ上あるいは端
子間、ボンディングワイヤ間のアイソレーション不足に
より、直交変調器ＩＣに入力した搬送波がＩＣチップ上
の高インピーダンス回路部分に干渉したり、直交変調出
力端子あるいはボンディングワイヤ等に干渉してキャリ
アリークとなって出力されるものがある。このように、
上述した二つの原因によるものが加算されてキャリアリ
ークとして直交変調出力端子３７に発生している。
【０００６】また、上記キャリアリークを抑圧する手法
としては、図１３に示すように、直交ベースバンド信号
Ｉ及び直交ベースバンド信号ＱのＤＣオフセット及び素
子間の相対的ばらつきで発生するキャリアリークが、搬
送波の干渉によるキャリアリークとレベルが等しく、ま
た位相が１８０°反転するように直交ベースバンド信号
Ｉ及び直交ベースバンド信号ＱのＤＣバイアス値を調整
し、直交変調出力端子に現れるキャリアリークを相殺す
ることで、見かけ上キャンセルしている。
としては、図１３に示すように、直交ベースバンド信号
Ｉ及び直交ベースバンド信号ＱのＤＣオフセット及び素
子間の相対的ばらつきで発生するキャリアリークが、搬
送波の干渉によるキャリアリークとレベルが等しく、ま
た位相が１８０°反転するように直交ベースバンド信号
Ｉ及び直交ベースバンド信号ＱのＤＣバイアス値を調整
し、直交変調出力端子に現れるキャリアリークを相殺す
ることで、見かけ上キャンセルしている。
【０００７】
【発明が解決しようとする課題】次に、本発明が解決し
ようとする課題について、図１４〜図１７を参照して説
明する。
ようとする課題について、図１４〜図１７を参照して説
明する。
【０００８】図１４（Ａ）は、従来の２逓倍２分周方式
の９０°移相器の構成を示すブロック図であり、同図
（Ｂ）は移相器を構成する第１、第２Ｄタイプラッチの
ゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を
示す説明図である。図１４（Ａ）において、１は搬送波
入力端子、２は直交ベースバンド信号Ｉの出力端子、３
は直交ベースバンド信号Ｑの出力端子、４は搬送波入力
端子１に接続された２逓倍回路、７は第１のＤタイプラ
ッチ（以下、第１のラッチという）、８は第２のＤタイ
プラッチ（以下、第２のラッチという）であり、この第
１のラッチ７及び第２のラッチ８はＤタイプフリップフ
ロップ（以下、フリップフロップという）１０を構成す
る。
の９０°移相器の構成を示すブロック図であり、同図
（Ｂ）は移相器を構成する第１、第２Ｄタイプラッチの
ゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を
示す説明図である。図１４（Ａ）において、１は搬送波
入力端子、２は直交ベースバンド信号Ｉの出力端子、３
は直交ベースバンド信号Ｑの出力端子、４は搬送波入力
端子１に接続された２逓倍回路、７は第１のＤタイプラ
ッチ（以下、第１のラッチという）、８は第２のＤタイ
プラッチ（以下、第２のラッチという）であり、この第
１のラッチ７及び第２のラッチ８はＤタイプフリップフ
ロップ（以下、フリップフロップという）１０を構成す
る。
【０００９】フリップフロップ１０は、Ｄ入力端子１
４、Ｑ出力端子１５、Ｑ反転出力端子１７及びクロック
入力端子１６を備え、Ｄ入力端子１４とＱ反転出力端子
１７間は直接接続され、クロック入力端子１６は２逓倍
回路４の出力端に接続され、さらにＱ出力端子１５はフ
リップフロップ１０の直交ベースバンド信号Ｑ出力端子
３に接続され、また、直交ベースバンド信号Ｉ出力端子
２は第１のラッチ７のＱ２出力端に接続されている。
４、Ｑ出力端子１５、Ｑ反転出力端子１７及びクロック
入力端子１６を備え、Ｄ入力端子１４とＱ反転出力端子
１７間は直接接続され、クロック入力端子１６は２逓倍
回路４の出力端に接続され、さらにＱ出力端子１５はフ
リップフロップ１０の直交ベースバンド信号Ｑ出力端子
３に接続され、また、直交ベースバンド信号Ｉ出力端子
２は第１のラッチ７のＱ２出力端に接続されている。
【００１０】図１５（Ａ）は、図１４（Ａ）に示す第
１、第２ラッチをＤ−フリップフロップに置き換えたも
のである。この回路における２逓倍回路４の出力波形の
デューティー比は５０％とする。また、同図（Ｂ）はＤ
−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２のクロック
信号ＣＬＫが立ち上がった時及び立ち下がった時の動作
状態を示す説明図である。
１、第２ラッチをＤ−フリップフロップに置き換えたも
のである。この回路における２逓倍回路４の出力波形の
デューティー比は５０％とする。また、同図（Ｂ）はＤ
−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２のクロック
信号ＣＬＫが立ち上がった時及び立ち下がった時の動作
状態を示す説明図である。
【００１１】図１６及び図１７は、図１４（Ａ）に示す
９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号Ｃ
ＬＫ、直交ベースバンド信号Ｑの反転出力（Ｑ反転出
力）、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベース
バンド信号Ｑ（Ｑ信号）を示すタイミングチャートであ
る。
９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号Ｃ
ＬＫ、直交ベースバンド信号Ｑの反転出力（Ｑ反転出
力）、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベース
バンド信号Ｑ（Ｑ信号）を示すタイミングチャートであ
る。
【００１２】図１１に示す直交変調器の９０°移相器に
図１４（Ａ）に示す２逓倍２分周方式の９０°移相器を
用いた場合、直交変調器の電源投入時毎に搬送波入力端
子１に入力される搬送波信号Ｌｏｃａｌと直交ベースバ
ンド信号Ｉ出力端子２から出力されるＩ信号及び直交ベ
ースバンド信号Ｑ出力端子３から出力されるＱ信号との
位相関係が１８０°反転する。図１６に示すタイミング
チャートは電源投入時のＱ反転出力端子１７から出力さ
れるＱ反転信号が「Ｌｏｗ」の場合のもので、Ｉ信号と
Ｑ信号の位相差は９０°であり、搬送波信号Ｌｏｃａｌ
が立ち上がる時にＩ信号は「Ｌｏｗ」で、Ｑ信号は立ち
下がる。
図１４（Ａ）に示す２逓倍２分周方式の９０°移相器を
用いた場合、直交変調器の電源投入時毎に搬送波入力端
子１に入力される搬送波信号Ｌｏｃａｌと直交ベースバ
ンド信号Ｉ出力端子２から出力されるＩ信号及び直交ベ
ースバンド信号Ｑ出力端子３から出力されるＱ信号との
位相関係が１８０°反転する。図１６に示すタイミング
チャートは電源投入時のＱ反転出力端子１７から出力さ
れるＱ反転信号が「Ｌｏｗ」の場合のもので、Ｉ信号と
Ｑ信号の位相差は９０°であり、搬送波信号Ｌｏｃａｌ
が立ち上がる時にＩ信号は「Ｌｏｗ」で、Ｑ信号は立ち
下がる。
【００１３】一方、図１７に示すタイミングチャート
は、電源投入時にＱ反転出力端子１７から出力されるＱ
反転信号が「Ｈｉ」の場合のもので、Ｉ信号とＱ信号の
位相差は図１６と同様に９０°であるが、搬送波信号Ｌ
ｏｃａｌが立ち上がる時にＩ信号は「Ｈｉ」でＱ信号は
立ち上がり、図１６に対して搬送波信号ＬｏｃａｌとＩ
信号及びＱ信号の位相関係が１８０°反転している。こ
のため、図１３に示すように、直交変調出力端子で見か
け上キャンセルしていたキャリアリークが、ＤＣバイア
ス値と同相となり、キャリアリークが増大するという問
題がある。
は、電源投入時にＱ反転出力端子１７から出力されるＱ
反転信号が「Ｈｉ」の場合のもので、Ｉ信号とＱ信号の
位相差は図１６と同様に９０°であるが、搬送波信号Ｌ
ｏｃａｌが立ち上がる時にＩ信号は「Ｈｉ」でＱ信号は
立ち上がり、図１６に対して搬送波信号ＬｏｃａｌとＩ
信号及びＱ信号の位相関係が１８０°反転している。こ
のため、図１３に示すように、直交変調出力端子で見か
け上キャンセルしていたキャリアリークが、ＤＣバイア
ス値と同相となり、キャリアリークが増大するという問
題がある。
【００１４】以上のように、キャリアリークの増大はＱ
反転出力端子１７の値により発生するもので、直交変調
器の電源投入時に直交変調出力端子におけるキャリアリ
ークが増大し、再度電源を投入した時に減少するという
現象を繰り返していた。
反転出力端子１７の値により発生するもので、直交変調
器の電源投入時に直交変調出力端子におけるキャリアリ
ークが増大し、再度電源を投入した時に減少するという
現象を繰り返していた。
【００１５】本発明は、上記のような問題を解決するも
のであり、電源投入時毎に９０°移相器に入力される搬
送波信号と９０°移相器から出力されるＩ信号及びＱ信
号との位相関係が変化しない９０°移相器を提供でき、
キャリアリークを抑圧することができる直交変調器を提
供することを目的とする。
のであり、電源投入時毎に９０°移相器に入力される搬
送波信号と９０°移相器から出力されるＩ信号及びＱ信
号との位相関係が変化しない９０°移相器を提供でき、
キャリアリークを抑圧することができる直交変調器を提
供することを目的とする。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に本発明の直交変調器は、入力される搬送波からそれぞ
れの位相が直交する２信号に変換し前記搬送波と前記直
交する２信号との位相関係を不変にして出力する移相手
段と、前記移相手段から出力される直交する２信号とそ
れぞれの位相が直交する２つの変調ベースバンド信号を
掛け合わせる第１及び第２の乗算手段と、前記第１及び
第２の乗算手段の出力を加算する加算手段とを備え、移
相手段を、入力される搬送波を２逓倍する２逓倍手段
と、前記２逓倍手段の出力に同期して前記搬送波の値の
記憶及び保持を繰り返す複数の記憶回路を縦続接続して
前記搬送波の位相を変化させる移相回路から構成したも
のである。
に本発明の直交変調器は、入力される搬送波からそれぞ
れの位相が直交する２信号に変換し前記搬送波と前記直
交する２信号との位相関係を不変にして出力する移相手
段と、前記移相手段から出力される直交する２信号とそ
れぞれの位相が直交する２つの変調ベースバンド信号を
掛け合わせる第１及び第２の乗算手段と、前記第１及び
第２の乗算手段の出力を加算する加算手段とを備え、移
相手段を、入力される搬送波を２逓倍する２逓倍手段
と、前記２逓倍手段の出力に同期して前記搬送波の値の
記憶及び保持を繰り返す複数の記憶回路を縦続接続して
前記搬送波の位相を変化させる移相回路から構成したも
のである。
【００１７】本発明によれば、直交変調器の電源投入時
毎に９０°移相器に入力される搬送波信号と９０°移相
器から出力されるＩ信号及びＱ信号との位相関係が変化
しない９０°移相器を提供でき、直交変調器のキャリア
リークを抑圧することができる。
毎に９０°移相器に入力される搬送波信号と９０°移相
器から出力されるＩ信号及びＱ信号との位相関係が変化
しない９０°移相器を提供でき、直交変調器のキャリア
リークを抑圧することができる。
【００１８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力される搬送波からそれぞれの位相が直交する２
信号に変換し前記搬送波と前記直交する２信号との位相
関係を不変にして出力する移相手段と、前記移相手段か
ら出力される直交する２信号とそれぞれの位相が直交す
る２つの変調ベースバンド信号を掛け合わせる第１及び
第２の乗算手段と、前記第１及び第２の乗算手段の出力
を加算する加算手段とを備えたものであり、直交変調器
の電源投入時毎に搬送波と位相が直交する２信号との位
相関係が変化しないという作用を有する。
は、入力される搬送波からそれぞれの位相が直交する２
信号に変換し前記搬送波と前記直交する２信号との位相
関係を不変にして出力する移相手段と、前記移相手段か
ら出力される直交する２信号とそれぞれの位相が直交す
る２つの変調ベースバンド信号を掛け合わせる第１及び
第２の乗算手段と、前記第１及び第２の乗算手段の出力
を加算する加算手段とを備えたものであり、直交変調器
の電源投入時毎に搬送波と位相が直交する２信号との位
相関係が変化しないという作用を有する。
【００１９】請求項２の発明は、移相手段が、入力され
る搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の
出力に同期して前記搬送波の値の記憶及び保持を繰り返
す複数の記憶回路を縦続接続して前記搬送波の位相を変
化させる移相回路から構成されるものであり、直交変調
器の電源投入時毎に移相手段に入力される搬送波と移相
手段から出力される位相が直交する２信号との位相関係
が変化しないという作用を有する。
る搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の
出力に同期して前記搬送波の値の記憶及び保持を繰り返
す複数の記憶回路を縦続接続して前記搬送波の位相を変
化させる移相回路から構成されるものであり、直交変調
器の電源投入時毎に移相手段に入力される搬送波と移相
手段から出力される位相が直交する２信号との位相関係
が変化しないという作用を有する。
【００２０】請求項３の発明は、移相手段が、入力され
る搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の
出力に同期して前記搬送波の値の通過及び保持を繰り返
す複数の記憶回路を縦続接続して前記搬送波の位相を変
化させる移相回路から構成されるものであり、直交変調
器の電源投入時毎に移相手段に入力される搬送波と移相
手段から出力される位相が直交する２信号との位相関係
が変化しないという作用を有する。
る搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の
出力に同期して前記搬送波の値の通過及び保持を繰り返
す複数の記憶回路を縦続接続して前記搬送波の位相を変
化させる移相回路から構成されるものであり、直交変調
器の電源投入時毎に移相手段に入力される搬送波と移相
手段から出力される位相が直交する２信号との位相関係
が変化しないという作用を有する。
【００２１】請求項４の発明は、移相手段が、入力され
る搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の
出力に同期して入力の値の通過及び保持を繰り返す複数
の記憶回路を縦続接続して前記搬送波の位相を変化させ
る移相回路と、前記入力を前記搬送波または前記移相回
路の出力に切り替える切替手段と、前記切替手段を制御
する制御手段とから構成されるものであり、直交変調器
の電源投入時毎に移相手段に入力される搬送波と移相手
段から出力される位相が直交する２信号との位相関係が
変化しないという作用を有する。
る搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の
出力に同期して入力の値の通過及び保持を繰り返す複数
の記憶回路を縦続接続して前記搬送波の位相を変化させ
る移相回路と、前記入力を前記搬送波または前記移相回
路の出力に切り替える切替手段と、前記切替手段を制御
する制御手段とから構成されるものであり、直交変調器
の電源投入時毎に移相手段に入力される搬送波と移相手
段から出力される位相が直交する２信号との位相関係が
変化しないという作用を有する。
【００２２】以下、本発明の実施の形態について図１〜
図１０を参照して説明する。
図１０を参照して説明する。
【００２３】（実施の形態１）図１（Ａ）は本発明の実
施の形態１における直交変調器を構成する９０°移相器
の構成を示すブロック図であり、同図（Ｂ）は移相器を
構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、
「Ｌｏｗ」になった時の動作状態を示す説明図である。
図１（Ａ）において、１は搬送波入力端子、２は直交ベ
ースバンド信号Ｉの出力端子、３は直交ベースバンド信
号Ｑの出力端子、４は搬送波入力端子１に接続された２
逓倍回路、５は記憶回路を構成する第１のＤタイプラッ
チ（以下、第１のラッチという）、６は記憶回路を構成
する第２のＤタイプラッチ（以下、第２のラッチとい
う）であり、この第１のラッチ５及び第２のラッチ６は
記憶回路として縦続接続したＤタイプフリップフロップ
（以下、第１のフリップフロップという）９を構成す
る。また、７は記憶回路を構成する第３のＤタイプラッ
チ（以下、第３のラッチという）、８は記憶回路を構成
する第４のＤタイプラッチ（以下、第４のラッチとい
う）であり、この第３のラッチ７及び第４のラッチ８は
記憶回路として縦続接続したＤタイプフリップフロップ
（以下、フリップフロップという）１０を構成する。
施の形態１における直交変調器を構成する９０°移相器
の構成を示すブロック図であり、同図（Ｂ）は移相器を
構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、
「Ｌｏｗ」になった時の動作状態を示す説明図である。
図１（Ａ）において、１は搬送波入力端子、２は直交ベ
ースバンド信号Ｉの出力端子、３は直交ベースバンド信
号Ｑの出力端子、４は搬送波入力端子１に接続された２
逓倍回路、５は記憶回路を構成する第１のＤタイプラッ
チ（以下、第１のラッチという）、６は記憶回路を構成
する第２のＤタイプラッチ（以下、第２のラッチとい
う）であり、この第１のラッチ５及び第２のラッチ６は
記憶回路として縦続接続したＤタイプフリップフロップ
（以下、第１のフリップフロップという）９を構成す
る。また、７は記憶回路を構成する第３のＤタイプラッ
チ（以下、第３のラッチという）、８は記憶回路を構成
する第４のＤタイプラッチ（以下、第４のラッチとい
う）であり、この第３のラッチ７及び第４のラッチ８は
記憶回路として縦続接続したＤタイプフリップフロップ
（以下、フリップフロップという）１０を構成する。
【００２４】第１のフリップフロップ９は、搬送波入力
端子１に接続されたＤ入力端子１１、Ｑ出力端子１２、
及び２逓倍回路４の出力端に接続されたクロック入力端
子１３を備え、クロック入力端子１３は第１及び第２の
ラッチ５、６のＧ端子に接続されている。また、第２の
フリップフロップ１０は、第１のフリップフロップ９の
Ｑ出力端子１２に接続されたＤ入力端子１４、直交ベー
スバンド信号Ｑ出力端子３に接続されたＱ出力端子１５
及び２逓倍回路４の出力端に接続されたクロック入力端
子１６を備え、クロック入力端子１６は第３及び第４の
ラッチ７、８のＧ端子に接続されている。また、直交ベ
ースバンド信号Ｉ出力端子２は第１のフリップフロップ
９のＱ出力端子１２に接続されている。
端子１に接続されたＤ入力端子１１、Ｑ出力端子１２、
及び２逓倍回路４の出力端に接続されたクロック入力端
子１３を備え、クロック入力端子１３は第１及び第２の
ラッチ５、６のＧ端子に接続されている。また、第２の
フリップフロップ１０は、第１のフリップフロップ９の
Ｑ出力端子１２に接続されたＤ入力端子１４、直交ベー
スバンド信号Ｑ出力端子３に接続されたＱ出力端子１５
及び２逓倍回路４の出力端に接続されたクロック入力端
子１６を備え、クロック入力端子１６は第３及び第４の
ラッチ７、８のＧ端子に接続されている。また、直交ベ
ースバンド信号Ｉ出力端子２は第１のフリップフロップ
９のＱ出力端子１２に接続されている。
【００２５】図２（Ａ）は、図１（Ａ）に示す９０°移
相器の第１及び第２フリップフロップ９、１０をＤ−フ
リップフロップＤ−ＦＦ１、Ｄ−ＦＦ２で構成したブロ
ック図であり、この回路における２逓倍回路４の出力波
形のデューティー比は５０％とする。また、同図（Ｂ）
はＤ−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２のクロ
ック信号ＣＬＫが立ち上がった時及び立ち下がった時の
動作状態を示す説明図である。
相器の第１及び第２フリップフロップ９、１０をＤ−フ
リップフロップＤ−ＦＦ１、Ｄ−ＦＦ２で構成したブロ
ック図であり、この回路における２逓倍回路４の出力波
形のデューティー比は５０％とする。また、同図（Ｂ）
はＤ−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２のクロ
ック信号ＣＬＫが立ち上がった時及び立ち下がった時の
動作状態を示す説明図である。
【００２６】図３は、図１及び図２に示す９０°移相器
の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベ
ースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ
（Ｑ信号）を示すタイミングチャートである。また、図
４は、図１及び図２に示す第１フリップフロップ９と第
２フリップフロップ１０を入れ替えた場合の搬送波信号
Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信
号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を
示すタイミングチャートである。
の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベ
ースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ
（Ｑ信号）を示すタイミングチャートである。また、図
４は、図１及び図２に示す第１フリップフロップ９と第
２フリップフロップ１０を入れ替えた場合の搬送波信号
Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信
号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を
示すタイミングチャートである。
【００２７】次に上記のように構成された本実施の形態
の移相器の動作について説明する。図１において、搬送
波入力端子１に入力された搬送波信号Ｌｏｃａｌは２逓
倍回路４及び第１のラッチ５に入力される。２逓倍回路
４で２逓倍された搬送波信号Ｌｏｃａｌはクロック信号
ＣＬＫとして、第１〜第４のラッチ５〜８のＧ端子に入
力される。第１のラッチ５に入力された搬送波信号Ｌｏ
ｃａｌは、クロック信号ＣＬＫが「Ｈｉ」の時に搬送波
信号Ｌｏｃａｌをそのまま出力し、クロック信号ＣＬＫ
が「Ｌｏｗ」の時は前の状態を保持する。また、第１の
ラッチ５のＱ１出力は第２のラッチ６に入力され、クロ
ック信号ＣＬＫが「Ｈｉ」の時は前の状態を保持し、ク
ロック信号ＣＬＫが「Ｌｏｗ」の時は第２のラッチ６の
出力をそのまま出力する。以上のようにして、搬送波信
号Ｌｏｃａｌの位相を移して直交ベースバンド信号Ｉ出
力端子２からＩ信号を出力する。
の移相器の動作について説明する。図１において、搬送
波入力端子１に入力された搬送波信号Ｌｏｃａｌは２逓
倍回路４及び第１のラッチ５に入力される。２逓倍回路
４で２逓倍された搬送波信号Ｌｏｃａｌはクロック信号
ＣＬＫとして、第１〜第４のラッチ５〜８のＧ端子に入
力される。第１のラッチ５に入力された搬送波信号Ｌｏ
ｃａｌは、クロック信号ＣＬＫが「Ｈｉ」の時に搬送波
信号Ｌｏｃａｌをそのまま出力し、クロック信号ＣＬＫ
が「Ｌｏｗ」の時は前の状態を保持する。また、第１の
ラッチ５のＱ１出力は第２のラッチ６に入力され、クロ
ック信号ＣＬＫが「Ｈｉ」の時は前の状態を保持し、ク
ロック信号ＣＬＫが「Ｌｏｗ」の時は第２のラッチ６の
出力をそのまま出力する。以上のようにして、搬送波信
号Ｌｏｃａｌの位相を移して直交ベースバンド信号Ｉ出
力端子２からＩ信号を出力する。
【００２８】また、第２のラッチ６の出力は第３のラッ
チ７に入力され、クロック信号ＣＬＫが「Ｈｉ」の時は
前の状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の
時は第２のラッチ６の出力そのまま出力する。また、第
３のラッチ７の出力は第４のラッチ８に入力され、クロ
ック信号ＣＬＫが「Ｈｉ」の時は第３のラッチ７の出力
をそのまま出力し、クロック信号ＣＬＫが「Ｌｏｗ」の
時は前の状態を保持する。以上のようにして、第２のラ
ッチ６の出力、即ちＩ信号の位相を移して直交ベースバ
ンド信号Ｑ出力端子３からＱ信号を出力する。
チ７に入力され、クロック信号ＣＬＫが「Ｈｉ」の時は
前の状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の
時は第２のラッチ６の出力そのまま出力する。また、第
３のラッチ７の出力は第４のラッチ８に入力され、クロ
ック信号ＣＬＫが「Ｈｉ」の時は第３のラッチ７の出力
をそのまま出力し、クロック信号ＣＬＫが「Ｌｏｗ」の
時は前の状態を保持する。以上のようにして、第２のラ
ッチ６の出力、即ちＩ信号の位相を移して直交ベースバ
ンド信号Ｑ出力端子３からＱ信号を出力する。
【００２９】図３において、Ｉ信号とＱ信号の位相差は
９０°であり、搬送波信号Ｌｏｃａｌに対するクロック
信号ＣＬＫの位相関係は変化しないので、搬送波信号Ｌ
ｏｃａｌに対するＩ信号とＱ信号の位相関係も変化しな
い。このようにして、本実施の形態における９０°移相
器では、搬送波信号Ｌｏｃａｌからそれぞれの位相が直
交し搬送波信号Ｌｏｃａｌとの位相関係が不変なＩ信号
とＱ信号が得られる。
９０°であり、搬送波信号Ｌｏｃａｌに対するクロック
信号ＣＬＫの位相関係は変化しないので、搬送波信号Ｌ
ｏｃａｌに対するＩ信号とＱ信号の位相関係も変化しな
い。このようにして、本実施の形態における９０°移相
器では、搬送波信号Ｌｏｃａｌからそれぞれの位相が直
交し搬送波信号Ｌｏｃａｌとの位相関係が不変なＩ信号
とＱ信号が得られる。
【００３０】以上のように、本実施の形態の９０°移相
器を図１１に示す直交変調器中の９０°移相器３０に使
用すれば、ＤＣバイアス値の調整によるキャリアリーク
の位相が１８０°反転し、搬送波の干渉によるキャリア
リークと同相となり、直交変調出力端子で相殺し見かけ
上キャンセルしていたキャリアリークが増大するという
問題が解消され、直交変調器の電源投入時に直交変調出
力端子におけるキャリアリークが増大し、再度電源投入
した時に減少するという現象が発生することがない。
器を図１１に示す直交変調器中の９０°移相器３０に使
用すれば、ＤＣバイアス値の調整によるキャリアリーク
の位相が１８０°反転し、搬送波の干渉によるキャリア
リークと同相となり、直交変調出力端子で相殺し見かけ
上キャンセルしていたキャリアリークが増大するという
問題が解消され、直交変調器の電源投入時に直交変調出
力端子におけるキャリアリークが増大し、再度電源投入
した時に減少するという現象が発生することがない。
【００３１】なお、図１において、第１のラッチ５と第
３のラッチ７、第２のラッチ６と第４のラッチ８を入れ
替え、また、図２においては、第１フリップフロップ９
と第２フリップフロップ１０を入れ替えたとしても、図
４に示すように搬送波信号Ｌｏｃａｌとの位相関係が不
変なＩ信号とＱ信号が得られる。
３のラッチ７、第２のラッチ６と第４のラッチ８を入れ
替え、また、図２においては、第１フリップフロップ９
と第２フリップフロップ１０を入れ替えたとしても、図
４に示すように搬送波信号Ｌｏｃａｌとの位相関係が不
変なＩ信号とＱ信号が得られる。
【００３２】（実施の形態２）図５（Ａ）は本発明の実
施の形態２における直交変調器を構成する９０°移相器
の構成を示すブロック図であり、同図（Ｂ）は移相器を
構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、
「Ｌｏｗ」になった時の動作状態を示す説明図である。
図５（Ａ）において、１は搬送波入力端子、２は直交ベ
ースバンド信号Ｉの出力端子、３は直交ベースバンド信
号Ｑの出力端子、４は搬送波入力端子１に接続された２
逓倍回路、５は記憶回路を構成する第１のラッチ、６は
記憶回路を構成する第２のラッチであり、この第１のラ
ッチ５及び第２のラッチ６は記憶回路として縦続接続し
たフリップフロップ９を構成する。
施の形態２における直交変調器を構成する９０°移相器
の構成を示すブロック図であり、同図（Ｂ）は移相器を
構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、
「Ｌｏｗ」になった時の動作状態を示す説明図である。
図５（Ａ）において、１は搬送波入力端子、２は直交ベ
ースバンド信号Ｉの出力端子、３は直交ベースバンド信
号Ｑの出力端子、４は搬送波入力端子１に接続された２
逓倍回路、５は記憶回路を構成する第１のラッチ、６は
記憶回路を構成する第２のラッチであり、この第１のラ
ッチ５及び第２のラッチ６は記憶回路として縦続接続し
たフリップフロップ９を構成する。
【００３３】フリップフロップ９は、搬送波入力端子１
に接続されたＤ入力端子１１、Ｑ出力端子１２、及び２
逓倍回路４の出力端に接続されたクロック入力端子１３
を備え、クロック入力端子１３は第１及び第２のラッチ
５、６のＧ端子に接続されている。このフリップフロッ
プ９は、図１及び図２からフリップフロップ９の部分を
抜き出したものである。
に接続されたＤ入力端子１１、Ｑ出力端子１２、及び２
逓倍回路４の出力端に接続されたクロック入力端子１３
を備え、クロック入力端子１３は第１及び第２のラッチ
５、６のＧ端子に接続されている。このフリップフロッ
プ９は、図１及び図２からフリップフロップ９の部分を
抜き出したものである。
【００３４】図６は、図５に示す９０°移相器の搬送波
信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバン
ド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信
号）を示すタイミングチャートである。また、この実施
の形態２における２逓倍回路４の出力波形のデューティ
ー比は５０％とする。
信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバン
ド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信
号）を示すタイミングチャートである。また、この実施
の形態２における２逓倍回路４の出力波形のデューティ
ー比は５０％とする。
【００３５】図７（Ａ）は、図５（Ａ）に示す９０°移
相器の第１のラッチ５と第２のラッチ６を入れ替えたも
のと等しく、図１及び図２からフリップフロップ１０の
部分を抜き出したものである。
相器の第１のラッチ５と第２のラッチ６を入れ替えたも
のと等しく、図１及び図２からフリップフロップ１０の
部分を抜き出したものである。
【００３６】図７（Ａ）において、１は搬送波入力端
子、２は直交ベースバンド信号Ｉの出力端子、３は直交
ベースバンド信号Ｑの出力端子、４は搬送波入力端子１
に接続された２逓倍回路、７は記憶回路を構成する第１
のラッチ、８は記憶回路を構成する第２のラッチであ
り、この第１のラッチ７及び第２のラッチ８は記憶回路
として縦続接続したフリップフロップ１０を構成する。
子、２は直交ベースバンド信号Ｉの出力端子、３は直交
ベースバンド信号Ｑの出力端子、４は搬送波入力端子１
に接続された２逓倍回路、７は記憶回路を構成する第１
のラッチ、８は記憶回路を構成する第２のラッチであ
り、この第１のラッチ７及び第２のラッチ８は記憶回路
として縦続接続したフリップフロップ１０を構成する。
【００３７】フリップフロップ１０は、搬送波入力端子
１に接続されたＤ入力端子１４、Ｑ出力端子１５、及び
２逓倍回路４の出力端に接続されたクロック入力端子１
６を備え、クロック入力端子１６は第１及び第２のラッ
チ７、８のＧ端子に接続されている。
１に接続されたＤ入力端子１４、Ｑ出力端子１５、及び
２逓倍回路４の出力端に接続されたクロック入力端子１
６を備え、クロック入力端子１６は第１及び第２のラッ
チ７、８のＧ端子に接続されている。
【００３８】図８は、図７に示す９０°移相器の搬送波
信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバン
ド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信
号）を示すタイミングチャートで、搬送波信号Ｌｏｃａ
ｌとクロック信号ＣＬＫの位相関係が図６の場合から１
８０°反転したものである。また、この実施の形態にお
ける２逓倍回路４の出力波形のデューティー比は５０％
とする。
信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバン
ド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信
号）を示すタイミングチャートで、搬送波信号Ｌｏｃａ
ｌとクロック信号ＣＬＫの位相関係が図６の場合から１
８０°反転したものである。また、この実施の形態にお
ける２逓倍回路４の出力波形のデューティー比は５０％
とする。
【００３９】この実施の形態２における９０°移相器の
動作は図１における第１及び第２のラッチ５、６と同様
であり、第１のラッチ５の出力がＩ信号、第２のラッチ
６の出力がＱ信号となる。また、図６において、Ｉ信号
とＱ信号の位相差は９０°であり、搬送波信号Ｌｏｃａ
ｌに対するクロック信号ＣＬＫの位相関係は変化しない
ので、搬送波信号Ｌｏｃａｌに対するＩ信号とＱ信号の
位相関係も変化しない。このようにして、本実施の形態
における９０°移相器では、搬送波信号Ｌｏｃａｌから
それぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相
関係が不変なＩ信号とＱ信号が得られる。
動作は図１における第１及び第２のラッチ５、６と同様
であり、第１のラッチ５の出力がＩ信号、第２のラッチ
６の出力がＱ信号となる。また、図６において、Ｉ信号
とＱ信号の位相差は９０°であり、搬送波信号Ｌｏｃａ
ｌに対するクロック信号ＣＬＫの位相関係は変化しない
ので、搬送波信号Ｌｏｃａｌに対するＩ信号とＱ信号の
位相関係も変化しない。このようにして、本実施の形態
における９０°移相器では、搬送波信号Ｌｏｃａｌから
それぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相
関係が不変なＩ信号とＱ信号が得られる。
【００４０】また、図８に示すような搬送波信号Ｌｏｃ
ａｌとクロック信号ＣＬＫの位相関係の場合には、図７
に示すような構成にすれば、搬送波信号Ｌｏｃａｌから
それぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相
関係が不変なＩ信号とＱ信号が得られる。
ａｌとクロック信号ＣＬＫの位相関係の場合には、図７
に示すような構成にすれば、搬送波信号Ｌｏｃａｌから
それぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相
関係が不変なＩ信号とＱ信号が得られる。
【００４１】このように、本実施の形態２における９０
°移相器では、「Ｈｉ」から「Ｌｏｗ」または「Ｌｏ
ｗ」から「Ｈｉ」に変化する時に、搬送波信号Ｌｏｃａ
ｌが入力される側のラッチが前の状態を保持しているよ
うにすれば、９０°移相器としての機能が実現できる。
具体的には、搬送波信号Ｌｏｃａｌとクロック信号ＣＬ
Ｋの位相関係を予め測定し、図６に示すようにクロック
信号ＣＬＫが「Ｌｏｗ」の時に搬送波信号Ｌｏｃａｌが
変化している場合は、図５に示すように搬送波信号Ｌｏ
ｃａｌが入力されるラッチとして、クロック信号ＣＬＫ
が「Ｌｏｗ」の時に前の値を記憶しているタイプとし、
次段のラッチとして、クロック信号ＣＬＫが「Ｈｉ」時
に前の値を保持しているタイプとする。
°移相器では、「Ｈｉ」から「Ｌｏｗ」または「Ｌｏ
ｗ」から「Ｈｉ」に変化する時に、搬送波信号Ｌｏｃａ
ｌが入力される側のラッチが前の状態を保持しているよ
うにすれば、９０°移相器としての機能が実現できる。
具体的には、搬送波信号Ｌｏｃａｌとクロック信号ＣＬ
Ｋの位相関係を予め測定し、図６に示すようにクロック
信号ＣＬＫが「Ｌｏｗ」の時に搬送波信号Ｌｏｃａｌが
変化している場合は、図５に示すように搬送波信号Ｌｏ
ｃａｌが入力されるラッチとして、クロック信号ＣＬＫ
が「Ｌｏｗ」の時に前の値を記憶しているタイプとし、
次段のラッチとして、クロック信号ＣＬＫが「Ｈｉ」時
に前の値を保持しているタイプとする。
【００４２】一方、図８に示すように、クロック信号Ｃ
ＬＫが「Ｈｉ」時に搬送波信号Ｌｏｃａｌが変化してい
る場合は、図７に示すように搬送波信号Ｌｏｃａｌが入
力されるラッチとして、クロック信号ＣＬＫが「Ｈｉ」
の時に前の値を記憶しているタイプとし、次段のラッチ
として、クロック信号ＣＬＫが「Ｌｏｗ」時に前の値を
保持しているタイプとする。
ＬＫが「Ｈｉ」時に搬送波信号Ｌｏｃａｌが変化してい
る場合は、図７に示すように搬送波信号Ｌｏｃａｌが入
力されるラッチとして、クロック信号ＣＬＫが「Ｈｉ」
の時に前の値を記憶しているタイプとし、次段のラッチ
として、クロック信号ＣＬＫが「Ｌｏｗ」時に前の値を
保持しているタイプとする。
【００４３】以上のように、それぞれの場合によってラ
ッチの組み合わせを選択した上で本実施形態の９０°移
相器を図１１に示す直交変調器中の９０°移相器３０に
使用すれば、ＤＣバイアス値の調整によるキャリアリー
クの位相が１８０°反転し、搬送波の干渉によるキャリ
アリークと同相となり、直交変調出力端子で相殺し見か
け上キャンセルしていたキャリアリークが増大するとい
う問題が解消され、直交変調器の電源投入時に直交変調
出力端子におけるキャリアリークが増大し、再度電源投
入した時に減少するという現象が発生することがない。
また９０°移相器は２つのラッチで構成され、実施の形
態１の半分の回路規模で同一機能を発揮できるので、消
費電流の削減及び部品削減を半導体チップ上で実現した
場合のチップ面積が削減され、経済的効果が期待でき
る。
ッチの組み合わせを選択した上で本実施形態の９０°移
相器を図１１に示す直交変調器中の９０°移相器３０に
使用すれば、ＤＣバイアス値の調整によるキャリアリー
クの位相が１８０°反転し、搬送波の干渉によるキャリ
アリークと同相となり、直交変調出力端子で相殺し見か
け上キャンセルしていたキャリアリークが増大するとい
う問題が解消され、直交変調器の電源投入時に直交変調
出力端子におけるキャリアリークが増大し、再度電源投
入した時に減少するという現象が発生することがない。
また９０°移相器は２つのラッチで構成され、実施の形
態１の半分の回路規模で同一機能を発揮できるので、消
費電流の削減及び部品削減を半導体チップ上で実現した
場合のチップ面積が削減され、経済的効果が期待でき
る。
【００４４】（実施の形態３）図９（Ａ）は本発明の実
施の形態３における直交変調器を構成する９０°移相器
の構成を示すブロック図であり、同図（Ｂ）は移相器を
構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、
「Ｌｏｗ」になった時の動作状態を示す説明図である。
図９（Ａ）において、１は搬送波入力端子、２は直交ベ
ースバンド信号Ｉの出力端子、３は直交ベースバンド信
号Ｑの出力端子、４は搬送波入力端子１に接続された２
逓倍回路、７は記憶回路を構成する第１のラッチ、８は
記憶回路を構成する第２のラッチであり、この第１のラ
ッチ７及び第２のラッチ８は記憶回路として縦続接続し
たフリップフロップ１０を構成する。
施の形態３における直交変調器を構成する９０°移相器
の構成を示すブロック図であり、同図（Ｂ）は移相器を
構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、
「Ｌｏｗ」になった時の動作状態を示す説明図である。
図９（Ａ）において、１は搬送波入力端子、２は直交ベ
ースバンド信号Ｉの出力端子、３は直交ベースバンド信
号Ｑの出力端子、４は搬送波入力端子１に接続された２
逓倍回路、７は記憶回路を構成する第１のラッチ、８は
記憶回路を構成する第２のラッチであり、この第１のラ
ッチ７及び第２のラッチ８は記憶回路として縦続接続し
たフリップフロップ１０を構成する。
【００４５】また、１９は第１のラッチ７の入力を搬送
波または第２のラッチ８のＱ反転出力端子１７に切り替
える切替手段であり、この切替手段１９には制御手段か
ら切り替え制御信号が入力される構成になっている。制
御手段は、制御信号入力端子２０から入力される制御信
号を一方の入力とするゲート２２と、制御信号入力端子
２０から入力される制御信号を遅延したゲート２２の他
方の入力とする遅延回路２１とから構成されている。
波または第２のラッチ８のＱ反転出力端子１７に切り替
える切替手段であり、この切替手段１９には制御手段か
ら切り替え制御信号が入力される構成になっている。制
御手段は、制御信号入力端子２０から入力される制御信
号を一方の入力とするゲート２２と、制御信号入力端子
２０から入力される制御信号を遅延したゲート２２の他
方の入力とする遅延回路２１とから構成されている。
【００４６】フリップフロップ１０は、搬送波入力端子
１に接続されたＤ入力端子１４、Ｑ出力端子１５、及び
２逓倍回路４の出力端に接続されたクロック入力端子１
６を備え、クロック入力端子１６は第１及び第２のラッ
チ７、８のＧ端子に接続されている。また、Ｄ入力端子
１４は切替手段１９の出力側に接続されている。
１に接続されたＤ入力端子１４、Ｑ出力端子１５、及び
２逓倍回路４の出力端に接続されたクロック入力端子１
６を備え、クロック入力端子１６は第１及び第２のラッ
チ７、８のＧ端子に接続されている。また、Ｄ入力端子
１４は切替手段１９の出力側に接続されている。
【００４７】図１０は、図９に示す９０°移相器の搬送
波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、制御信号ＣＮ
Ｔ、セレクト制御信号Ｓ、直交ベースバンド信号Ｉ（Ｉ
信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイ
ミングチャートである。また、この実施の形態における
２逓倍回路４の出力波形のデューティー比は５０％とす
る。
波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、制御信号ＣＮ
Ｔ、セレクト制御信号Ｓ、直交ベースバンド信号Ｉ（Ｉ
信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイ
ミングチャートである。また、この実施の形態における
２逓倍回路４の出力波形のデューティー比は５０％とす
る。
【００４８】次に、上記のように構成された本実施の形
態３の動作について説明する。切替手段１９は、ゲート
２２からのセレクト制御信号Ｓが「Ｈｉ」の時に端子Ｂ
側に切り替えられて搬送波信号を選択して出力し、ま
た、ゲート２２からのセレクト制御信号Ｓが「Ｌｏｗ」
の時に端子Ａ側に切り替えられて第２のラッチ８のＱ反
転出力を選択して出力する。制御信号ＣＮＴが立ち上が
り「Ｈｉ」になると、セレクト制御信号Ｓが「Ｈｉ」と
なり、遅延回路２１で設定された所定時間τ後に「Ｌｏ
ｗ」となる。制御信号ＣＮＴは９０°移相器の電源投入
後に「Ｌｏｗ」から「Ｈｉ」になる信号とし、セレクト
制御信号Ｓは搬送波信号Ｌｏｃａｌの半周期分以上とす
る。
態３の動作について説明する。切替手段１９は、ゲート
２２からのセレクト制御信号Ｓが「Ｈｉ」の時に端子Ｂ
側に切り替えられて搬送波信号を選択して出力し、ま
た、ゲート２２からのセレクト制御信号Ｓが「Ｌｏｗ」
の時に端子Ａ側に切り替えられて第２のラッチ８のＱ反
転出力を選択して出力する。制御信号ＣＮＴが立ち上が
り「Ｈｉ」になると、セレクト制御信号Ｓが「Ｈｉ」と
なり、遅延回路２１で設定された所定時間τ後に「Ｌｏ
ｗ」となる。制御信号ＣＮＴは９０°移相器の電源投入
後に「Ｌｏｗ」から「Ｈｉ」になる信号とし、セレクト
制御信号Ｓは搬送波信号Ｌｏｃａｌの半周期分以上とす
る。
【００４９】図９において、制御信号ＣＮＴが「Ｈｉ」
になるとセレクト制御信号Ｓも「Ｈｉ」になり、第１の
ラッチ７には搬送波信号Ｌｏｃａｌが入力される。第１
のラッチ７はクロック信号ＣＬＫが「Ｈｉ」の時は前の
状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の時は
搬送波信号Ｌｏｃａｌをそのまま出力する。第１のラッ
チ７は第２のラッチ８に入力され、クロック信号ＣＬＫ
が「Ｈｉ」の時は第１のラッチ７の出力をそのまま出力
し、クロック信号ＣＬＫが「Ｌｏｗ」の時は前の状態を
保持する。このため図１０に示すように、所定時間τの
区間において、搬送波信号Ｌｏｃａｌが入力されること
でＱ反転信号の初期値が決定される。次にセレクト制御
信号Ｓが「Ｌｏｗ」になると第１のラッチ７にはＱ反転
信号が入力され、図１４に示す従来の９０°移相器と同
様の動作を開始する。
になるとセレクト制御信号Ｓも「Ｈｉ」になり、第１の
ラッチ７には搬送波信号Ｌｏｃａｌが入力される。第１
のラッチ７はクロック信号ＣＬＫが「Ｈｉ」の時は前の
状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の時は
搬送波信号Ｌｏｃａｌをそのまま出力する。第１のラッ
チ７は第２のラッチ８に入力され、クロック信号ＣＬＫ
が「Ｈｉ」の時は第１のラッチ７の出力をそのまま出力
し、クロック信号ＣＬＫが「Ｌｏｗ」の時は前の状態を
保持する。このため図１０に示すように、所定時間τの
区間において、搬送波信号Ｌｏｃａｌが入力されること
でＱ反転信号の初期値が決定される。次にセレクト制御
信号Ｓが「Ｌｏｗ」になると第１のラッチ７にはＱ反転
信号が入力され、図１４に示す従来の９０°移相器と同
様の動作を開始する。
【００５０】このように本実施形態の９０°移相器は電
源投入後にセレクト制御信号ＳによりＱ反転信号の初期
値を決定してから移相動作を開始するため、図１６及び
ず１７に示すように従来の回路で発生していたＱ反転信
号の初期値が電源投入時毎に変化するようなことがな
い。よって、本実施形態の９０°移相器では、搬送波信
号Ｌｏｃａｌからそれぞれの位相が直交し搬送波信号Ｌ
ｏｃａｌとの位相関係が不変はＩ信号とＱ信号が得られ
る。なお、実施の形態１及び２のようにＤラッチの代わ
りにフリップフロップを用いても同様のＩ信号とＱ信号
が得られる。
源投入後にセレクト制御信号ＳによりＱ反転信号の初期
値を決定してから移相動作を開始するため、図１６及び
ず１７に示すように従来の回路で発生していたＱ反転信
号の初期値が電源投入時毎に変化するようなことがな
い。よって、本実施形態の９０°移相器では、搬送波信
号Ｌｏｃａｌからそれぞれの位相が直交し搬送波信号Ｌ
ｏｃａｌとの位相関係が不変はＩ信号とＱ信号が得られ
る。なお、実施の形態１及び２のようにＤラッチの代わ
りにフリップフロップを用いても同様のＩ信号とＱ信号
が得られる。
【００５１】以上のように本実施形態の９０°移相器を
図１１に示す直交変調器中の９０°移相器３０に使用す
れば、ＤＣバイアス値の調整によるキャリアリークの位
相が１８０°反転し、搬送波の干渉によるキャリアリー
クと同相となり、直交変調出力端子で相殺し見かけ上キ
ャンセルしていたキャリアリークが増大するという問題
が解消され、直交変調器の電源投入時に直交変調出力端
子におけるキャリアリークが増大し、再度電源投入した
時に減少するという現象が発生することがない。
図１１に示す直交変調器中の９０°移相器３０に使用す
れば、ＤＣバイアス値の調整によるキャリアリークの位
相が１８０°反転し、搬送波の干渉によるキャリアリー
クと同相となり、直交変調出力端子で相殺し見かけ上キ
ャンセルしていたキャリアリークが増大するという問題
が解消され、直交変調器の電源投入時に直交変調出力端
子におけるキャリアリークが増大し、再度電源投入した
時に減少するという現象が発生することがない。
【００５２】
【発明の効果】以上のように本発明によれば、直交変調
器中の９０°移相器として、入力される搬送波と９０°
移相器から出力される直交する２信号との位相関係が電
源投入時毎に変化しない９０°移相器を用いるため、Ｄ
Ｃバイアス値の調整によるキャリアリークの位相が１８
０°反転し、搬送波の干渉によるキャリアリークと同相
となり、直交変調出力端子で相殺し見かけ上キャンセル
していたキャリアリークが増大するという問題が解消さ
れ、直交変調器の電源投入時に直交変調出力端子におけ
るキャリアリークが増大し、再度電源投入した時に減少
するという現象が発生するのをなくし得る。
器中の９０°移相器として、入力される搬送波と９０°
移相器から出力される直交する２信号との位相関係が電
源投入時毎に変化しない９０°移相器を用いるため、Ｄ
Ｃバイアス値の調整によるキャリアリークの位相が１８
０°反転し、搬送波の干渉によるキャリアリークと同相
となり、直交変調出力端子で相殺し見かけ上キャンセル
していたキャリアリークが増大するという問題が解消さ
れ、直交変調器の電源投入時に直交変調出力端子におけ
るキャリアリークが増大し、再度電源投入した時に減少
するという現象が発生するのをなくし得る。
【００５３】また、９０°移相器の構成によっては、回
路規模の縮小が可能になり、消費電流の削減及び部品削
減を半導体チップ上で実現した場合のチップ面積が削減
され、経済的効果が期待できる。
路規模の縮小が可能になり、消費電流の削減及び部品削
減を半導体チップ上で実現した場合のチップ面積が削減
され、経済的効果が期待できる。
【図１】（Ａ）は本発明の実施の形態１における直交変
調器中の９０°移相器の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
調器中の９０°移相器の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
【図２】本発明の実施の形態１における直交変調器中の
９０°移相器をフリップフロップで構成した場合のブロ
ック図
９０°移相器をフリップフロップで構成した場合のブロ
ック図
【図３】本発明の実施の形態１における９０°移相器の
タイミングチャート
タイミングチャート
【図４】本発明の実施の形態１における９０°移相器の
フリップフロップの組み合わせを変えた場合のタイミン
グチャート
フリップフロップの組み合わせを変えた場合のタイミン
グチャート
【図５】（Ａ）は本発明の実施の形態２における直交変
調器中の９０°移相器の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
調器中の９０°移相器の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
【図６】本発明の実施の形態２における９０°移相器の
タイミングチャート
タイミングチャート
【図７】（Ａ）は本発明の実施の形態２における直交変
調器中の９０°移相器の搬送波信号とクロック信号と位
相関係が変化した場合の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
調器中の９０°移相器の搬送波信号とクロック信号と位
相関係が変化した場合の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
【図８】本発明の実施の形態２における直交変調器中の
９０°移相器の搬送波信号とクロック信号と位相関係が
変化した場合のタイミングチャート
９０°移相器の搬送波信号とクロック信号と位相関係が
変化した場合のタイミングチャート
【図９】（Ａ）は本発明の実施の形態３における直交変
調器中の９０°移相器の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
調器中の９０°移相器の構成を示すブロック図、（Ｂ）
は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏ
ｗ」になった時の動作状態を示す説明図
【図１０】本発明の実施の形態３における９０°移相器
のタイミングチャート
のタイミングチャート
【図１１】一般的な直交変調器の構成を示すブロック図
【図１２】キャリアリークの発生原因を示す説明図
【図１３】キャリアリークを抑圧する方法を示し説明図
【図１４】従来の２逓倍２分周方式の９０°移相器の構
成を示すブロック図
成を示すブロック図
【図１５】従来の２逓倍２分周方式の９０°移相器をフ
リップフロップで構成した場合のブロック図
リップフロップで構成した場合のブロック図
【図１６】従来の２逓倍２分周方式の９０°移相器にお
いてＱ反転信号の初期値がＬｏｗの場合のタイミングチ
ャート
いてＱ反転信号の初期値がＬｏｗの場合のタイミングチ
ャート
【図１７】従来の２逓倍２分周方式の９０°移相器にお
いてＱ反転信号の初期値がＨｉの場合のタイミングチャ
ート
いてＱ反転信号の初期値がＨｉの場合のタイミングチャ
ート
１ 搬送波入力端子 ２ 直交ベースバンド信号Ｉ出力端子 ３ 直交ベースバンド信号Ｑ出力端子 ４ ２逓倍回路（２逓倍手段） ５、６、７、８ Ｄタイプラッチ ９、１０ Ｄタイプフリップフロップ １１、１４ Ｄ入力端子 １２、１５ Ｑ出力端子 １３、１６ クロック端子 １７ Ｑ反転出力端子 １９ 切替手段 ２０ 制御信号入力端子 ２１ 遅延回路 ２２ ゲート ３０ ９０°移相器 ３１、３２ ミキサ ３３ 加算器 ３４ 搬送波入力端子 ３５ 直交ベースバンド信号Ｉ出力端子 ３６ 直交ベースバンド信号Ｑ出力端子 ３７ 直交変調出力端子
Claims (4)
- 【請求項１】 入力される搬送波からそれぞれの位相が
直交する２信号に変換し前記搬送波と前記直交する２信
号との位相関係を不変にして出力する移相手段と、前記
移相手段から出力される直交する２信号とそれぞれの位
相が直交する２つの変調ベースバンド信号を掛け合わせ
る第１及び第２の乗算手段と、前記第１及び第２の乗算
手段の出力を加算する加算手段とを備えたことを特徴と
する直交変調器。 - 【請求項２】 移相手段は、入力される搬送波を２逓倍
する２逓倍手段と、前記２逓倍手段の出力に同期して前
記搬送波の値の記憶及び保持を繰り返す複数の記憶回路
を縦続接続して前記搬送波の位相を変化させる移相回路
から構成されることを特徴とする請求項１記載の直交変
調器。 - 【請求項３】 移相手段は、入力される搬送波を２逓倍
する２逓倍手段と、前記２逓倍手段の出力に同期して前
記搬送波の値の通過及び保持を繰り返す複数の記憶回路
を縦続接続して前記搬送波の位相を変化させる移相回路
から構成されることを特徴とする請求項１記載の直交変
調器。 - 【請求項４】 移相手段は、入力される搬送波を２逓倍
する２逓倍手段と、前記２逓倍手段の出力に同期して入
力の値の通過及び保持を繰り返す複数の記憶回路を縦続
接続して前記搬送波の位相を変化させる移相回路と、前
記入力を前記搬送波または前記移相回路の出力に切り替
える切替手段と、前記切替手段を制御する制御手段とか
ら構成されることを特徴とする請求項１記載の直交変調
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538197A JP3701432B2 (ja) | 1997-04-09 | 1997-04-09 | 直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538197A JP3701432B2 (ja) | 1997-04-09 | 1997-04-09 | 直交変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10285230A true JPH10285230A (ja) | 1998-10-23 |
| JP3701432B2 JP3701432B2 (ja) | 2005-09-28 |
Family
ID=14406109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10538197A Expired - Fee Related JP3701432B2 (ja) | 1997-04-09 | 1997-04-09 | 直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3701432B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009268053A (ja) * | 2007-07-02 | 2009-11-12 | Sony Corp | Ｉｑ信号発生器のためのスワップ機能を実施するためのシステム及び方法 |
-
1997
- 1997-04-09 JP JP10538197A patent/JP3701432B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009268053A (ja) * | 2007-07-02 | 2009-11-12 | Sony Corp | Ｉｑ信号発生器のためのスワップ機能を実施するためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3701432B2 (ja) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570425B2 (en) | Phase difference signal generator and multi-phase clock signal generator having phase interpolator | |
| GB2373384A (en) | A duty cycle correction circuit using a delay-locked-loop | |
| US20060091922A1 (en) | Duty cycle correction | |
| JPH07202652A (ja) | 位相変調クロックパルス発生器 | |
| JP2002344308A (ja) | 奇数分周器とそれを用いた９０度移相器 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US6529052B2 (en) | Frequency multiplier based on exclusive-or gate and frequency divider | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| US6798266B1 (en) | Universal clock generator using delay lock loop | |
| US7061293B2 (en) | Spread spectrum clock generating circuit | |
| CN210157160U (zh) | 数字时钟倍频电路系统 | |
| US6329861B1 (en) | Clock generator circuit | |
| JPH10285230A (ja) | 直交変調器 | |
| US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
| US5969548A (en) | Frequency divider with low power consumption | |
| US20170359164A1 (en) | Phase-shifter circuit and method of generating a phase-shifted form of a reference timing signal | |
| JP2004525548A (ja) | 精密位相生成装置 | |
| KR950003527B1 (ko) | I상과 q상간의 지연을 제거하는 cpsk 변조기 | |
| CN110892641B (zh) | 多相时钟发生器 | |
| JPH07336217A (ja) | 信号処理回路 | |
| JP2002215570A (ja) | データ保持回路 | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| EP0383455A1 (en) | Two-phase clock driver | |
| JP2722919B2 (ja) | クロック間ディレイ生成回路 | |
| JPH11150479A (ja) | パルス幅信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050713 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |