CN102324930A - 基于GaAs HBT器件的超高速8/9双模预分频器 - Google Patents

Abstract

本发明公开了一种基于GaAs HBT器件的超高速8/9双模预分频器，主要解决现有技术工作频率低、相位噪声高的问题。它包括一个2/3双模分频器、一个异步除4分频器、一个模式选择逻辑电路。2/3双模分频器由两个嵌入与非门的D触发器构成，除4分频器由两异步连接的D触发器构成，模式选择逻辑电路由一个三输入或非门和一个非门构成。该预分频器路中的所有晶体管均采用异质结材料为InGaP/GaAs的GaAs单异质结双极晶体管。本发明在模式控制信号的控制下能实现8分频或9分频功能，具有工作频率高、相位噪声低、工作速度快和优良的高低温特性及较好的抗辐照性能，可应用在高频段收发系统中的频率合成器中。

Description

基于GaAs HBT器件的超高速8/9双模预分频器

技术领域

本发明属于集成电路设计技术领域，涉及分频器，尤其涉及一种基于GaAs HBT器件的超高速8/9双模预分频器，可用于超高速频率合成器中。 

技术背景

基于锁相环PLL的频率合成器是通讯系统中收发器前端电路的重要组成部件。随着通信技术的发展，无线通信频段不断提高，甚至到达了几十GHz，这样就要求设计相应的高速锁相环。 

锁相式频率合成器是由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及可编程分频器组成，如图1所示。其中可编程分频器和压控振荡器是工作在最高频的两个模块。因此提高可编程分频器的速度等于解决了频率合成器速度上限中的一个瓶颈。 

可编程分频器一般由程序分频器或预分频器加上程序分频器组成。如果可编程分频器只含有程序分频器，而没有预分频器，可编程分频器的最高工作频率就会因为程序分频器的工作频率较低而受到限制。为了解决这个问题，常用预分频器将VCO输出的频率分频到较低频率区处理。预分频器是由二的幂次方来分频，常用的有单模、双模和四模预分频器。但由于采用单模预分频器时，如果要获得原先同样的频率分辨力，就需要牺牲转换时间来换取分辨力，所以业界一般都采用双模或更多模预分频器，其中最常用的为双模预分频器。而双模预分频器中常用的是2/3双模预分频器、4/5双模预分频器和8/9双模预分频器。由于超高速频率综合器所需的分频比较高，所以一般都采用8/9双模预分频器。一般采用8/9双模预分频器的可编程分频器的电路示意图，如图2所示。 

目前，8/9双模预分频器一般都采用MOS管搭建。如文献“2008 IEEE Radio Frequency Integrated Circuits Symposium，pp.434-434《Sub-mW Multi-GHz CMOS Dual-Modulus Prescalers Based on Programmable Injection-Locked Frequency Dividers》”报道了由Xiaopeng Yu、Jianjun Zhou、Xiaolang Yan等人设计的一个8/9双模预分频器，其功耗为0.29mW，可工作到5.5GHz。文献“2009 International Conference on Emerging Trends in Electronic and Photonic Devices & Systems(ELECTRO-2009)，pp.173-176《Design of a Low-Power 10GHz Frequency Divider using Extended True Single Phase Clock(E-TSPC) Logic》”也报道了由Amin Bazzazi和Abdolreza Nabavi仿真出的一个分频器，该分频器中的8/9双模预分频器由于采用MOS管搭建，因而存在如下缺点： 

1)处理VCO输出的高频频率较困难； 

2)相位噪声高，使预分频器输出的信号纯度不够； 

3)工作速度慢，不适合应用于高速频率综合器； 

4)高低温特性和抗辐照性能差。 

发明内容

本发明的目的在于避免上述已有技术的缺点，提出一种基于GaAs HBT器件的超高速8/9双模预分频器，以方便处理压控振荡器输出的高频频率，降低相位噪声，提高工作速度和高低温特性及抗辐照性能。 

为实现上述目的，本发明包括： 

2/3双模分频器，用于根据模式选择逻辑电路的输出信号对来自压控振荡器的高频信号除以2或3，得到输出信号送给异步除4分频器； 

异步除4分频器，用于对2/3双模分频器的输出信号进行4分频后输出，并另外产生两个输出信号送给模式选择逻辑电路； 

模式选择逻辑电路，用于接收程序分频器的输出信号和异步除4分频器的两个输出信号，得到的输出信号送给2/3双模分频器； 

其特征在于：2/3双模分频器包括两个嵌入与非门的D触发器，每个嵌入与非门的D触发器中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs； 

异步除4分频器包括两个异步连接的D触发器，每个D触发器中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs； 

模式选择逻辑电路包括一个三输入或非门和一个非门，这两个逻辑门均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。 

所述嵌入与非门的D触发器，包括：第一差分电路，第二差分电路，第三差分电路，第四差分电路，第五差分电路，第一交叉耦合电路以及第二交叉耦合电路，其中： 

第一差分电路与第二差分电路连接组成一个与非门；该与非门和第一交叉耦合电路分别与第三差分电路连接，组成一个嵌入与非门的锁存器；该嵌入与非门的锁存器的输 出端分别与第一射极跟随器和第二射极跟随器相连；第四差分电路和第二交叉耦合电路均与第五差分电路连接，组成第一锁存器，该锁存器的输出端与第三射极跟随器以及第四射极跟随器相连，使输出电平符合后级电路输入电平的要求。 

所述异步连接的D触发器，包括：第六差分电路，第七差分电路，第八差分电路，第九差分电路，第三交叉耦合电路以及第四交叉耦合电路，其中： 

第六差分电路和第三交叉耦合电路均与第七差分电路连接，组成第二锁存器，该第二锁存器的输出与第八差分电路相连；第八差分电路和第四交叉耦合电路均与第九差分电路连接，组成第三锁存器。 

本发明与现有技术相比具有如下优点： 

由于本发明采用了异质结材料为InGaP/GaAs的GaAs单异质结双极晶体管，由于该晶体管具有特征频率高、相位噪声低、工作速度快以及高低温特性和抗辐照性能优良的优点，所以由其搭建的预分频器具有如下优点：1)工作频率高，使得处理压控振荡器输出的高频频率更容易，适合应用在高频段的频率合成器中；2)相位噪声低，使其输出的信号更加纯净，并使预分频器所应用的频率合成器的噪声性能更好；3)速度快，使其传输的信号具有很小的延时，从而使预分频器具有更高的精确度，适合应用于高速频率综合器中；4)具有优良的高低温特性和抗辐照性能，当其应用于具有极端气候或受到强烈辐照的场所时，还能继续工作并保持好的性能。 

附图说明

图1是现有锁相环频率合成器的结构示意图； 

图2是采用本发明提供的超高速8/9双模预分频器的可编程分频器的电路示意图； 

图3是本发明基于GaAs HBT器件的超高速8/9双模预分频器结构示意图； 

图4是本发明中的嵌入与非门的D触发器的结构示意图； 

图5是本发明中的异步连接D触发器的结构示意图； 

图6是本发明中的三输入或非门的结构示意图。 

图7是本发明中的非门结构示意图。 

图8是对本发明在8分频模式下的仿真频谱图； 

图9是对本发明在9分频模式下的仿真频谱图。 

具体实施方式

为使本发明的技术方案更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。 

参照图3，本发明提供的超高速8/9双模预分频器100包括2/3双模分频器300、异步除4分频器400、模式选择逻辑电路500。其中，2/3双模分频器300包括两个嵌入与非门的D触发器310和320，每个嵌入与非门的D触发器的电路结构如图4；异步除4分频器400包括两个异步连接的D触发器410和420，每个异步连接D触发器的电路结构如图5；模式选择逻辑电路500包括一个三输入或非门510和一个非门520，其中三输入或非门的电路结构如图6，非门的电路结构如图7。各个电路的连接关系为： 

第一嵌入与非门的D触发器310的反相输出端与第一异步连接D触发器410的时钟信号输入端连接，其D2输入端和正相输出端分别与第二嵌入与非门的D触发器320的反相输出端和D1信号输入端连接；第二嵌入与非门的D触发器320的D2信号输入端接三输入或非门510的输出端；三输入或非门510的第一信号输入端V1接非门520的输出端，此三输入或非门510的第二信号输入端V2、第三信号输入端V3分别与第二异步连接D触发器420的正相输出端和时钟信号输入端连接；第二异步连接D触发器420的时钟信号输入端与第一异步连接D触发器410的正相输出端连接。 

参照图4，本发明中嵌入与非门的D触发器310与320的结构相同，它们均包括：第一差分电路，第二差分电路，第三差分电路，第四差分电路，第五差分电路，第一交叉耦合电路以及第二交叉耦合电路，其中：第一差分电路与第二差分电路连接组成一个与非门，由于这个与非门是嵌入在D触发器中的，使得整个预分频器减少了一个逻辑门的延时，有助于提高预分频器的工作速度，该与非门和第一交叉耦合电路分别与第三差分电路连接，组成一个嵌入与非门的锁存器，该嵌入与非门的锁存器的输出端分别与第一射极跟随器和第二射极跟随器相连，以便使两个射极跟随器的输出电平得以符合第四差分电路对输入电平的要求；第四差分电路和第二交叉耦合电路均与第五差分电路连接，组成第一锁存器，该第一锁存器在时钟信号为高电平时对输入的信号进行传输，且在时钟信号为低电平时保持输出信号不变。所述每一个嵌入与非门的D触发器中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。工作时，第一嵌入与非门的D触发器310先对来自于嵌入与非门的D触发器310和320的两个反相输出端信号进行“与非”操作，然后在压控振荡器输出的时钟信号的上升沿到 来后，将“与非”后得到的信号通过其输出端输出，并分别将输出的正相信号送给第二嵌入与非门的D触发器320的D1信号输入端，将输出的反相信号送给第一异步连接D触发器410的时钟信号输入端；第二嵌入与非门的D触发器320先对分别来自于第一嵌入与非门的D触发器310的正相输出端信号和来自于三输入或非门的输出信号进行“与非”操作，然后在压控振荡器输出的时钟信号的上升沿到来后，将“与非”后得到的信号通过其输出反相信号给第一异步连接D触发器410的D2信号输入端。 

参照图5，本发明中异步连接D触发器410和420的结构相同，它们均包括：第六差分电路，第七差分电路，第八差分电路，第九差分电路，第三交叉耦合电路以及第四交叉耦合电路，其中：第六差分电路和第三交叉耦合电路均与第七差分电路连接，组成第二锁存器，该第二锁存器在时钟信号为低电平时对输入的信号进行传输，而在时钟信号为高电平时保持输出信号不变；第八差分电路和第四交叉耦合电路均与第九差分电路连接，组成第三锁存器，该第三锁存器在时钟信号为高电平时对输入的信号进行传输，而在时钟信号为低电平时保持输出信号不变。所述每个异步连接D触发器中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。工作时，第一异步连接D触发器410在来自于第一嵌入与非门的D触发器310的时钟信号的上升沿到来后，将来自其反相输出端是输入信号通过其输出端输出正相信号送给第二异步连接D触发器410的时钟信号输入端；第二异步连接D触发器420在来自于第一异步连接D触发器410的时钟信号的上升沿到来后，将来自其反相输出端是输入信号通过其输出端输出，输出信号即是所述8/9双模预分频器100的输出信号。 

参照图6，本发明的三输入或非门510，它包括：第十差分电路，第十一差分电路以及第十二差分电路，其中：第十差分电路晶体管与第十一差分电路相连，第十一差分电路与第十二差分电路相连，第十二差分电路的交流地与用作电流源的晶体管Q49相连；这种结构的或非门能够抑制或非门电路中的共模噪声，有助于减少整个预分频器的噪声。所述三输入或非门510中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。工作时，三输入或非门510对分别来自于非门520的输出信号以及来自于异步连接D触发器的两个正相输出信号进行“或非”操作，并将“或非”得到的信号通过其输出端输出，输出的信号送给第二嵌入与非门的D触发器320的D2信号输入端。 

参照图7，本发明中非门520，它包括第十三差分电路和晶体管，晶体管Q52的集 电极与第十三差分电路的交流地相连，为第十三差分电路提供稳定的电流。所述非门520采用电流模式逻辑CML，差分信号只需较低的电压摆幅就能驱动差分对，控制左右两端通断，相当于一个开关。这个非门520中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。工作时，非门520将来自于程序分频器200的模式控制信号MC进行反相，并将反相后的信号通过输出端送给或非门510的第一信号输入端V1。 

本发明提供的超高速8/9双模预分频器100的工作原理如下： 

当模式控制信号MC为低电平时，本发明的8/9双模预分频器100工作在8分频模式下。由于模式控制信号MC为低电平时，三输入或非门510的输出恒为低电平，嵌入与非门的触发器320的输出恒为高电平，即相当于第二嵌入与非门的D触发器320被屏蔽，此时本发明的8/9双模预分频器电路100就相当与一个二分频电路接一个异步的四分频电路。第二异步连接D触发器420的输出信号401会每隔8个压控振荡器的输出的频率f_VCO周期就输出一个周期，从而实现8分频的功能。 

当模式控制信号MC为高电平时，本发明的8/9双模预分频100工作在9分频模式下。由于第二异步连接D触发器420的输出信号401是经过第一异步连接D触发器410的输出信号402分频后得到的信号，所以信号401的频率为信号402的一半。所以当MC为高时，仅在401信号的1/4周期内，故模式选择逻辑电路500的输入信号502为高电平的，此时2/3双模分频器300实现除3分频，整个8/9分频频器100进行除12分频；而在其他时刻，502信号为低电平，2/3双模分频器300实现除2分频，整个8/9分频器100进行除8分频。这样整个8/9双模分频电路100的除频数为： 

$\frac{1}{4}\×12+\frac{3}{4}\×8=9$

其输出信号f_out会每隔9个压控振荡器输出的频率f_VCO周期就输出一个周期，实现9分频的功能。 

本发明的效果可通过以下仿真进一步说明： 

1.仿真条件：在微波仿真软件ADS中，设置送给本发明的8/9双模预分频器100时钟信号为正弦信号，该信号相当于压控振荡器的输出信号，其频率为10GHz、振幅为0.35V；并设置输入8/9双模预分频器100的模式控制信号MC为直流信号，该信号在所要求的不同工作模式下分别取高电平6.9V和低电平6.2V。 

2.仿真内容及成果： 

实验1：在上述仿真条件下，首先取模式控制信号MC为低电平6.2V，对本发明的8/9双模预分频器100在8分频模式下进行瞬态仿真，仿真得到的输出信号的频谱图如图8所示，由图8所示的频谱图可知，本发明的8/9双模预分频器100能够在模式控制信号MC的控制下，将10GHz的输入时钟信号进行8分频操作。 

实验2：在上述仿真条件下，取模式控制信号MC为高电平6.9V，对本发明的8/9双模预分频器100在9分频模式下进行瞬态仿真，仿真得到的输出信号的频谱图如图9所示，由图9所示的频谱图可知，本发明的8/9双模预分频器100能够在模式控制信号MC的控制下，将10GHz的输入时钟信号进行9分频操作。由以上两个仿真结果可知，本发明的8/9双模预分频器100的工作频率高，它至少能处理10GHz的压控振荡器输出信号，适合应用在高频段的频率合成器中。 

综上所述，本发明基于GaAs HBT器件实现了一个超高速8/9双模预分频器，可应用于高频段的收发系统中的频率合成器中。该预分频器处理压控振荡器输出的高频频率容易、相位噪声低、工作速度快，且高低温特性及抗辐照性能优良，具有明显的实用价值。 

以上实施例仅用以说明本发明的技术方案而非限制。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。 

Claims (5)

1.一种基于GaAs HBT器件的超高速8/9双模预分频器，包括：

2/3双模分频器(300)，用于根据模式选择逻辑电路(500)的输出信号对来自压控振荡器的高频信号(301)除以2或3，得到输出信号送给异步除4分频器(400)；

异步除4分频器(400)，用于对2/3双模分频器(300)的输出信号进行4分频后输出，并另外产生两个输出信号送给模式选择逻辑电路(500)；

模式选择逻辑电路(500)，用于接收程序分频器(200)的输出信号和异步除4分频器400的两个输出信号，得到的输出信号送给2/3双模分频器(300)；

其特征在于：

2/3双模分频器(300)包括两个嵌入与非门的D触发器(310，320)，每个嵌入与非门的D触发器中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs；

异步除4分频器(400)包括两个异步连接的D触发器(410，420)，每个D触发器中的晶体管均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs；

模式选择逻辑电路(500)包括一个三输入或非门(510)和一个非门(520)，这两个逻辑门均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。

2.根据权利要求1所述的超高速8/9双模预分频器，其特征在于：所述嵌入与非门的D触发器，包括：第一差分电路(Q1，Q2)，第二差分电路(Q3，Q4)，第三差分电路(Q5，Q6)，第四差分电路(Q13，Q14)，第五差分电路(Q15，Q16)，第一交叉耦合电路(Q7，Q8)以及第二交叉耦合电路(Q15，Q16)，其中：

第一差分电路(Q1，Q2)与第二差分电路(Q3，Q4)连接组成一个与非门；该与非门和第一交叉耦合电路(Q7，Q8)分别与第三差分电路(Q5，Q6)连接，组成一个嵌入与非门的锁存器；该嵌入与非门的锁存器的输出端分别与第一射极跟随器(Q9，Q10)和第二射极跟随器(Q11，Q12)相连；第四差分电路(Q13，Q14)和第二交叉耦合电路(Q17，Q18)均与第五差分电路(Q15，Q16)连接，组成第一锁存器，该锁存器的输出端与第三射极跟随器(Q19，Q20)以及第四射极跟随器(Q21，Q22)相连，使输出电平符合后级电路输入电平的要求。

3.根据权利要求1所述的超高速8/9双模预分频器，其特征在于：所述异步连接的D触发器，包括：第六差分电路(Q29，Q30)，第七差分电路(Q31，Q32)，第八差分电路(Q35，Q36)，第九差分电路(Q37，Q38)，第三交叉耦合电路(Q33，Q34)以及第四交叉耦合电路(Q39，Q40)，其中：

第六差分电路(Q29，Q30)和第三交叉耦合电路(Q33，Q34)均与第七差分电路(Q31，Q32)连接，组成第二锁存器，该第二锁存器的输出与第八差分电路(Q35，Q36)相连；第八差分电路(Q35，Q36)和第四交叉耦合电路(Q39，Q40)均与第九差分电路(Q37，Q38)连接，组成第三锁存器。

4.根据权利要求1所述的超高速8/9双模预分频器，其特征在于：所述三输入或非门(510)，包括：第十差分电路(Q43，Q44)，第十一差分电路(Q45，Q46)以及第十二差分电路(Q47，Q48)，其中：

第十差分电路晶体管(Q43，Q44)与第十一差分电路(Q45，Q46)相连，第十一差分电路(Q45，Q46)与第十二差分电路(Q47，Q48)相连，第十二差分电路(Q47，Q48)的交流地与用作电流源的晶体管(Q49)相连。

5.根据权利要求1所述的超高速8/9双模预分频器，其特征在于：所述非门(520)，包括第十三差分电路(Q50，Q51)和晶体管(Q52)，晶体管(Q52)的集电极与第十三差分电路(Q50，Q51)的交流地相连，为第十三差分电路(Q50，Q51)提供稳定的电流。

Images