CN101800543A - 基于相位切换的高速双模7/8分频器 - Google Patents

基于相位切换的高速双模7/8分频器 Download PDF

Info

Publication number
CN101800543A
CN101800543A CN 201010130481 CN201010130481A CN101800543A CN 101800543 A CN101800543 A CN 101800543A CN 201010130481 CN201010130481 CN 201010130481 CN 201010130481 A CN201010130481 A CN 201010130481A CN 101800543 A CN101800543 A CN 101800543A
Authority
CN
China
Prior art keywords
circuit
frequency
output
tspc
halving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010130481
Other languages
English (en)
Inventor
张为
宋阳
张旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN 201010130481 priority Critical patent/CN101800543A/zh
Publication of CN101800543A publication Critical patent/CN101800543A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

一种基于相位切换的高速双模7/8分频器，包括：依次相连的第一级电流模式逻辑二分频电路、第二级电流模式逻辑二分频电路、四选一电路和TSPC二分频电路，TSPC二分频电路输出分别连接TSPC D触发器和二输入或非门电路，TSPC D触发器输出连接二输入或非门电路，二输入或非门电路输出连接相位切换控制电路，相位切换控制电路还连接四选一电路。本发明用或非逻辑代替了传统相位切换结构中的与非逻辑，无须起延迟作用的反相器链，消除了回路延迟和相位切换控制信号的多余脉冲；采用相位由大到小的切换顺序，彻底消除了由于切换时间的偏差造成的毛刺，从而提高了整个分频器电路的工作速度和精确度。

Description

基于相位切换的高速双模7/8分频器
技术领域
本发明涉及一种分频器。特别是涉及一种包括有第一级电流模式逻辑二分频电路、第二级电流模式逻辑二分频电路、四选一电路、TSPC二分频电路、TSPC D触发器、以及相位切换控制电路的基于相位切换的高速双模7/8分频器。
背景技术
频率合成技术在通信技术迅猛发展的需求之下，不断提高准确度和稳定度，并广泛应用于移动通信、无线局域网、数字电视、卫星定位等各个新兴技术领域。锁相环频率合成器是目前频率合成器的主流，它按照接受与发射系统的要求，通过可编程分频器，实现频率可调的信号输出。其中，由于高速分频器直接工作在压控振荡器输出的最高频率处，是影响锁相环频率合成器速度和精确度的关键电路。为了实现电路低功耗和高频率输出，一股采用相位切换结构实现双模分频。但是在传统相位切换结构中，反馈电路的延迟和切换时产生的毛刺会大大影响分频器的精确度和工作速度。传统相位切换结构的分频器如图1所示。
问题1：信号经两级二分频器之后，得到四路正交信号。在PS计数器输出的选择信号使能有效时，处于切换状态。四路正交信号从PH1到PH4顺序进行切换，由与非门输出下降沿控制切换，如图2所示。其中TD1为反相器延迟链构成的MUX4到NAND的延时，TD2为可能出现的偏差。切换时一旦出现偏差，输出信号会产生毛刺，导致切换错误，如图中虚线部分。
问题2：PS计数器输出的选择信号经TSPC D触发器同步后，与7/8分频器的输出信号一同作为与非门逻辑电路的两个输入。与非门的输出是相位切换的控制信号。由于选择信号的延迟，与非门的输出总会多出一个脉冲，即图3中TD3延迟造成的脉冲，导致切换的周期数变多。如果把7/8分频器的输出信号延迟之后再作为与非门的输入，相位切换的控制信号也会延迟，造成切换时间的偏差，导致问题1中的切换错误。
传统的相位切换结构采用与非门作为控制信号生成的组合逻辑，必须通过反相器链进行延迟，使切换控制信号出现在固定的四分之一周期内才能保证相位切换正确，如果偏出该范围就会导致错误脉冲的出现。
发明内容
本发明所要解决的技术问题是，提供一种能够消除回路延迟和相位切换控制信号的多余脉冲，以及由于切换时间的偏差造成的毛刺，从而提高了整个分频器电路的工作速度和精确度的基于相位切换的高速双模7/8分频器。
本发明所采用的技术方案是：一种基于相位切换的高速双模7/8分频器，包括：第一级电流模式逻辑二分频电路、第二级电流模式逻辑二分频电路、四选一电路、TSPC二分频电路、TSPC D触发器、以及相位切换控制电路，还设置有二输入或非门电路，其中，
所述的第一级电流模式逻辑二分频电路的差分输入端接外部差分输入信号，第一级电流模式逻辑二分频电路的两输出端接第二级电流模式逻辑二分频电路的差分输入端；
所述的第二级电流模式逻辑二分频电路的输出是四路正交信号，所述的四路正交信号的端点分别对应连接四选一电路的四路数据输入端；
所述的TSPC二分频电路的输入端接四选一电路的输出端，输出端作为TSPC二分频电路的输出；
所述的TSPC D触发器的时钟输入端接TSPC二分频电路的输出，数据输入端接来自外部PS计数器的选择信号，反向输出端接二输入或非门电路的第二输入端；
所述的相位切换控制电路的输出端分别对应连接四选一电路的选择控制端的低位和高位。
所述的四路正交信号是按照相位由小到大排列，切换是采用相位由大到小的切换顺序。
高速双模7/8分频器的输出信号是从TSPC二分频电路的输出端引出。
本发明的基于相位切换的高速双模7/8分频器，用或非逻辑代替了传统相位切换结构中的与非逻辑，无须起延迟作用的反相器链，消除了回路延迟和相位切换控制信号的多余脉冲；采用相位由大到小的切换顺序，彻底消除了由于切换时间的偏差造成的毛刺，从而提高了整个分频器电路的工作速度和精确度。
附图说明
图1是传统相位切换结构的双模分频器电路图；
图2是传统相位切换时序图；
图3是传统相位切换控制信号；
图4是本发明的相位切换结构高速7/8分频器电路图；
图5是本发明的相位切换时序图；
图6是本发明的相位切换控制信号。
10：第一级电流模式逻辑二分频电路      11：第二级电流模式逻辑二分频电路
12：四选一电路                        13：TSPC二分频电路
14：TSPC D触发器                      15：二输入或非门电路
16：相位切换控制电路
具体实施方式
下面结合实施例和附图对本发明的基于相位切换的高速双模7/8分频器做出详细说明。
本发明的基于相位切换的高速双模7/8分频器，使相位从大到小进行切换，切换控制信号可以出现在其后续四分之三的周期内，从而保证切换不出现错误。这种方式极大增加了切换控制信号的容错区间，在正常电路延迟时间范围内，完全避免了分频信号多余脉冲的产生；同时本发明采用或非逻辑代替传统结构中的与非逻辑，从根本上消除了选择信号错误脉冲产生的可能性。
如图4所示，本发明的基于相位切换的高速双模7/8分频器，包括：第一级电流模式逻辑二分频电路10、第二级电流模式逻辑二分频电路11、四选一电路12、TSPC二分频电路13、TSPC D触发器14、以及相位切换控制电路16，还设置有二输入或非门电路15，其中，
所述的第一级电流模式逻辑二分频电路10的差分输入端IN、INB接外部差分输入信号，第一级电流模式逻辑二分频电路10的两输出端接第二级电流模式逻辑二分频电路11的差分输入端IN、INB；
所述的第二级电流模式逻辑二分频电路11的输出是四路正交信号，按照相位由小到大排列分别是PH1、PH2、PH3、PH4，采用相位由大到小的切换顺序。所述的四路正交信号的端点分别对应连接四选一电路12的四路数据输入端D3、D2、D1、D0，即，PH1对应D3，PH2对应D2，PH3对应D1，PH4对应D0；切换模块工作时，四选一电路的输出信号反向从PH4向PH1切换，切换波形如图5所示，其中M为切换控制信号允许出现的范围，D为MUX4信号上升沿到或非门控制信号输出之间可能存在的偏差，只要D＜M就可以保证正确分频。
所述的TSPC二分频电路13的输入端接四选一电路12的输出端MUX4_1，输出端作为TSPC二分频电路13的输出OUT7_8；
所述的TSPC D触发器14的时钟输入端接TSPC二分频电路13的输出OUT7_8，数据输入端接来自外部PS计数器的选择信号M，反向输出端接二输入或非门电路15的第二输入端；
所述的相位切换控制电路16的输出端K0、K1分别对应连接四选一电路12的选择控制端的低位和高位。
本发明的基于相位切换的高速双模7/8分频器，在切换状态下，四选一电路12输出的信号经过TSPC二分频电路13之后，得到7分频信号。是否切换由外部PS计数器给出的选择信号控制。选择信号首先通过TSPC D触发器14同步，使得TSPC D触发器14的输出信号的低电平宽度是7/8分频信号周期的n倍，其中n为PS计数器控制的切换使能次数。TSPC D触发器14输出信号为低电平时，7/8分频信号能够通过二输入或非门电路15，产生相位切换控制信号。也就是说，这n个周期内进行相位切换，整个分频器进行7分频。此时如上所述，即使经TSPC D触发器14同步的选择信号略有延迟，由于使用或非逻辑和反向切换方式，就不会像传统形式那样产生多余的脉冲，切换周期数n不会发生错误，如图6所示。其中TD4是可能产生的延迟，这个延迟时间不会导致错误脉冲的出现。这样不需要把或非门的另一路信号加反相器链进行延迟，从而既降低了电路延迟，又使得切换更加准确，从而提高整个分频电路的工作速度和精确度。
本发明的基于相位切换的高速双模7/8分频器，可采用现有CMOS工艺实现。

Claims (3)

1.一种基于相位切换的高速双模7/8分频器，包括：第一级电流模式逻辑二分频电路(10)、第二级电流模式逻辑二分频电路(11)、四选一电路(12)、TSPC二分频电路(13)、TSPC D触发器(14)、以及相位切换控制电路(16)，其特征在于，还设置有二输入或非门电路(15)，其中，
所述的第一级电流模式逻辑二分频电路(10)的差分输入端接外部差分输入信号，第一级电流模式逻辑二分频电路(10)的两输出端接第二级电流模式逻辑二分频电路(11)的差分输入端；
所述的第二级电流模式逻辑二分频电路(11)的输出是四路正交信号(PH1、PH2、PH3、PH4)，所述的四路正交信号的端点分别对应连接四选一电路(12)的四路数据输入端(D3、D2、D1、D0)；
所述的TSPC二分频电路(13)的输入端接四选一电路(12)的输出端(MUX4_1)，输出端作为TSPC二分频电路(13)的输出(OUT7_8)；
所述的TSPC D触发器(14)的时钟输入端接TSPC二分频电路(13)的输出(OUT7_8)，数据输入端接来自外部PS计数器的选择信号(M)，反向输出端接二输入或非门电路(15)的第二输入端；
所述的相位切换控制电路(16)的输出端(K0、K1)分别对应连接四选一电路(12)的选择控制端的低位和高位。
2.根据权利要求1所述的基于相位切换的高速双模7/8分频器，其特征在于，所述的四路正交信号(PH1、PH2、PH3、PH4)是按照相位由小到大排列，切换是采用相位由大到小的切换顺序。
3.根据权利要求1所述的基于相位切换的高速双模7/8分频器，其特征在于，高速双模7/8分频器的输出信号(OUT7_8)是从TSPC二分频电路(13)的输出端引出。
CN 201010130481 2010-03-23 2010-03-23 基于相位切换的高速双模7/8分频器 Pending CN101800543A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010130481 CN101800543A (zh) 2010-03-23 2010-03-23 基于相位切换的高速双模7/8分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010130481 CN101800543A (zh) 2010-03-23 2010-03-23 基于相位切换的高速双模7/8分频器

Publications (1)

Publication Number Publication Date
CN101800543A true CN101800543A (zh) 2010-08-11

Family

ID=42596068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010130481 Pending CN101800543A (zh) 2010-03-23 2010-03-23 基于相位切换的高速双模7/8分频器

Country Status (1)

Country Link
CN (1) CN101800543A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594336A (zh) * 2011-01-06 2012-07-18 上海华虹集成电路有限责任公司 切换无毛刺的时钟分频电路
CN109358757A (zh) * 2018-11-09 2019-02-19 加弘科技咨询(上海)有限公司 基于四分频电路的四节点服务器kvm切换器及服务器
CN116527045A (zh) * 2023-07-03 2023-08-01 麦斯塔微电子(深圳)有限公司 应用于多模分频器的分频控制电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202544A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 基于相位切换的无毛刺cmos射频分频器
CN101309082A (zh) * 2007-05-16 2008-11-19 中国科学院电子学研究所 基于时钟借用频率控制的相位切换多模分频方法及分频器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202544A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 基于相位切换的无毛刺cmos射频分频器
CN101309082A (zh) * 2007-05-16 2008-11-19 中国科学院电子学研究所 基于时钟借用频率控制的相位切换多模分频方法及分频器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《CNKI-中国优秀硕士论文全文数据库》 20070107 樊敏 CMOS集成锁相式频率合成器设计 第3.2.3节 1-3 , 2 *
《CNKI-中国优秀硕士论文全文数据库》 20080501 周永奇 小数频率合成器中的小数分频器设计 第3.1.1节 1-3 , 2 *
《IEEE journal of solid-state circuits》 19960731 Jan Craninckx et al A 1.75-GHz/3-V Dual-Modulus Divide-by-128/129 Prescaler in 0.7-um CMOS 第890-897页 1-3 第31卷, 第7期 2 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594336A (zh) * 2011-01-06 2012-07-18 上海华虹集成电路有限责任公司 切换无毛刺的时钟分频电路
CN109358757A (zh) * 2018-11-09 2019-02-19 加弘科技咨询(上海)有限公司 基于四分频电路的四节点服务器kvm切换器及服务器
CN109358757B (zh) * 2018-11-09 2024-01-12 加弘科技咨询(上海)有限公司 基于四分频电路的四节点服务器kvm切换器及服务器
CN116527045A (zh) * 2023-07-03 2023-08-01 麦斯塔微电子(深圳)有限公司 应用于多模分频器的分频控制电路及方法
CN116527045B (zh) * 2023-07-03 2023-10-20 麦斯塔微电子(深圳)有限公司 应用于多模分频器的分频控制电路及方法

Similar Documents

Publication Publication Date Title
US20210313975A1 (en) Bi-directional adaptive clocking circuit supporting a wide frequency range
TWI442704B (zh) 用以在一特定時間間隔過程中計數輸入脈衝之裝置
US5623223A (en) Glitchless clock switching circuit
CN103546125B (zh) 一种多选一无毛刺时钟切换电路
CN101227184B (zh) 高速占空比校准电路
CN102158208B (zh) 基于振荡环电路的全程可调数字脉宽调制器
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
CN103229420A (zh) 跨着倍频程边界具有同步范围扩展的分频器
CN110365317A (zh) 具有自适应延迟补偿的高精度混合型数字脉宽调制器
US20090278567A1 (en) Semiconductor digital circuit, fifo buffer circuit, and data transferring method
CN110120798A (zh) 一种双沿触发混合结构的dpwm电路及其控制方法
CN102324930A (zh) 基于GaAs HBT器件的超高速8/9双模预分频器
CN101800543A (zh) 基于相位切换的高速双模7/8分频器
CN106230408A (zh) 基于数字延时的数字脉冲宽度调制器
US20080012605A1 (en) Glitch-free clock switcher
US20110148480A1 (en) Divider with Enhanced Duty Cycle for Precision Oscillator Clocking Sources
CN114167943A (zh) 一种可编程逻辑芯片的时钟偏移可调的芯片时钟架构
CN101841332A (zh) 一种数字锁相环
CN111710353B (zh) 实施精确占空比控制的双数据速率电路和数据生成方法
CN101309082B (zh) 基于时钟借用频率控制的相位切换多模分频方法及分频器
WO2014169681A1 (zh) 一种多模可编程分频器
CN102468843A (zh) 一种数字延迟线电路及延迟锁相环电路
CN102201802A (zh) 防毛刺时钟选择器的时序优化方法及其电路
CN101944906A (zh) 基于相位旋转器的分频器
WO2022110235A1 (zh) 芯片及时钟检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100811