CN101854173A - 基于ECL的InGaP/GaAs HBT超高速二分频电路 - Google Patents
基于ECL的InGaP/GaAs HBT超高速二分频电路 Download PDFInfo
- Publication number
- CN101854173A CN101854173A CN 201010199147 CN201010199147A CN101854173A CN 101854173 A CN101854173 A CN 101854173A CN 201010199147 CN201010199147 CN 201010199147 CN 201010199147 A CN201010199147 A CN 201010199147A CN 101854173 A CN101854173 A CN 101854173A
- Authority
- CN
- China
- Prior art keywords
- emitter
- difference channel
- difference
- emitter follower
- follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种基于射极耦合逻辑ECL的InGaP/GaAs HBT超高速二分频电路，主要解决现有分频电路工作频率范围比较窄，频率低，芯片制造成本高的问题。该二分频电路主要由6个差分电路、4个射极跟随器和6个偏置电路组成，第二差分电路和第三差分电路通过第一射极跟随器和第二射极跟随器连接到第五差分电路；第五差分电路和第六差分电路通过第三射极跟随器和第四射极跟随器连接到第二差分电路，形成主从结构的触发器；第一至第六差分电路和第一至第四射极跟随器构成射极耦合逻辑ECL电路。本发明兼有ECL和InGaP/GaAs HBT二者的优点，抗共模干扰能力强，电流增益稳定，工作频率高，适用于作中规模超高速N级级联的2N分频器和无线收发机中的锁相环式频率综合器。
Description
技术领域
本发明属于集成电路设计的技术领域，特别涉及一种基于射极耦合逻辑ECL的InGaP/GaAs异质结双极晶体管HBT超高速二分频电路，可用于集成电路设计及信号处理。
背景技术
分频电路是一种能够把输入的高频信号经过处理输出低频率的信号电路，广泛应用于通信设备中。通常，使用触发器电路或锁存器电路来实现。分频电路作为锁相环的重要组成部分，其工作的速度直接决定了锁相环的应用范围，高速通信是信息时代发展的必然趋势。因此，提高分频电路的工作速度势在必行。
CMOS分频器工作速度慢，而基于ECL的InGaP/GaAs异质结双极晶体管二分频电路工作速度快，可以有效地提高高频开关性能，满足现代超高速通信系统的要求。
相对于传统的CMOS和晶体管晶体管逻辑TTL工艺，射极耦合逻辑ECL具有以下适合超高速电路的特点：1.ECL的输出阻抗低和输入阻抗高，使之可以适合于驱动长的可控阻抗传输线。2.ECL逻辑摆幅小，典型800mV，高低电平之间的转换迅速，带来的交流功耗更小，而且可以减少在高速应用中串扰和电磁干扰EMI带来的问题。3.ECL器件的工艺能够提供差分信号，抗共模干扰能力强，接收容差大，无须额外参考电平来作为判决门限。4.ECL的交流功耗相对于频率来说近似为常数，而TTL和CMOS的交流功耗是随频率的增加而增加的。5.在时钟分配的应用方面，由ECL时钟驱动产生的时钟并发性更好，也就是输出时钟之间的偏移更小。
从材料和器件结构来看，InGaP/GaAs异质结双极晶体管具有以下适合超高速混合信号集成电路的特点：InGaP/GaAs HBT价带偏移大，导带偏移小，使得电流增益稳定，可靠性高；外延层决定频率特性，对光刻水平要求低，成品率高，器件匹配性好；采用半导体绝缘衬底拥有更好的模拟—数字隔离，偏置方便。
在多种分频电路当中，触发式分频电路工作速度最快。典型的触发式分频电路结构框图如图1所示。这种分频电路由两个L锁存器级联而成。该锁存器采用如图2所示的主从结构D触发器，主结构和从结构直接连接，差分输入差分输出。这种分频电路虽然可以实现对输入信号的二分频，但存在的不足是工作频率范围窄、工作频率低、芯片制造成本高。
发明内容
本发明的目的在于避免上述已有技术的不足，提出一种基于ECL的InGaP/GaAs HBT超高速二分频电路，以展宽电路工作频率范围，提高工作频率，降低芯片制造成本。该分频器通过N级级联，可实现中规模2N分频功能，N为自然数，用在锁相环中能显著提高锁相环的工作速度。
实现本发明目的技术方案是结合InGaP/GaAs HBT和射极耦合逻辑ECL两者的特点组成二分频电路。该分频电路包括：第一锁存器L1和第二锁存器L2，其中：
第一锁存器L1，主要包括：
第一差分电路Q2与Q3，与第二差分电路和第三差分电路连接，用于差分信号输入；
第二差分电路Q4与Q5，用于差分放大；
第三差分电路Q6与Q7，用于差分放大；
第一射极跟随器Q9与Q11，用于提高输入阻抗，降低输出阻抗，其输出信号与第二差分电路输出信号同步变化；
第二射极跟随器Q8与Q10，用于提高输入阻抗，降低输出阻抗，其输出信号与第二差分电路输出信号同步变化；
第二锁存器L2，主要包括：
第四差分电路Q15与Q16，与第五差分电路和第六差分电路连接，用于差分信号输入；
第五差分电路Q17与Q18，用于差分放大；
第六差分电路Q19与Q20，用于差分放大；
第三射极跟随器Q22与Q24，用于提高输入阻抗，降低输出阻抗，其输出信号与第五差分电路输出信号同步变化；
第四射极跟随器Q21与Q23，用于提高输入阻抗，降低输出阻抗，其输出信号与第五差分电路输出信号同步变化；
所述的第二差分电路和第三差分电路通过第一射极跟随器和第二射极跟随器连接到第五差分电路，所述的第五差分电路和第六差分电路通过第三射极跟随器和第四射极跟随器连接到第二差分电路，形成主从结构的触发器。
所述的第一至第六差分电路和第一至第四射极跟随器，均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。
上述二分频电路，其中所述的第一差分电路的发射极连接有第一差分偏置电路Q1，第一射极跟随器和第二射极跟随器的发射极分别连接有第一射随器偏置电路Q13和第二射随器偏置电路Q12；第四差分电路的发射极连接有第四差分偏置电路Q14，第三射极跟随器和第四射极跟随器的发射极分别连接有第三射随器偏置电路Q26和第四射随器偏置电路Q25。
本发明由于二分频电路使用InGaP/GaAs异质结双极晶体管HBT，实现了电流增益稳定，偏置方便，提高了分频电路的工作频率；同时由于使用主从电路的触发器结构，第一至第六差分电路和第一至第四射极跟随器构成射极耦合逻辑ECL电路，提高了输入阻抗，降低了输出阻抗，实现了差分信号的输入，抑制了共模噪声，解决了交流功耗大的，增强了分频器自身电路的稳定性。
仿真实验表明，该二分频电路最高工作频率达到25.2GHZ，工作频率范围从DC到25.2GHZ；输入频率为25.2GHZ，输入功率为6.759dBm，输出频率为12.6GHZ，输出功率为-5.615dBm。通过级联N级这种分频电路，可实现中规模2N分频功能，N为自然数。
附图说明
图1为现有的双极型二分频电路的结构框图；
图2为现有的双极型二分频电路的电路图；
图3为本发明的基于ECL的InGaP/GaAs HBT超高速二分频电路结构框图；
图4为本发明的基于ECL的InGaP/GaAs HBT超高速二分频电路电路图；
图5为本发明仿真中的仿真原理图；
图6为本发明仿真中的仿真结果图。
具体实施方式
参照图3，本发明主要由6个差分电路、4个射极跟随器和6个偏置电路组成。其中第一差分电路的输入端与差分输入信号连接，输出端与第二差分电路和第三差分电路输入端连接，第二差分电路和第三差分电路的输出端分别连接到第一射极跟随器和第二射极跟随器输入端，构成第一锁存器L1。第四差分电路的输入端与差分输入信号连接，输出端与第五差分电路和第六差分电路输入端连接，第五差分电路和第六差分电路输出端分别连接到第三射极跟随器和第四射极跟随器输入端，构成第二锁存器L2。第一射极跟随器和第二射极跟随器输出端与第五差分电路输入端连接，第三射极跟随器和第四射极跟随器输出端与第二差分电路输入端连接，构成主从触发器结构。第一差分偏置电路输出端与第一差分电路输入端连接，第一射随器偏置电路的输出端与第一射极跟随器输入端连接，第二射随器偏置电路的输出端与第二射极跟随器输入端连接，第四差分偏置电路的输出端与第四差分电路输入端连接，第三射随器偏置电路的输出端与第三射极跟随器输入端连接，第四射随器偏置电路输出端与第四射极跟随器输入端连接。第三射极跟随器与第四射极跟随器的输出端作为差分信号的输出端。
参照图4，第一差分电路主要由异质结双极晶体管Q2与Q3组成，第二差分电路主要由异质结双极晶体管Q4、Q5及外围电阻R1、R2连接组成，第三差分电路主要由异质结双极晶体管Q6、Q7及外围电阻R1、R2连接组成；第一射极跟随器主要由异质结双极晶体管Q9与Q11组成，第二射极跟随器主要由异质结双极晶体管Q8与Q10组成；第一差分偏置电路主要由异质结双极晶体管Q1与电阻R3组成，第一射随器偏置电路主要由异质结双极晶体管Q13与电阻R5组成，第二射随器偏置电路主要由异质结双极晶体管Q12与电阻R4组成；第四差分电路主要由异质结双极晶体管Q15与Q16组成，第五差分电路主要由质结双极晶体管Q17、Q18及外围电阻R6、R7组成，第六差分电路主要由质结双极晶体管Q19、Q20及外围电阻R6、R7组成；第三射极跟随器主要由异质结双极晶体管Q22与Q24组成，第四射极跟随器主要由异质结双极晶体管Q21与Q23组成；第四差分偏置电路主要由异质结双极晶体管Q14与电阻R8组成，第三射随器偏置电路主要由异质结双极晶体管Q26和电阻R10组成，第四射随器偏置电路主要由异质结双极晶体管Q25与电阻R9组成。
所述的第一差分电路Q2和Q3组成差分信号输入，该第一差分电路中的Q2的集电极与第二差分电路的发射极连接，第一差分电路中的Q3的集电极与第三差分电路的发射极连接，第二差分电路Q4和Q5的基极分别与第三射极跟随器中的Q22的发射极和第四射极跟随器中的Q21的发射极连接，第二差分电路Q4和Q5的集电极分别与R1和R2连接，第一射极跟随器中的Q9的基极同时与Q4的集电极、Q6的基极和Q7的集电极连接，第二射极跟随器中的Q8的基极同时与Q5的集电极、Q6的集电极、Q7的基极连接，Q8和Q9的集电极与地线连接；第一射极跟随器中的Q9的发射极与第一射极跟随器中的Q11的集电极连接，第一射极跟随器中的Q11的集电极与基极连接，第二射极跟随器中的Q8的发射极与第二射极跟随器中的Q10的集电极连接，第二射极跟随器中的Q10的集电极与基极连接；第一差分电路的发射极与第一差分偏置电路Q1的集电极连接，第一射极跟随器中的Q11的发射极与第一射随器偏置电路中的Q13的集电极连接，第二射极跟随器中的Q10的发射极与第二射随器偏置电路中的Q12的集电极连接，Q1、Q12和Q13的发射极分别与R1、R4和R5的一端连接，R1、R4和R5的另一端与电源电压VEE1端连接。
所述的第四差分电路Q15和Q16组成差分信号输入，该第四差分电路中的Q15的集电极与第五差分电路的发射极连接，第四差分电路中的Q16的集电极与第六差分电路的发射极连接，第五差分电路Q17和Q18的基极分别与第二射极跟随器中的Q8的发射极和第一射极跟随器中的Q9的发射极连接，第五差分电路Q17和Q18的集电极分别与R6和R7连接，第三射极跟随器中的Q22的基极同时与Q17的集电极、Q19的基极、Q20的集电极连接，第四射极跟随器中的Q21的基极同时与Q18的集电极、Q19的集电极、Q20的基极连接；Q21和Q22的集电极与地线连接，第三射极跟随器中的Q22的发射极和Q24的集电极连接，第三射极跟随器中的Q24的集电极与基极连接，第四射极跟随器中的Q21的发射极和Q23的集电极连接，第四射极跟随器中的Q23的集电极与基极连接；第四差分电路的发射极与第四差分偏置电路中的Q14的集电极连接，第三射极跟随器中的Q24的发射极与第三射随器偏置电路中的Q26的集电极连接，第四射极跟随器中的Q23的发射极与第四射随器偏置电路中的Q25的集电极连接，第四差分电路的发射极与第四差分偏置电路Q14的集电极连接，第三射极跟随器中的Q24的发射极与第三射随器偏置电路中的Q26的集电极连接，第四射极跟随器中的Q23的发射极与第四射随器偏置电路中的Q25的集电极连接，Q14、Q25和Q26的发射极与R8、R9和R10的一端连接，R8、R9和R10的另一端与电源电压VEE2端连接。
所述的二分频电路Q1～Q26均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。
本发明的工作原理如下：
当差分输入信号，即时钟信号同时加载至第一差分电路和第四差分电路信号的输入端时，若二分频器时钟CLK1端的电压＝时钟
端的电压＝差分时钟信号正向峰值时和时钟
端的电压＝时钟CLK2端的电压＝差分信号负向峰值时，Q2和Q16开启，Q3和Q15截止。
第一差分电路中的Q2开启，使得第二差分电路Q4和Q5进入工作状态，传输信号；第四差分电路中的Q16开启，使得第六差分电路Q19和Q20锁存数据。反之，当该二分频电路的时钟CLK1端的电压＝时钟
端的电压＝差分时钟信号负向峰值时和时钟
端的电压＝时钟CLK2端的电压＝差分信号正向峰值时，Q2和Q16截止，Q3和Q15开启。
第四差分电路中的Q15开启，使得第五差分电路Q17和Q18进入工作状态，传输信号；第一差分电路中的Q3开启，使得第三差分电路Q6和Q7锁存数据。由于两者工作模式交替转换：第二差分电路Q4和Q5传输信号，第六差分电路Q19和Q20锁存数据；第三差分电路Q6和Q7锁存数据，第五差分电路Q17和Q18传输信号，并且第三射极跟随器和第四射极跟随器的正向输出端与第二差分电路反向输入端连接，使得二分频器内部信号振荡，本发明可在差分时钟信号的控制下实现二分频功能。
本发明的效果可以通过以下仿真实验进一步说明：
本发明的仿真的电路原理如图5所示，其中差分输入正弦信号与第一、第四差分电路连接，采用瞬态仿真，两个正弦信号幅值为0.35V，频率为25.2GHZ，相位为0°和180°，输入信号无延迟，V＝-5V。
仿真结果如图6所示，其中图6A是差分输入的时域图，图6B是差分输出的时域图，图6C是差分输入的频谱图，图6D是差分输出的频谱图。从图6A可以看出，差分输入正弦信号I幅值为0.7V，从图6B可以看出，其差分输出正弦信号O幅值为0.2V，从图6C可以看出，最高输入频率为25.2GHZ，输入功率为6.759dBm，从图6D可以看出，其差分输出频率为12.6GHZ，输出功率为-5.615dBm，实现了二分频功能。
Claims (5)
1.一种基于ECL的InGaP/GaAs HBT超高速二分频电路，包括第一锁存器L1和第二锁存器L2，其特征在于：
第一锁存器L1，主要包括：
第一差分电路Q2与Q3，与第二差分电路和第三差分电路连接，用于差分信号输入；
第二差分电路Q4与Q5，用于差分放大；
第三差分电路Q6与Q7，用于差分放大；
第一射极跟随器Q9与Q11，用于提高输入阻抗，降低输出阻抗，其输出信号与第二差分电路输出信号同步变化；
第二射极跟随器Q8与Q10，用于提高输入阻抗，降低输出阻抗，其输出信号与第二差分电路输出信号同步变化；
第二锁存器L2，主要包括：
第四差分电路Q15与Q16，与第五差分电路和第六差分电路连接，用于差分信号输入；
第五差分电路Q17与Q18，用于差分放大；
第六差分电路Q19与Q20，用于差分放大；
第三射极跟随器Q22与Q24，用于提高输入阻抗，降低输出阻抗，其输出信号与第五差分电路输出信号同步变化；
第四射极跟随器Q21与Q23，用于提高输入阻抗，降低输出阻抗，其输出信号与第五差分电路输出信号同步变化；
所述的第二差分电路和第三差分电路通过第一射极跟随器和第二射极跟随器连接到第五差分电路，所述的第五差分电路和第六差分电路通过第三射极跟随器和第四射极跟随器连接到第二差分电路，形成主从结构的触发器；
所述的第一至第六差分电路和第一至第四射极跟随器，均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。
2.根据权利要求1所述的二分频电路，其特征在于第一差分电路中的Q2的集电极与第二差分电路Q4和Q5的发射极连接，第一差分电路中的Q3的集电极与第三差分电路Q6和Q7的发射极连接；第一射极跟随器中的Q9的基极同时与Q4的集电极，Q6的基极，Q7的集电极连接，Q9的发射极与第五差分电路中的Q18的基极连接；第二射极跟随器中的Q8的基极同时与Q5的集电极，Q6的集电极，Q7的基极连接，Q8的发射极与第五差分电路中的Q17的基极连接。
3.根据权利要求1所述的二分频电路，其特征在于第四差分电路中的Q15的集电极与第五差分电路Q17和Q18的发射极连接，第四差分电路中的Q16的集电极与第六差分电路Q19和Q20的发射极连接；第三射极跟随器中的Q22的基极同时与Q17的集电极，Q19的基极，Q20的集电极连接，Q22的发射极与第二差分电路中的Q4的基极连接；第四射极跟随器中的Q21的基极同时与Q18的集电极、Q19的集电极和Q20的基极连接，Q21的发射极与第二差分电路中的Q5的基极连接。
4.根据权利要求1所述的二分频电路，其特征在于第一差分电路的发射极连接有第一差分偏置电路Q1，第一射极跟随器和第二射极跟随器的发射极分别连接有第一射随器偏置电路Q13和第二射随器偏置电路Q12；第四差分电路的发射极连接有第四差分偏置电路Q14，第三射极跟随器和第四射极跟随器的发射极分别连接有第三射随器偏置电路Q26和第四射随器偏置电路Q25。
5.根据权利要求4所述的二分频电路，其特征在于构成偏置电路的Q1、Q12～Q14、Q25和Q26均采用GaAs材料的单异质结双极晶体管，该单异质结的材料为InGaP/GaAs。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010199147 CN101854173A (zh) | 2010-06-11 | 2010-06-11 | 基于ECL的InGaP/GaAs HBT超高速二分频电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010199147 CN101854173A (zh) | 2010-06-11 | 2010-06-11 | 基于ECL的InGaP/GaAs HBT超高速二分频电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101854173A true CN101854173A (zh) | 2010-10-06 |
Family
ID=42805473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010199147 Pending CN101854173A (zh) | 2010-06-11 | 2010-06-11 | 基于ECL的InGaP/GaAs HBT超高速二分频电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101854173A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291132A (zh) * | 2011-06-10 | 2011-12-21 | 华东师范大学 | 一种基于电流模逻辑的高速大摆幅除二分频器电路 |
| CN102324930A (zh) * | 2011-05-12 | 2012-01-18 | 西安电子科技大学 | 基于GaAs HBT器件的超高速8/9双模预分频器 |
| CN102324913A (zh) * | 2011-06-30 | 2012-01-18 | 西安电子科技大学 | 基于hbt器件的可预置d触发器 |
| CN103178842A (zh) * | 2011-12-21 | 2013-06-26 | 北京普源精电科技有限公司 | 一种具有ecl鉴相器的锁相环信号源及其生成方法 |
| CN103178842B (zh) * | 2011-12-21 | 2016-12-14 | 北京普源精电科技有限公司 | 一种具有ecl鉴相器的锁相环信号源及其生成方法 |
| CN109167598A (zh) * | 2018-10-24 | 2019-01-08 | 南京迈矽科微电子科技有限公司 | 一种基于高频率低功耗应用需求的毫米波静态分频器 |
| CN110971228A (zh) * | 2019-12-04 | 2020-04-07 | 成都锐成芯微科技股份有限公司 | 一种高速时钟驱动电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070257735A1 (en) * | 2006-05-03 | 2007-11-08 | National Central University | High frequency divider with input-sensitivity compensation |
| CN101521506A (zh) * | 2009-03-17 | 2009-09-02 | 浙江大学 | 高速宽带预分频器 |
-
2010
- 2010-06-11 CN CN 201010199147 patent/CN101854173A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070257735A1 (en) * | 2006-05-03 | 2007-11-08 | National Central University | High frequency divider with input-sensitivity compensation |
| CN101521506A (zh) * | 2009-03-17 | 2009-09-02 | 浙江大学 | 高速宽带预分频器 |
Non-Patent Citations (2)
| Title |
|---|
| 《半导体技术》 20080229 陈凤霞等 微波宽带单片集成电路二分频器的设计与实现 第164页第1段至第166页倒数第1段以及附图1至6 1-5 第33卷, 第2期 2 * |
| 《电子器件》 20071031 李志强等 一种InGap/GaAs HBT高速预分频器MMIC 第1555页第1段至第1557页第1段以及附图1至5 1-5 第30卷, 第5期 2 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324930A (zh) * | 2011-05-12 | 2012-01-18 | 西安电子科技大学 | 基于GaAs HBT器件的超高速8/9双模预分频器 |
| CN102291132A (zh) * | 2011-06-10 | 2011-12-21 | 华东师范大学 | 一种基于电流模逻辑的高速大摆幅除二分频器电路 |
| CN102291132B (zh) * | 2011-06-10 | 2013-01-23 | 华东师范大学 | 一种基于电流模逻辑的高速大摆幅除二分频器电路 |
| CN102324913A (zh) * | 2011-06-30 | 2012-01-18 | 西安电子科技大学 | 基于hbt器件的可预置d触发器 |
| CN102324913B (zh) * | 2011-06-30 | 2013-12-25 | 西安电子科技大学 | 基于hbt器件的可预置d触发器 |
| CN103178842A (zh) * | 2011-12-21 | 2013-06-26 | 北京普源精电科技有限公司 | 一种具有ecl鉴相器的锁相环信号源及其生成方法 |
| CN103178842B (zh) * | 2011-12-21 | 2016-12-14 | 北京普源精电科技有限公司 | 一种具有ecl鉴相器的锁相环信号源及其生成方法 |
| CN109167598A (zh) * | 2018-10-24 | 2019-01-08 | 南京迈矽科微电子科技有限公司 | 一种基于高频率低功耗应用需求的毫米波静态分频器 |
| CN109167598B (zh) * | 2018-10-24 | 2022-05-27 | 南京迈矽科微电子科技有限公司 | 一种基于高频率低功耗应用需求的毫米波静态分频器 |
| CN110971228A (zh) * | 2019-12-04 | 2020-04-07 | 成都锐成芯微科技股份有限公司 | 一种高速时钟驱动电路 |
| CN110971228B (zh) * | 2019-12-04 | 2022-08-02 | 成都锐成芯微科技股份有限公司 | 一种高速时钟驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101888245A (zh) | GaAs HBT超高速2分频器 | |
| CN101854173A (zh) | 基于ECL的InGaP/GaAs HBT超高速二分频电路 | |
| Meghelli | 132-Gb/s 4: 1 multiplexer in 0.13-/spl mu/m SiGe-bipolar technology | |
| Zhang et al. | A novel high-speed CMOS fully-differentical ring VCO | |
| CN102324930A (zh) | 基于GaAs HBT器件的超高速8/9双模预分频器 | |
| Zhou et al. | A low power, high sensitivity SiGe HBT static frequency divider up to 90 GHz for millimeter-wave application | |
| Zhang et al. | A broad-band 1: 4 static frequency divider MMIC in InPHBT | |
| Zhang et al. | 0.5~ 43GHz 1: 2 Static Frequency Divider MMIC in InP HBT | |
| Zhen et al. | A novel design method of SOF for InP DHBT ECL and CML static frequency dividers | |
| Zhen et al. | A broadband high bandwidth utilization ECL static frequency divider in InP DHBT process | |
| CN109167598B (zh) | 一种基于高频率低功耗应用需求的毫米波静态分频器 | |
| US20140028400A1 (en) | Semiconductor integrated circuit | |
| CN101453200B (zh) | 共振隧穿二极管d触发器 | |
| CN1787377A (zh) | BiCMOS高速低功耗2分频器 | |
| US7952399B1 (en) | Low phase noise high speed digital divider | |
| Shu et al. | A 8∶ 1 static frequency divider operating up to 34 GHz in 0.13-µm CMOS technology | |
| CN106209088B (zh) | 一种高能效高精度正交二分频器 | |
| Kim et al. | Low-power high‐speed performance of current-mode logic D flip-flop topology using negative-differential-resistance devices | |
| Pu et al. | The Design of a Wideband Static Frequency Divider | |
| Kucharski et al. | A 40 GHz 2.1 V static frequency divider in SiGe using a low-voltage latch topology | |
| CN216649648U (zh) | 一种超快沿脉冲信号发生器 | |
| CN111756354B (zh) | 一种多相多占空比的时钟产生电路 | |
| CN215734222U (zh) | 逻辑电平控制电路 | |
| Tian et al. | A Novel Differential Push-Pull Amplifier Based on N-Type GaAs HBT | |
| Liang et al. | A 43-GHZ static frequency divider in 0.13 μm standard CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20101006 |