CN109167598B - 一种基于高频率低功耗应用需求的毫米波静态分频器 - Google Patents

一种基于高频率低功耗应用需求的毫米波静态分频器 Download PDF

Info

Publication number
CN109167598B
CN109167598B CN201811239904.4A CN201811239904A CN109167598B CN 109167598 B CN109167598 B CN 109167598B CN 201811239904 A CN201811239904 A CN 201811239904A CN 109167598 B CN109167598 B CN 109167598B
Authority
CN
China
Prior art keywords
frequency divider
millimeter wave
latch
frequency
square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811239904.4A
Other languages
English (en)
Other versions
CN109167598A (zh
Inventor
周培根
向渝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Misic Microelectronics Co ltd
Original Assignee
Misic Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Misic Microelectronics Co ltd filed Critical Misic Microelectronics Co ltd
Priority to CN201811239904.4A priority Critical patent/CN109167598B/zh
Publication of CN109167598A publication Critical patent/CN109167598A/zh
Application granted granted Critical
Publication of CN109167598B publication Critical patent/CN109167598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0802Details of the phase-locked loop the loop being adapted for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种基于高频率低功耗应用需求的毫米波静态分频器,属于基本电子电路的技术领域,其包括输入时钟信号差分管对、锁存器驱动管对、锁存器锁存管对、发射极跟随器差分管对和由电感电阻串联的射频扼流负载,通过合理布局差分管对及锁存器输出差分线和反馈差分线使锁存器内部互连线最短且呈高度对称性,大幅度缩短锁存器间连接线的长度,减少毫米波频段的反馈相移和电阻电容寄生参数并大幅度提升差分布线的对称性,克服了传统毫米波静态分频器工作频率相对较低和功耗相对较高的缺点。用电感电阻串联的射频扼流负载取代传统毫米波静态分频器电阻负载后,有效地降低分频器功耗的同时也可以提升其工作频率。

Description

一种基于高频率低功耗应用需求的毫米波静态分频器
技术领域
本发明涉及一种基于高频率低功耗应用需求的毫米波静态分频器,属于基本电子电路的技术领域,尤其涉及5G通信领域的毫米波静态分频器。
背景技术
近年来,采用硅基半导体工艺实现5G毫米波频段上宽带超高速通信系统已经成为学术界和工业界的研究热点(WRC-19 1.13)。毫米波频段丰富的频谱资源能够大幅度提升通信系统信道容量和数据传输速率。然而,对于一个5G毫米波通信系统,宽带稳定毫米波射频前端的实现是极富挑战的,而能够实现将振荡器输出频率分频到参考时钟频率的分频链路又是射频前端锁相环中极其重要的模块。因此,毫米波分频器必须满足宽带要求以支持5G毫米波振荡器所覆盖频段。另外,由于毫米波频段路径损耗大,且发射端输出功率有限,5G毫米波通信系统常以多输入多输出(MIMO)大规模阵列实现,MIMO系统设计必须满足低功耗应用的需求,而分频链路又占用锁相环绝大部分功耗,故低功耗设计对于毫米波分频器也是必须考虑的因素。
常见的分频器可分为四种结构:静态分频器、动态分频器、弥勒分频器和注入锁定分频器。动态分频器工作频率相对较高,但是带宽较窄且需要较高的输入功率(通常大于0dBm);弥勒分频器结构简单,但最大的问题是会恶化系统的相位噪声;注入锁定分频器可以工作在较高的频率且对输入功率并不敏感,但其工作带宽极窄,难以满足大多数毫米波射频系统的需求。因此,从工作带宽、输入灵敏度和功耗等方面综合考虑,静态结构分频器是比较常用的毫米波分频器。然而,静态结构分频器是基于锁存器触发的分频原理实现的,锁存器原理图较为复杂,内部布版引入的电阻电容寄生、差分走线的非对称性以及锁存器间互连线带来的反馈相移等等均会大幅度恶化静态分频器的最高工作频率,故高工作频率相对难以实现,为了使静态分频器工作在较高的频率,通常静态分频器偏置在较高的电压状态,因此功耗相对较高,这对低功耗的毫米波系统设计是不可接受的。
因此,需要发明一种可工作在较高毫米波频段、功耗较低的毫米波静态分频器。
发明内容
发明目的:本发明的目的是针对上述背景技术的不足,提供了一种高频率低功耗的毫米波静态分频器,通过优化版图布局大幅度提升毫米波静态分频器工作频率且功耗较低,解决了传统毫米波静态分频器工作频率低以及功耗较高的技术问题。
本发明为实现上述发明目的采用如下技术方案:
本发明公开了一种基于高频率低功耗应用需求的毫米波静态分频器,其包括输入时钟信号差分管对、锁存器驱动管对、锁存器锁存管对、发射极跟随器差分管对和由电感电阻串联的射频扼流负载,将构成锁存器驱动管对和锁存器锁存管对的四个晶体管均匀排布成正方形结构且四个晶体管位于正方形结构的四个顶点上,锁存器驱动管对位于正方形的一条边上且两个晶体管的发射极均指向该边的中心处,锁存器锁存管对位于正方形与驱动管对相互平行的另一条边上且两个晶体管的发射极均指向该边的中心处,输入时钟信号差分对管对称分布于正方形相互平行的一对边的两侧且两个晶体管的集电极均指向正方形的中心,发射极跟随器差分管对对称分布于正方形另一对相互平行的一对边的两侧且两个晶体管的基极均指向正方形的中心。
本发明采用上述技术方案,具有以下有益效果:
(1)通过合理放置各功能块可以使锁存器内部互连线最短且呈高度对称性,再将锁存器输出差分线和反馈差分线均分布在锁存器一侧,这样可以大幅度缩短锁存器间连接线的长度,减少毫米波频段的反馈相移和电阻电容寄生参数并提升差分布线的对称性,可以大幅度提升由两级锁存器反馈互连构成的毫米波静态分频器的工作频率并有效的降低分频器的功耗,任意毫米波频段锁存器都可以采用本申请提出的版图优化方案;
(2)用电感电阻串联的射频扼流负载取代传统毫米波静态分频器电阻负载后,电感电阻串联负载在高频时可以有效地扼制射频信号流向电源通路,从而全部流入下一级(锁存管对),有效地降低分频器功耗的同时也可以提升其工作频率。
附图说明
图1是本发明中构成毫米波静态分频器的基本单元锁存器的基本结构原理图;
图2 是将本发明应用在一个E波段毫米波静态分频器中的电路原理图;
图3 是将本发明应用在一个E波段毫米波静态分频器中的完整结构示意图;
图4 是将本发明应用在一个E波段毫米波静态分频器后分频器的频率提升测试结果。
图中标号说明:1、输入时钟差分管对,2、锁存器驱动管对,3、锁存器锁存管对,4、发射极跟随器差分管对。
具体实施方式
下面结合附图对本发明做更进一步的解释。
构成毫米波静态分频器的基本单元锁存器如图1所示,其包括输入时钟信号差分管对1、锁存器驱动管对2、锁存器锁存管对3和发射极跟随器差分管对4和由电感电阻串联的射频扼流负载,将锁存器驱动管对2和锁存器锁存管对3四个晶体管均匀排布成正方形结构,四个晶体管位于正方形结构的四个顶点上,锁存器驱动管对2位于正方形的一条边上且两个晶体管的发射极均指向该边的中心处,锁存器锁存管对3位于正方形与驱动管对2相互平行的另一条边上且两个晶体管的发射极均指向该边的中心处,输入时钟信号差分对管1对称分布于正方形相互平行的一对边的两侧(图1中的11区域和12区域),两个晶体管的集电极均指向正方形的中心,发射极跟随器差分管对4对称分布于正方形另一对相互平行的一对边的两侧(图1中的41区域和42区域),两个晶体管的基极均指向正方形的中心。另外,将传统毫米波静态分频器电阻负载用电感电阻串联的射频扼流负载取代,该电感电阻串联负载在高频时可以有效的扼制射频信号流向电源通路,从而全部流入下一级(锁存管对),有效地降低分频器功耗的同时也可以提升其工作频率。通过对各功能块的位置合理放置,可以使锁存器内部晶体管间互连线最短且呈高度对称性,且锁存器输出差分线Q和反馈差分线D均分布在锁存器一侧,可以大幅度缩短锁存器间连接线的长度,以减少毫米波频段的反馈相移和电阻电容寄生参数。
图2是将本发明应用在一个E波段毫米波静态分频器中的电路原理图。如图所示,该分频器包括一个输入单端到差分转换的变压器、两个基于图1所提出的锁存器和一级输出驱动放大器。输入变压器主要用于输入差分信号产生,方便分频器测试(E波段差分信号直接由仪器难以产生);两级锁存器通过反馈互连用于对输入信号进行分频;输出驱动放大器用于放大分频器输出信号以驱动后级链路。
图3是将本发明应用在一个E波段毫米波静态分频器中的完整结构示意图。如图所示,在使用本发明后,由于锁存器输出差分线Q和锁存器反馈差分线D均分布在锁存器一侧,这样构成静态分频器的两级锁存器之间的互连线长度极短且呈高度对称性,图示给出了完整的互连线拓扑结构。
图4是将本发明应用在一个E波段毫米波静态分频器后分频器的频率提升测试结果。从图中可以看出,在未使用该版图改进技术和电感电阻串联的射频扼流负载时,静态分频器的自振荡频率点在68 GHz附近,最大工作频率只能到80 GHz,使用本发明提出的改进技术后,静态分频器的自振荡频率点提升到82 GHz附近,最大工作频率提升到90 GHz。
本发明及其所应用在的E波段毫米波静态分频器均采用硅基双极性互补金属氧化物半导体集成电路工艺实现。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种基于高频率低功耗应用需求的毫米波静态分频器,包括:输入时钟信号差分管对(1)、锁存器驱动管对(2)、锁存器锁存管对(3)和发射极跟随器差分管对(4),其特征在于,将构成锁存器驱动管对(2)和锁存器锁存管对(3)的四个晶体管均匀排布成正方形结构且四个晶体管位于正方形结构的四个顶点上,锁存器驱动管对(2)位于正方形的一条边上且两个晶体管的发射极均指向该边的中心处,锁存器锁存管对(3)位于正方形与驱动管对(2)相互平行的另一条边上且两个晶体管的发射极均指向该边的中心处,输入时钟信号差分对管(1)对称分布于正方形相互平行的一对边的两侧且两个晶体管的集电极均指向正方形的中心,发射极跟随器差分管对(4)对称分布于正方形另一对相互平行的一对边的两侧且两个晶体管的基极均指向正方形的中心,锁存器输出差分线和反馈差分线均分布在锁存器一侧。
2.根据权利要求1所述一种基于高频率低功耗应用需求的毫米波静态分频器,其特征在于,所述毫米波静态分频器还包括电感电阻串联的射频扼流负载。
3.根据权利要求1所述一种基于高频率低功耗应用需求的毫米波静态分频器,其特征在于,所述分频器的输出差分线和反馈差分线均分布在分频器版图的一侧。
4.根据权利要求1所述一种基于高频率低功耗应用需求的毫米波静态分频器,其特征在于,所述分频器采用硅基双极性互补金属氧化物半导体集成电路工艺制造。
CN201811239904.4A 2018-10-24 2018-10-24 一种基于高频率低功耗应用需求的毫米波静态分频器 Active CN109167598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811239904.4A CN109167598B (zh) 2018-10-24 2018-10-24 一种基于高频率低功耗应用需求的毫米波静态分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811239904.4A CN109167598B (zh) 2018-10-24 2018-10-24 一种基于高频率低功耗应用需求的毫米波静态分频器

Publications (2)

Publication Number Publication Date
CN109167598A CN109167598A (zh) 2019-01-08
CN109167598B true CN109167598B (zh) 2022-05-27

Family

ID=64878895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811239904.4A Active CN109167598B (zh) 2018-10-24 2018-10-24 一种基于高频率低功耗应用需求的毫米波静态分频器

Country Status (1)

Country Link
CN (1) CN109167598B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117313629A (zh) * 2022-06-24 2023-12-29 长鑫存储技术有限公司 版图结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419290A (zh) * 2001-11-12 2003-05-21 三洋电机株式会社 半导体集成电路
CN101010879A (zh) * 2004-08-13 2007-08-01 皇家飞利浦电子股份有限公司 分频电路
CN101854173A (zh) * 2010-06-11 2010-10-06 西安电子科技大学 基于ECL的InGaP/GaAs HBT超高速二分频电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1361507A3 (en) * 1996-05-13 2005-01-19 Micron Technology, Inc. Pseudo-random number generator with low power mode
US6917662B2 (en) * 2003-09-11 2005-07-12 International Business Machines Corporation Programmable low-power high-frequency divider
US7230459B2 (en) * 2004-06-30 2007-06-12 Stmicroelectronics, Inc. Static frequency divider for microwave applications
JP2006245794A (ja) * 2005-03-01 2006-09-14 Sharp Corp 分周器
TWI283966B (en) * 2005-12-21 2007-07-11 Univ Nat Central Low-voltage, high-frequency frequency divider having dual-mode operation
CN101262239B (zh) * 2008-03-21 2012-01-18 南京誉葆科技有限公司 毫米波射频收发装置
US8729931B1 (en) * 2013-02-01 2014-05-20 Qualcomm Incorporated Divide-by-two divider circuit having branches with static current blocking circuits
CN105515579A (zh) * 2015-12-08 2016-04-20 电子科技大学 一种基于Lange耦合器反馈结构的注入锁定分频器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419290A (zh) * 2001-11-12 2003-05-21 三洋电机株式会社 半导体集成电路
CN101010879A (zh) * 2004-08-13 2007-08-01 皇家飞利浦电子股份有限公司 分频电路
CN101854173A (zh) * 2010-06-11 2010-10-06 西安电子科技大学 基于ECL的InGaP/GaAs HBT超高速二分频电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于SMIC40nmCMOS工艺对分频器的研究与设计;肖津津;《中国硕士学位论文全文数据库信息科技辑》;20131215;第24-31页,第46-57页,第三章第二小节,第五章第三小节,第1-7页,第一章第二小节 *

Also Published As

Publication number Publication date
CN109167598A (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
WO2018001380A1 (zh) 多增益模式功率放大器、芯片及通信终端
CN107743021B (zh) 一种基于晶体管堆叠技术的强抗失配高效功率放大器
CN101888245A (zh) GaAs HBT超高速2分频器
US8660514B1 (en) Multiple mode RF circuit
CN106921346A (zh) 高线性度宽带上混频器
CN201039084Y (zh) 基于电容补偿的低幅度误差低相噪射频压控振荡器
CN102647160A (zh) 具备e 级放大器的发送器
Lianming et al. Design of 60GHz RF transceiver in CMOS: Challenges and recent advances
US11848650B2 (en) Differential power amplifier
CN105515579A (zh) 一种基于Lange耦合器反馈结构的注入锁定分频器
CN109167598B (zh) 一种基于高频率低功耗应用需求的毫米波静态分频器
JP2020167503A (ja) 分布型回路
CN101931396B (zh) 带钟控晶体管的预分频器
CN101854173A (zh) 基于ECL的InGaP/GaAs HBT超高速二分频电路
CN103117707B (zh) 一种低功耗高增益的上混频器
Zhen et al. A novel design method of SOF for InP DHBT ECL and CML static frequency dividers
CN105811883A (zh) 一种采用硅基cmos工艺实现的太赫兹振荡器
Kim et al. A 135 GHz differential active star mixer in SiGe BiCMOS technology
CN103326675A (zh) 线性射频功率放大器
WO2021174993A1 (zh) 一种功率混频器器、射频电路、装置、设备
CN114499425A (zh) 一种基于中和电容的高稳定性差分共源放大器
CN103973261A (zh) 一种高频宽衰减范围有源可变衰减器电路
CN111327279B (zh) 一种带温度补偿的堆叠功率放大器
CN108768316B (zh) 一种基于四堆叠技术的高频高功率高效率复合晶体管管芯
CN108322193A (zh) 一种高线性度高输出功率的功率放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Millimeter Wave Static Divider Based on High Frequency and Low Power Application Requirements

Effective date of registration: 20231221

Granted publication date: 20220527

Pledgee: Nanjing Bank Co.,Ltd. Nanjing North Branch

Pledgor: MISIC MICROELECTRONICS Co.,Ltd.

Registration number: Y2023980072949

PE01 Entry into force of the registration of the contract for pledge of patent right