CN1419290A - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1419290A
CN1419290A CN02149823A CN02149823A CN1419290A CN 1419290 A CN1419290 A CN 1419290A CN 02149823 A CN02149823 A CN 02149823A CN 02149823 A CN02149823 A CN 02149823A CN 1419290 A CN1419290 A CN 1419290A
Authority
CN
China
Prior art keywords
circuit
transistor
differential amplifier
emitter follower
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02149823A
Other languages
English (en)
Other versions
CN1181547C (zh
Inventor
椎名正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1419290A publication Critical patent/CN1419290A/zh
Application granted granted Critical
Publication of CN1181547C publication Critical patent/CN1181547C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

通过实现考虑了构成电路块的各半导体元件的对称性的排布配置，来获得期望的电路特性。将发射极跟随器电路(22、23)配置在差动放大器(21)的附近，并且相对于差动放大器(21)的中心线被分别配置在线对称的位置上。将构成发射极跟随器电路(22、23)的双极晶体管(Q24、Q25)配置在构成差动放大器(21)的双极晶体管(Q21、Q22)的附近，并且被配置在90度不同的方向上。由此，通过没有从差动放大器(21)输入到发射极跟随器电路(22、23)的布线间的交叉，并且可以使布线长度相等，从而可以提高包含发射极跟随器电路(22、23)的差动放大器(1)的对称性，可以实现电路特性的提高。

Description

半导体集成电路
技术领域
本发明涉及半导体集成电路，换句话说，涉及通过确保对称性来实现电路特性提高的技术。
背景技术
以下，例如以在双极线性集成电路中广泛使用的差动放大器为例来说明现有的半导体集成电路中的电路结构。
如图8所示，该差动放大器11以将第1晶体管Q11和第2晶体管Q12的发射极共用并连接到恒流晶体管Q13上，将各晶体管Q11、Q12的各集电极通过各自负载电阻R11、R12连接到电源电压Vcc的结构作为基本构造。
通过放大在输入端子的各晶体管Q11、Q12的基极间施加的信号(Vin1、Vin2)之差，从对应的晶体管Q11、Q12的集电极取出输出信号(Vout1、Vout2)，从而可将各晶体管的变动因素相抵消，在其输出上不产生影响。
在这样的差动放大器11中，如果各元件的平衡被破坏则输出的中点电位偏移，则不能得到期望的电路特性，所以应给予注意，以便获得晶体管Q11、Q12的特性的成对性和负载电阻R11、R12的特性的成对性。这里，成对性指在形成对的元件的特性上具有相同性。
但是，在上述电路结构中，尽管给予充分注意来获得晶体管Q11、Q12的特性的成对性及负载电阻R11、R12的特性的成对性，但在排布电路图形时，根据电路设计图，例如沿从纸面的左向右(或从右向左)顺序配置各半导体元件，在构成期望的电路情况下，有以下问题。
即，如图8的电路结构图所示，将连接到所述差动放大器11的一对差动输出端子的一对发射极跟随器电路12、13相对于差动放大器11的中心线集中配置在右侧。
这里，发射极跟随器电路12由晶体管Q14、恒流晶体管Q16、恒流晶体管Q16的发射极电阻R13构成。而发射极跟随器电路13由晶体管Q15、恒流晶体管Q17、恒流晶体管Q17的发射极电阻R14构成。
因此，存在包含差动放大器11的半导体集成电路的对称性受破坏，不能获得期望的电路特性的问题。例如，有从差动放大器11输入到发射极跟随器电路12的晶体管Q14的基极的布线的布线长度与从差动放大器11输入到发射极跟随器电路13的晶体管Q15的基极的布线的布线长度不同，受到阻抗产生的偏差影响，不能获得期望的电路特性的情况。
此外，从差动放大器11至发射极跟随器电路12的布线与差动放大器11的晶体管Q12的集电极节点交叉，而从差动放大器11至发射极跟随器电路13的布线与发射极跟随器电路12的晶体管Q14的发射极节点交叉，因而导致高频特性的恶化。
发明内容
因此，本发明的半导体集成电路的特征在于：具有包含多个半导体元件的电路块、以及连接到该电路块的一对发射极跟随器电路，所述一对发射极跟随器电路在所述电路块附近，并且相对于其中心线进行线对称地配置。
由此，通过没有从电路块的输出端子输入到发射极跟随器电路的布线间的交叉，并且可使其布线长度相等，可以提高包含发射极跟随器电路的电路块的对称性，实现电路特性的提高。
附图说明
图1是表示本发明第1实施例的半导体集成电路的电路结构图。
图2是表示本发明第1实施例的半导体集成电路的排布图。
图3是表示本发明第2实施例的半导体集成电路的电路结构图。
图4是表示本发明第2实施例的半导体集成电路的排布图。
图5是表示本发明第3实施例的半导体集成电路的电路结构图。
图6是表示本发明第4实施例的半导体集成电路的电路结构图。
图7是表示本发明第4实施例的半导体集成电路的排布图。
图8是表示现有的半导体集成电路的电路结构图。
具体实施方式
以下，参照附图说明本发明的第1实施例。
图1是差动放大器21的电路结构图，图2是其排布图。再有，尽管图1是电路图，但也表示晶体管和布线的物理配置关系。
如图1所示，差动放大器21将第1晶体管Q21和第2晶体管Q22的发射极共用并连接到恒流晶体管Q23，将各晶体管Q21、Q22的各集电极分别通过电阻R21、R22连接到电源电位Vcc。
此外，通过将施加在作为输入端子的各晶体管Q21、Q22的基极之间的信号(Vin1、Vin2)之差放大，并从该晶体管Q21、Q22的集电极取出输出信号(Vout1、Vout2)，可将各晶体管的变动因素相互抵消，并对其输出不产生影响。
而且，发射极跟随器电路22、23分别连接到晶体管Q21、Q22的集电极。这里，发射极跟随器电路22由晶体管Q24、恒流晶体管Q26、以及该恒流晶体管Q26的发射极电阻R23构成。而发射极跟随器电路23由晶体管Q25、恒流晶体管Q27、以及该恒流晶体管Q27的发射极电阻R24构成。
而且，将发射极跟随器电路22、23配置在差动放大器21的附近，并且相对于差动放大器21的中心线被分别配置在线对称的位置上。
更具体地说，如图2所示，将构成发射极跟随器电路22、23的双极晶体管Q24、Q25配置在构成差动放大器21的双极晶体管Q21、Q22的附近，并且将发射极-集电极方向配置在呈90度的不同方向上。再有，图2中的C、B、E分别是双极晶体管中的集电极、基极、发射极。
通过采用这样的电路结构，没有从差动放大器21输入到发射极跟随器电路22、23的布线间的交叉，还可以使布线长度缩短并且相等，从而可以提高包含发射极跟随器电路22、23的差动放大器21的对称性，并可实现电路特性的提高。
下面，参照附图来说明本发明的第2实施例。
这里，第2实施例说明将本发明应用于所谓的双差动放大器的吉尔伯特单元(Gilbert cell)。
图3是双差动放大器2的电路结构图，图4是其排布图。再有，尽管图3是电路图，但也表示晶体管和布线的物理配置关系。此外，图4中的C、B、E分别是双极晶体管中的集电极、基极、发射极，而为了简化，未示出电阻R1A、R2A等。
将第1晶体管Q1A和第2晶体管Q2A的发射极共用并连接输入级晶体管Q6A的集电极，将第3晶体管Q1B和第4晶体管Q2B的发射极共用并连接输入级晶体管Q6B的集电极，将对应的各输入级晶体管Q6A、Q6B的发射极共用并连接到恒流晶体管Q3，将各晶体管Q2A、Q1B的各集电极通过各自负载电阻R1A、R2A连接到电源电位Vcc这样的结构作为基本构造。再有，也可以是将所述各晶体管Q1A、Q2A、Q1B、Q2B的各集电极通过各自负载电阻连接到电源电位Vcc的结构。
通过将施加在作为输入端子的各晶体管Q6A、Q6B的基极间的信号(Vin1、Vin2)之差放大，并通过发射极跟随器电路40、41从各晶体管Q2A、Q1B的集电极中取出输出信号(Vout1、Vout2)，可将各晶体管的变动因素相互抵消，并对其输出不产生影响。再有，晶体管Q7、Q8分别是发射极跟随器电路40、41的恒流晶体管，R5、R6是电阻。
而且，将发射极跟随器电路40、41配置在双差动放大器2的附近，并且相对于双差动放大器2的中心线(未图示)被分别配置在线对称的位置上。
更具体地说，如图4所示，将构成发射极跟随器电路40、41的晶体管Q4A、Q7、Q5A、Q8配置在双差动放大器2的附近，并且被配置在90度的不同方向上。
由此，可提高电路结构的对称性，在将本发明应用于该双差动放大器2这样的要使其信号具有对称性的电路结构的情况下，可实现半导体集成电路的特性提高。
特别是通过使各发射极跟随器电路40、41位于双差动放大器2的附近，并分别集中配置在线对称的位置上，可缩短从双差动放大器2至各发射极跟随器电路40、41的布线的围绕距离，所以可抑制因两者间的布线长度加长造成的信号传递偏差发生率的上升，同时可进行低阻抗化，所以在将本发明应用于该双差动放大器2这样的要使其信号具有对称性的电路结构的情况下，可实现半导体集成电路的特性提高。
而且，如图3及图4所示，通过将各发射极跟随器电路40、41的恒流晶体管Q7、Q8也同样集中配置在差动放大器2的附近，可以进一步提高半导体元件之间的对称性，提高电路特性。
再有，通过将微调电阻R7、R8和电容(省略图示)等也配置在相对于双差动放大器2的中心线的线对称的位置，在使用该微调电阻元件和电容元件时，也可以维持对称性，所以不破坏电路特性。
下面，参照附图说明本发明的第3实施例。
如图5所示，差动放大器1共用第1晶体管Q1和第2晶体管Q2的发射极并连接到恒流晶体管Q3，将各晶体管Q1、Q2的各集电极分别通过负载电阻R1、R2连接到电源电位Vcc。再有，图5是电路图，但也表示晶体管和布线的物理配置关系。
此外，通过放大施加在作为输入端子的各晶体管Q1、Q2的基极间的信号(Vin1、Vin2)之差，从晶体管Q1、Q2的集电极取出输出信号(Vout1、Vout2)，可抵消各晶体管Q1、Q2的主要变动因素并不对其输出产生影响。
然后，将连接到作为该差动放大器1的一对差动输出端子的晶体管Q1、Q2的集电极上的一对发射极跟随器电路30、31在差动放大器1的附近，并且被分别配置在相对于差动放大器1的中心线的线对称的位置上。
此外，构成各发射极跟随器电路30、31的双极晶体管Q4、Q5被配置在与构成差动放大器1的双极晶体管Q1、Q2相同的方向上。即，构成发射极跟随器电路30、31的双极晶体管Q4、Q5的发射极、基极、集电极的排列方向是纸面的上下方向，而构成差动放大器1的双极晶体管Q1、Q2的发射极、基极、集电极的排列方向也是纸面的上下方向。
将构成各发射极跟随器电路30、31的双极晶体管Q4、Q5的发射极、基极、集电极按与构成差动放大器1的双极晶体管Q1、Q2的发射极、基极、集电极具有不同的顺序排列的状态(其上下排列顺序为180度反转的状态)来配置。例如，对于双极晶体管Q4来说，从纸面的上方向起按发射极、基极、集电极的顺序来排列，而对于双极晶体管Q1来说，从纸面的上方向起按集电极、基极、发射极的顺序来排列。
上述结构与第1实施例的图1所示结构那样的将构成各发射极跟随器电路的双极晶体管Q24、Q25的配置方向和构成差动放大器21的双极晶体管Q21、Q22的配置方向有90度不同的结构相比，容易吸收因掩模偏移等造成的制造偏差，可进一步提高电路特性。即，在如第1实施例的结构那样的将构成各发射极跟随器电路的双极晶体管Q24、Q25的配置方向和构成差动放大器21的双极晶体管Q21、Q22的配置方向反转90度的结构中，产生相对于上下方向和横方向的双方向的掩模偏移，但在本实施例中仅产生上下方向的掩模偏移。
下面，参照附图来说明本发明第4实施例。
这里，第4实施例是将本发明应用于所谓的双差动放大器的吉尔伯特单元(ギルバ一トセル)。
图6是双差动放大器2的电路结构图，图7是其排布图。再有，图7中的C、B、E分别是双极晶体管的集电极、基极、发射极，而且为了简化没有图示电阻R1A、R2A等。此外，图6还表示晶体管和布线的物理配置关系。
对于双差动放大器2的电路结构，将省略与第2实施例相同部分的说明。
在本实施例中，连接到双差动放大器2的晶体管Q2A、Q1B的集电极的发射极跟随器电路40、41在双差动放大器2的附近(在本实施例中，作为比双差动放大器2近的位置，在其上方位置)，并且相对于双差动放大器2的中心线被分别集中配置在线对称的位置上，而且，将构成各发射极跟随器电路40、41的双极晶体管Q4A、Q5A与构成差动放大器2的双极晶体管Q1A、Q2A、Q1B、Q2B以相同方向配置，其发射极、基极、集电极的上下排列顺序有不同的排列状态，即上下排列顺序以基极为中心按180度旋转的状态来配置。
这样，在本发明中，通过在双差动放大器2的附近，并且在相对于双差动放大器2的中心线的线对称位置上，分别集中配置连接到差动输出端子的各个发射极跟随器电路40、41，可以提高该电路结构的对称性，在将本发明应用于双差动放大器2这样的要使其信号具有对称性的电路结构的情况下，可提高半导体集成电路的特性。
特别是通过将各发射极跟随器电路40、41分别集中配置在双差动放大器2附近的线对称位置，来缩短从双差动放大器2至各发射极跟随器电路40、41的布线的环绕距离，可抑制因两者间的布线长度增长造成的信号传送偏差发生率的上升，同时可进行低阻抗化，所以在将本发明应用于双差动放大器2这样的要使其信号具有对称性的电路结构的情况下，可提高半导体集成电路的特性。
而且，如图7(a)所示，通过将发射极跟随器电路40、41的恒流晶体管Q7、Q8同样也集中配置在双差动放大器2的附近，可进一步提高半导体元件之间的对称性，提高电路特性。
此时，通过将恒流晶体管Q7、Q8与构成双差动放大器2的各双极晶体管Q1A、Q2A、Q1B、Q2B朝向相同方向配置，来分别提高该恒流晶体管Q7、Q8和构成双差动放大器2的各双极晶体管Q1A、Q2A、Q1B、Q2B的对称性，所以可提高电路特性。再有，恒流晶体管Q7、Q8和构成双差动放大器2的各双极晶体管Q1A、Q2A、Q1B、Q2B的发射极、基极、集电极的上下排列顺序相同，所以对称性更好。
此外，如图7(b)所示，构成各发射极跟随器电路40、41的各双极晶体管Q4A、Q5A也可以与构成双差动放大器2的各双极晶体管Q1A、Q2A、Q1B、Q2B为相同方向，并且将发射极、基极、集电极的上下排列顺序相同地配置，这种情况下的半导体集成电路成为抗掩模偏移等造成的制造偏差好的配置状态。
而且，在图7(a)所示的电路配置中，构成双差动放大器2的各双极晶体管Q1A、Q2A、Q1B、Q2B和各发射极跟随器电路40、41可按最短距离连接到电源电位Vcc，与图7(b)所示的电路相比，可实现低阻抗化的半导体集成电路。
再有，在上述各实施例中，以差动放大器1和双差动放大器2为例进行了说明，但本发明不限于此，可以广泛地应用于如滤波器那样具有分别连接在一对输出端子上的发射极跟随器电路的半导体集成电路。
此外，在本发明的各实施例中，还包含可用于包含双极器件和MOS器件等包含有源元件的半导体器件、具有混频器、AGC电路等的吉尔伯特单元构造并需要对称性的半导体器件、使用于高频区域的半导体器件、在使用SiGe处理时使用的半导体器件、卫星电视、地波电视、有线电视、以及无线LAN使用的半导体器件等。
根据本发明的集成电路，将发射极跟随器电路配置在电路块附近，并且从其中心线进行线对称地配置，所以通过没有从电路块的输出端子输入到发射极跟随器电路的布线间的交叉，并且使其布线长度相等同时可以缩短，从而可以提高包含发射极跟随器电路的电路块的对称性，实现电路特性的提高。

Claims (7)

1.一种半导体集成电路，其特征在于，具有包含多个半导体元件的电路块、以及连接到该电路块的一对发射极跟随器电路，构成所述一对发射极跟随器电路的晶体管在所述电路块附近，并且相对于其中心线进行线对称地配置。
2.如权利要求1所述的半导体集成电路，其特征在于，所述发射极跟随器电路包含将所述电路块的输出供给基极的第1晶体管，以及向该第1晶体管供给电流的第2晶体管。
3.如权利要求1所述的半导体集成电路，其特征在于，将构成所述发射极跟随器电路的晶体管配置在与构成所述电路块的晶体管呈90度的不同方向上。
4.如权利要求1所述的半导体集成电路，其特征在于，将构成所述发射极跟随器电路的晶体管配置在与构成所述电路块的晶体管相同的方向上。
5.如权利要求4所述的半导体集成电路，其特征在于，构成所述发射极跟随器电路的晶体管的发射极、基极及集电极按与构成所述电路块的晶体管的发射极、基极及集电极相反的顺序来排列。
6.如权利要求4所述的半导体集成电路，其特征在于，构成所述发射极跟随器电路的晶体管的发射极、基极及集电极按与构成所述电路块的晶体管的发射极、基极及集电极相同的顺序来排列。
7.如权利要求1、2、3、4任何一项所述的半导体集成电路，其特征在于，所述电路块是差动放大器。
CNB021498237A 2001-11-12 2002-11-06 半导体集成电路 Expired - Fee Related CN1181547C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001345710 2001-11-12
JP345710/2001 2001-11-12
JP2001356137 2001-11-21
JP356137/2001 2001-11-21

Publications (2)

Publication Number Publication Date
CN1419290A true CN1419290A (zh) 2003-05-21
CN1181547C CN1181547C (zh) 2004-12-22

Family

ID=26624468

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021498237A Expired - Fee Related CN1181547C (zh) 2001-11-12 2002-11-06 半导体集成电路

Country Status (4)

Country Link
US (1) US20030111673A1 (zh)
KR (1) KR20030040085A (zh)
CN (1) CN1181547C (zh)
TW (1) TW569393B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109167598A (zh) * 2018-10-24 2019-01-08 南京迈矽科微电子科技有限公司 一种基于高频率低功耗应用需求的毫米波静态分频器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311419A (ja) * 2005-05-02 2006-11-09 Nec Electronics Corp 信号出力回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153405A (en) * 1979-05-18 1980-11-29 Sanyo Electric Co Ltd Fm detection circuit
JPS6054508A (ja) * 1983-09-06 1985-03-29 Pioneer Electronic Corp エミッタホロワ型シングルエンデットプッシュプル回路
JPS61101048A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd 半導体集積回路装置
JP3076073B2 (ja) * 1991-02-21 2000-08-14 アルパイン株式会社 バッファアンプ
DE59107632D1 (de) * 1991-04-24 1996-05-02 Siemens Ag Schaltungsanordnung zur Signalbegrenzung und Feldstärkendetektion
JP3180821B2 (ja) * 1991-07-12 2001-06-25 株式会社エヌエフ回路設計ブロック コンプリメンタリ増幅回路
JP3517048B2 (ja) * 1996-02-02 2004-04-05 株式会社東芝 出力回路装置
US6529047B2 (en) * 2000-12-21 2003-03-04 Intersil Americas Inc. Mixer driver circuit
JP4569022B2 (ja) * 2001-03-26 2010-10-27 パナソニック株式会社 差動増幅装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109167598A (zh) * 2018-10-24 2019-01-08 南京迈矽科微电子科技有限公司 一种基于高频率低功耗应用需求的毫米波静态分频器
CN109167598B (zh) * 2018-10-24 2022-05-27 南京迈矽科微电子科技有限公司 一种基于高频率低功耗应用需求的毫米波静态分频器

Also Published As

Publication number Publication date
TW569393B (en) 2004-01-01
CN1181547C (zh) 2004-12-22
US20030111673A1 (en) 2003-06-19
KR20030040085A (ko) 2003-05-22

Similar Documents

Publication Publication Date Title
US4806796A (en) Active load for emitter coupled logic gate
CN1234649A (zh) 可变增益放大器电路
US5155420A (en) Switching circuits employing field emission devices
CN1967873A (zh) 半导体器件
CN1150620C (zh) 薄膜半导体集成电路
JP6484962B2 (ja) 進行波型増幅器
CN1181547C (zh) 半导体集成电路
CN1276583C (zh) 差动渥尔曼放大器电流型驱动器
US5075579A (en) Level shift circuit for achieving a high-speed processing and an improved output current capability
WO2012141008A1 (ja) 半導体集積回路
JP4569022B2 (ja) 差動増幅装置
CN1198336C (zh) 半导体集成电路
US10103100B2 (en) Semiconductor device
JP2751320B2 (ja) エミッタホロワ回路
CN1222107C (zh) 滤波器电路
US20050083563A1 (en) Driving circuit for optical modulator
JP2022070377A (ja) 半導体装置
EP0140369A1 (en) Semiconductor integrated circuit including series connected transistors
CN103378065B (zh) 半导体装置和用于制造半导体装置的方法
CN1797958A (zh) D/a转换器和通信装置
CN1272850C (zh) 高频引线键合结构
US20090213554A1 (en) Power amplification device and transmitter using it
CN1856935A (zh) 用于提供逻辑门功能和锁存功能的电路
CN1614891A (zh) 用于高电压输入的拉升晶体管的闸极控制电路
JP3028362B2 (ja) 半導体装置および該半導体装置を組み込んだ混成集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee