JP2022070377A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置において不要な発振が発生しにくくなる技術を提供する。
【解決手段】半導体装置は、基板と、基板上に設けられ、かつ互いに並列接続された複数の第１スイッチング素子を有する第１スイッチング回路とを備える。複数の第１スイッチング素子のそれぞれは、第１制御電極、第１正電極及び第１負電極を有する。複数の第１スイッチグ素子の第１正電極は、基板上の同一の第１導電パターンに接合されることによって互いに電気的に接続されている。第１スイッチング回路は、第１負電極同士が配線部材で直接接続された隣同士の第１スイッチング素子から成る第１素子対と、第１負電極同士が配線部材で直接接続されていない隣同士の第１スイッチング素子から成る第２素子対とを含む。
【選択図】図１

Description

本開示は、半導体装置に関する。

特許文献１には、半導体装置に関する技術が記載されている。

国際公開第２０２０／０５４８０６号

半導体装置については、不要な発振を抑制することが望まれている。

そこで、本開示は上述の点に鑑みて成されたものであり、半導体装置において不要な発振が発生しにくくなる技術を提供することを目的とする。

半導体装置の一態様は、基板と、基板上に設けられ、かつ互いに並列接続された複数の第１スイッチング素子を有する第１スイッチング回路とを備える。複数の第１スイッチング素子のそれぞれは、第１制御電極、第１正電極及び第１負電極を有する。複数の第１スイッチグ素子の第１正電極は、基板上の同一の第１導電パターンに接合されることによって互いに電気的に接続されている。第１スイッチング回路は、第１負電極同士が配線部材で直接接続された隣同士の第１スイッチング素子から成る第１素子対と、第１負電極同士が配線部材で直接接続されていない隣同士の第１スイッチング素子から成る第２素子対とを含む。

半導体装置において不要な発振が発生しにくくなる。

半導体装置の構造の一例を示す概略平面図である。 半導体装置の回路構成の一例を示す概略図である。 半導体装置の構造の一例を示す概略平面図である。 半導体装置の構造の一例を示す概略平面図である。 半導体装置の構造の一例を示す概略平面図である。

図１は半導体装置１００の構造の一例を示す概略平面図である。図２は半導体装置１００の回路構成の一例を示す概略図である。半導体装置１００は、例えば、負荷２００（図２参照）に対して高電位及び低電位を与えることが可能なパワーモジュールである。具体的には、半導体装置１００は、例えば、負荷２００に対して高電位及び低電位を交互に与えるインバータ装置（インバータ回路ともいう）である。半導体装置１００はインバータ装置以外であってもよい。以下では、半導体装置１００の回路構成例について説明し、その後、半導体装置１００の構造例について説明する。半導体装置１００の構造例の説明では、図１に示されるＸＹ直交座標系が用いられる。ＸＹ直交座標系のＹ方向を示す矢印の先側を＋Ｙ側と呼び、その反対側を－Ｙ側と呼ぶことがある。また、ＸＹ直交座標系のＸ方向を示す矢印の先側を＋Ｘ側と呼び、その反対側を－Ｘ側と呼ぶことがある。

＜回路構成例＞
図２に示されるように、半導体装置１００は、複数のスイッチング素子１０と、当該複数のスイッチング素子１０にそれぞれ逆並列接続された複数の還流ダイオード２０（単にダイオード２０ともいう）とを備える。さらに、半導体装置１００は、一対の上アーム制御端子Ｔ８及びＴ９と、一対の下アーム制御端子Ｔ２及びＴ３と、高電位が印加される高電位端子Ｔ７と、低電位が印加される低電位端子Ｔ５及びＴ６と、負荷２００に電気的に接続された出力端子Ｔ４とを備える。半導体装置１００は、高電位端子Ｔ７に印加される高電位を出力端子Ｔ４に出力することが可能である。これにより、高電位端子Ｔ７に印加される高電位が負荷２００に供給される。また、半導体装置１００は、低電位端子Ｔ５及びＴ６に印加される低電位を出力端子Ｔ４に出力することが可能である。これにより、低電位端子Ｔ５及びＴ６に印加される低電位が負荷２００に供給される。高電位端子Ｔ７は高電位側電源端子ともいわれ、低電位端子Ｔ５及びＴ６は低電位側電源端子ともいわれる。

複数のスイッチング素子１０は、高電位端子Ｔ７と電気的に接続された複数のスイッチング素子１０Ｕと、低電位端子Ｔ５及びＴ６に電気的に接続された複数のスイッチング素子１０Ｌとを含む。複数のスイッチング素子１０Ｕは互いに並列接続されており、複数のスイッチング素子１０Ｌは互いに並列接続されている。

複数のダイオード２０は、複数のスイッチング素子１０Ｕにそれぞれ逆並列された複数のダイオード２０Ｕと、複数のスイッチング素子１０Ｌにそれぞれ逆並列された複数のダイオード２０Ｌとを含む。複数のダイオード２０Ｕは互いに並列接続されており、複数のダイオード２０Ｌは互いに並列接続されている。

複数のスイッチング素子１０Ｕと複数のダイオード２０Ｕとで、出力端子Ｔ４に高電位を出力するスイッチング回路である上アームＵＡが構成されている。また、複数のスイッチング素子１０Ｌと複数のダイオード２０Ｌとで、出力端子Ｔ４に低電位を出力するスイッチング回路である下アームＬＡが構成されている。上アームＵＡと下アームＬＡとは互いに直列接続されている。以後、上アームＵＡ及び下アームＬＡを、それぞれスイッチング回路ＵＡ及びスイッチング回路ＬＡと呼ぶことがある。

半導体装置１００は、例えば８個のスイッチング素子１０を備える。例えば、上アームＵＡは４個のスイッチング素子１０Ｕを備え、下アームＬＡは４個のスイッチング素子１０Ｌを備える。また、半導体装置１００は、例えば８個のダイオード２０を備える。例えば、上アームＵＡは、４個のスイッチング素子１０Ｕにそれぞれ対応する４個のダイオード２０Ｕを備え、下アームＬＡは、４個のスイッチング素子１０Ｌにそれぞれ対応する４個のダイオード２０Ｌを備える。

スイッチング素子１０は、制御電極と、正電極と、負電極とを備える。制御電極には、スイッチング素子１０をオン／オフ制御するための制御信号が入力される。スイッチング素子１０がオン状態のとき、正電極と負電極との間で主電流が流れる。正電極は、スイッチング素子１０がオン状態のときに当該スイッチング素子に流れる主電流が流入する電極である。正電極は電流流入電極と呼ばれることがある。負電極は、スイッチング素子１０がオン状態のときに当該スイッチング素子に流れる主電流が流出する電極である。負電極は電流流出電極と呼ばれることがある。また、正電極及び負電極のそれぞれは主電極と呼ばれることもある。

各スイッチング素子１０は例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。以後、スイッチング素子１０，１０Ｕ，１０ＬをそれぞれＩＧＢＴ１０，１０Ｕ，１０Ｌと呼ぶことがある。

ＩＧＢＴ１０は、ゲート電極１１ｇ、コレクタ電極１１ｃ及びエミッタ電極１１ｅを備える。ゲート電極１１ｇ、コレクタ電極１１ｃ及びエミッタ電極１１ｅは、それぞれ制御電極、正電極及び負電極として機能する。ダイオード２０Ｕはカソード電極２１ｋ及びアノード電極２１ａを備える。

上アームＵＡでは、複数のＩＧＢＴ１０Ｕのコレクタ電極１１ｃが互いに電気的に接続されており、複数のＩＧＢＴ１０Ｕのエミッタ電極１１ｅは互いに電気的に接続されている。また、上アームＵＡでは、複数のダイオード２０Ｕのカソード電極２１ｋが互いに電気的に接続されており、複数のダイオード２０Ｕのアノード電極１１ａは互いに電気的に接続されている。各ＩＧＢＴ１０Ｕのコレクタ電極１１ｃは、それに対応するダイオード２０Ｕのカソード電極２１ｋと、高電位端子Ｔ７とに電気的に接続されている。各ＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、それに対応するダイオード２０Ｕのアノード電極２１ａと、上アーム制御端子Ｔ９と、出力端子Ｔ４とに電気的に接続されている。そして、各ＩＧＢＴ１０Ｕのゲート電極１１ｇは上アーム制御端子Ｔ８に電気的に接続されている。

下アームＬＡでは、複数のＩＧＢＴ１０Ｌのコレクタ電極１１ｃが互いに電気的に接続されており、複数のＩＧＢＴ１０Ｌのエミッタ電極１１ｅは互いに電気的に接続されている。また、下アームＬＡでは、複数のダイオード２０Ｌのカソード電極２１ｋが互いに電気的に接続されており、複数のダイオード２０Ｌのアノード電極１１ａは互いに電気的に接続されている。各ＩＧＢＴ１０Ｌのコレクタ電極１１ｃは、それに対応するダイオード２０Ｌのカソード電極２１ｋと、出力端子Ｔ４とに電気的に接続されている。各ＩＧＢＴ１０Ｌのエミッタ電極１１ｅは、それに対応するダイオード２０Ｌのアノード電極２１ａと、下アーム制御端子Ｔ２と、低電位端子Ｔ５と、低電位端子Ｔ６とに電気的に接続されている。そして、各ＩＧＢＴ１０Ｌのゲート電極１１ｇは下アーム制御端子Ｔ３に電気的に接続されている。

以上のような回路構成を備える半導体装置１００では、上アーム制御端子Ｔ８及びＴ９の間に与えられる制御電圧に応じて、上アームＵＡの各ＩＧＢＴ１０Ｕがオン／オフ動作を行う。また、下アーム制御端子Ｔ２及びＴ３の間に与えられる制御電圧に応じて、下アームＬＡの各ＩＧＢＴ１０Ｌがオン／オフ動作を行う。下アームＬＡの各ＩＧＢＴ１０Ｌがオフ状態のときに、上アームＵＡの各ＩＧＢＴ１０Ｕがオン状態となると、出力端子Ｔ４から高電位が出力されて負荷２００に与えられる。このとき、各ＩＧＢＴ１０Ｕにおいて、コレクタ電極１１ｃとエミッタ電極１１ｅの間に主電流が流れる。主電流が流れる。一方で、上アームＵＡの各ＩＧＢＴ１０Ｕがオフ状態のときに、下アームＬＡの各ＩＧＢＴ１０Ｌがオン状態となると、出力端子Ｔ４から低電位が出力されて負荷２００に与えられる。このとき、各ＩＧＢＴ１０Ｌにおいて、コレクタ電極１１ｃとエミッタ電極１１ｅの間に主電流が流れる。

＜構造例＞
次に、半導体装置１００の構造例について説明する。ＩＧＢＴ１０は、例えば、シリコン、炭化シリコンあるいは窒化ガリウム等から成る半導体チップ（ウェハチップあるいはダイとも呼ばれる）に配線及び電極等が形成されたものである。図１に示されるように、ＩＧＢＴ１０の一方の主面１０ａにはゲート電極１１ｇ及びエミッタ電極１１ｅが形成されている。ＩＧＢＴ１０の他方の主面にはコレクタ電極１１ｃが形成されている。ゲート電極１１ｇ、エミッタ電極１１ｅ及びコレクタ電極１１ｃは、例えば、アルミニウム、銅あるいは金等の金属で構成される。

ダイオード２０は、例えば、シリコン、炭化シリコンあるいは窒化ガリウム等から成る半導体チップに配線及び電極等が形成されたものである。図１に示されるように、ダイオード２０の一方の主面２０ａにはアノード電極２１ａが形成され、ダイオード２０の他方の主面にはカソード電極２１ｋが形成されている。アノード電極２１ａ及びカソード電極２１ｋは、例えば、アルミニウム、銅あるいは金等の金属で構成される。

図１に示されるように、半導体装置１００は、例えば、基板１と、基板１の表面に設けられた複数の導電パターン２～９とを備える。複数の導電パターン２～９は、基板１上において互いに離れて位置する。基板１は、例えば、セラミック等から成る絶縁基板である。複数の導電パターン２～９は基板１の一方の主面１ａに設けられている。導電パターン２～９は、例えば、銅あるいはアルミニウム等で構成された金属箔である。導電パターン２～９は、回路パターンあるいは配線パターンと呼ばれることがある。

導電パターン２～４，７～９は、例えば、この順でＸ方向に沿って並んでいる。導電パターン２が最も－Ｘ側に位置し、導電パターン９が最も＋Ｘ側に位置する。導電パターン２～４，７～９の形状は、例えば、Ｙ方向に長い長方形である。導電パターン２，３，８，９は、例えば、互いに同じ形状及び大きさを有する。導電パターン４及び７は、例えば、互いに同じ形状及び大きさを有する。例えば、導電パターン２～４，７～９のＹ方向の長さは互いに同じである。例えば、導電パターン４及び７のＸ方向の長さは、導電パターン２，３，８，９のＸ方向の長さよりも大きい。

導電パターン５及び６は、例えばＹ方向に沿って並んでいる。導電パターン６は＋Ｙ側に位置し、導電パターン５は－Ｙ側に位置する。導電パターン５及び６は、Ｘ方向において、導電パターン４と導電パターン７との間に位置する。導電パターン５及び６の形状は例えば正方形である。例えば、導電パターン５及び６は互いに同じ形状及び大きさを有する。例えば、導電パターン５及び６のＹ方向の長さは、導電パターン２～４，７～９のＹ方向の長さよりも小さい。例えば、導電パターン５及び６のＸ方向の長さは、導電パターン２，３，８，９のＸ方向の長さよりも大きく、導電パターン４，７のＸ方向の長さよりも小さい。

なお、導電パターン２～９の形状及び大きさは上記の例に限られない。また、導電パターン２～９の並びは上記の例に限られない。

導電パターン７上には上アームＵＡが配置されている。導電パターン７上には、上アームＵＡの複数のＩＧＢＴ１０Ｕ及び複数のダイオード２０Ｕが搭載されている。ＩＧＢＴ１０Ｕは、そのコレクタ電極１１ｃが導電パターン７側に位置するように導電パターン７上に搭載されている。ダイオード２０Ｕは、そのカソード電極２１ｋが導電パターン７側に位置するように導電パターン７上に搭載されている。導電パターン７には、各ＩＧＢＴ１０Ｕのコレクタ電極１１ｃと各ダイオード２０Ｕのカソード電極２１ｋが、はんだ等の導電性接合材が使用されて接合されている。これにより、各ＩＧＢＴ１０Ｕのコレクタ電極１１ｃと各ダイオード２０Ｕのカソード電極２１ｋは導電パターン７に電気的に接続されている。

複数のＩＧＢＴ１０Ｕは、例えばＹ方向に沿って並んでいる。複数のダイオード２０Ｕは、例えばＹ方向に並んでいる。例えば、各ＩＧＢＴ１０Ｕは、それに対応するダイオード２０ＵとＸ方向で並んでいる。ＩＧＢＴ１０Ｕは、例えばダイオード２０Ｕよりも＋Ｘ側に位置する。したがって、ＩＧＢＴ１０Ｕは、ダイオード２０Ｕよりも導電パターン８及び９に近い位置に配置されている。

導電パターン４上には下アームＬＡが配置されている。導電パターン４上には、下アームＬＡの複数のＩＧＢＴ１０Ｌ及び複数のダイオード２０Ｌが搭載されている。ＩＧＢＴ１０Ｌは、そのコレクタ電極１１ｃが導電パターン４側に位置するように導電パターン４上に搭載されている。ダイオード２０Ｌは、そのカソード電極２１ｋが導電パターン４側に位置するように導電パターン４上に搭載されている。導電パターン４には、各ＩＧＢＴ１０Ｌのコレクタ電極１１ｃと各ダイオード２０Ｌのカソード電極２１ｋが、はんだ等の導電性接合材が使用されて接合されている。これにより、各ＩＧＢＴ１０Ｌのコレクタ電極１１ｃと各ダイオード２０Ｌのカソード電極２１ｋは導電パターン４に電気的に接続されている。

複数のＩＧＢＴ１０Ｌは、例えばＹ方向に並んでいる。複数のダイオード２０Ｌは、例えばＹ方向に並んでいる。例えば、各ＩＧＢＴ１０Ｌは、それに対応するダイオード２０ＬとＸ方向で並んでいる。ＩＧＢＴ１０Ｌは、例えば、ダイオード２０Ｌよりも－Ｘ側に位置する。したがって、ＩＧＢＴ１０Ｌは、ダイオード２０Ｌよりも導電パターン２及び３に近い位置に配置されている。

半導体装置１００では、例えば、上アームＵＡにおいて対を成す１個のＩＧＢＴ１０Ｕ及び１個のダイオード２０Ｕと、下アームＬＡにおいて対を成す１個のＩＧＢＴ１０Ｌ及び１個のダイオード２０Ｌとが、Ｘ方向に沿って並んでいる。

なお、複数のＩＧＢＴ１０の並びは上記の例に限られない。また、複数のダイオード２０の並びは上記の例に限られない。

半導体装置１００は、図１に示されるように、複数の配線部材３５を備える。各配線部材３５は、例えば導電性ワイヤである。各配線部材３５は、例えば、アルミニウム、銅あるいは金等の金属で構成されている。複数の配線部材３５は、互いに同じ材料で構成された複数の配線部材が含まれてもよいし、互いに異なる材料で構成された複数の配線部材が含まれてもよい。

複数の配線部材３５には、例えば、複数の配線部材３０Ｕと、複数の配線部材３０Ｌと、複数の配線部材３１Ｕと、複数の配線部材３１Ｌと、複数の配線部材３２Ｕと、複数の配線部材３２Ｌと、複数の配線部材３３と、複数の配線部材３４とが含まれる。以後、配線部材３０Ｕ，３０Ｌ，３１Ｕ，３１Ｌ，３２Ｕ，３２Ｌ，３３，３４を、それぞれ、導電性ワイヤ３０Ｕ，３０Ｌ，３１Ｕ，３１Ｌ，３２Ｕ，３２Ｌ，３３，３４と呼ぶことがある。

上アームＵＡの各ＩＧＢＴ１０Ｕのゲート電極１１ｇは、少なくとも一つの導電性ワイヤ３０Ｕで導電パターン８に電気的に接続されている。ＩＧＢＴ１０Ｕのゲート電極１１ｇは、導電パターン８に対して、一つの導電性ワイヤ３０Ｕで電気的に接続されてもよいし（図１参照）、複数の導電性ワイヤ３０Ｕで電気的に接続されてもよい。複数のＩＧＢＴ１０Ｕのゲート電極１１ｇは、導電パターン８及び複数の導電性ワイヤ３０Ｕから成る導電部材で互いに電気的に接続されている。

導電性ワイヤ３０Ｕ（ワイヤ３０Ｕともいう）の一端は、ＩＧＢＴ１０Ｕのゲート電極１１ｇに接合されている。ワイヤ３０Ｕの一端は、例えば、はんだ等の接合材が使用されずに直接的にゲート電極１１ｇに接合されている。以後、このような接合を直接接合と呼ぶことがある。直接接合は、例えば、超音波が用いられて実現されてもよいし（超音波接合）、熱圧着が用いられて実現されてもよいし（熱圧着接合）、超音波と熱圧着が併用されて実現されてもよい（超音波併用熱圧着接合）。ワイヤ３０Ｕの他端は、導電パターン８に接合されている。ワイヤ３０Ｕの他端は、例えば、導電パターン８に直接接合されている。

以後、特に断らない限り、導電性ワイヤ３１Ｕ及び３２Ｕ等のワイヤ３５がある部材に接合されていると言えば、当該ワイヤ３５は当該ある部材に直接接合されているとする。

各ＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、少なくとも一つの導電性ワイヤ３１Ｕで導電パターン９に電気的に接続されている。ＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、導電パターン９に対して、一つの導電性ワイヤ３１Ｕで電気的に接続されてもよいし（図１参照）、複数の導電性ワイヤ３１Ｕで電気的に接続されてもよい。複数のＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、導電パターン８及び複数の導電性ワイヤ３１Ｕから成る導電部材で互いに電気的に接続されている。導電性ワイヤ３１Ｕ（ワイヤ３１Ｕともいう）の一端は、ＩＧＢＴ１０Ｕのエミッタ電極１１ｅに接合されている。ワイヤ３１Ｕの他端は、導電パターン９に接合されている。

各ＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、それに対応するダイオード２０Ｕのアノード電極２１ａと少なくとも一つの導電性ワイヤ３２Ｕで電気的に接続されている。ＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、アノード電極２１ａと、複数の導電性ワイヤ３２Ｕ（例えば２つの導電性ワイヤ３２Ｕ）で電気的に接続されてもよいし（図１参照）、一つの導電性ワイヤ３２Ｕで電気的に接続されてもよい。導電性ワイヤ３２Ｕ（ワイヤ３２Ｕともいう）の一端は、ＩＧＢＴ１０Ｕのエミッタ電極１１ｅに接合されている。ワイヤ３２Ｕの他端は、アノード電極２１ａに接合されている。

各ダイオード２０Ｕのアノード電極２１ａは、少なくとも一つの導電性ワイヤ３４で導電パターン４に電気的に接続されている。ダイオード２０Ｕのアノード電極２１ａは、導電パターン４に対して、複数の導電性ワイヤ３４（例えば２つの導電性ワイヤ３４）で電気的に接続されてもよいし（図１参照）、一つの導電性ワイヤ３４で電気的に接続されてもよい。導電性ワイヤ３４（ワイヤ３４ともいう）の一端は、ダイオード２０Ｕのアノード電極２１ａに接合されている。ワイヤ３４の他端は、導電パターン４に接合されている。

上述のように、下アームＬＡのＩＧＢＴ１０Ｌのコレクタ電極１１ｃは、導電パターン４に電気的に接続されている。一方で、上アームＵＡのＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、２つのワイヤ３２Ｕ及び２つのワイヤ３４を通じて導電パターン４に電気的に接続されている。したがって、上アームＵＡのＩＧＢＴ１０Ｕのエミッタ電極１１ｅは、２つのワイヤ３２Ｕ及び２つのワイヤ３４から成る導電部材を通じて下アームＬＡのＩＧＢＴ１０Ｌのコレクタ電極１１ｃに電気的に接続されている。

下アームＬＡの各ＩＧＢＴ１０Ｌのゲート電極１１ｇは、少なくとも一つの導電性ワイヤ３０Ｌで導電パターン３に電気的に接続されている。ＩＧＢＴ１０Ｌのゲート電極１１ｇは、導電パターン３に対して、一つの導電性ワイヤ３０Ｌで電気的に接続されてもよいし（図１参照）、複数の導電性ワイヤ３０Ｌで電気的に接続されてもよい。複数のＩＧＢＴ１０Ｌのゲート電極１１ｇは、導電パターン３及び複数の導電性ワイヤ３０Ｌから成る導電部材で互いに電気的に接続されている。導電性ワイヤ３０Ｌ（ワイヤ３０Ｌともいう）の一端は、ＩＧＢＴ１０Ｌのゲート電極１１ｇに接合されている。ワイヤ３０Ｌの他端は、導電パターン３に接合されている。

各ＩＧＢＴ１０Ｌのエミッタ電極１１ｅは、少なくとも一つの導電性ワイヤ３１Ｌで導電パターン２に電気的に接続されている。ＩＧＢＴ１０Ｌのエミッタ電極１１ｅは、導電パターン２に対して、一つの導電性ワイヤ３１Ｌで電気的に接続されてもよいし（図１参照）、複数の導電性ワイヤ３１Ｌで電気的に接続されてもよい。複数のＩＧＢＴ１０Ｌのエミッタ電極１１ｅは、導電パターン２及び複数の導電性ワイヤ３１Ｌから成る導電部材で互いに電気的に接続されている。導電性ワイヤ３１Ｌ（ワイヤ３１Ｌともいう）の一端は、ＩＧＢＴ１０Ｌのエミッタ電極１１ｅに接合されている。ワイヤ３１Ｌの他端は、導電パターン２に接合されている。

各ＩＧＢＴ１０Ｌのエミッタ電極１１ｅは、それに対応するダイオード２０Ｌのアノード電極２１ａと少なくとも一つの導電性ワイヤ３２Ｌで電気的に接続されている。ＩＧＢＴ１０Ｌのエミッタ電極１１ｅは、アノード電極２１ａと複数の導電性ワイヤ３２Ｌ（例えば２つの導電性ワイヤ３２Ｌ）で電気的に接続されてもよいし（図１参照）、一つの導電性ワイヤ３２Ｌで電気的に接続されてもよい。導電性ワイヤ３２Ｌ（ワイヤ３２Ｌともいう）の一端は、ＩＧＢＴ１０Ｌのエミッタ電極１１ｅに接合されている。ワイヤ３２Ｌの他端は、アノード電極２１ａに接合されている。

各ダイオード２０Ｌのアノード電極２１ａは、少なくとも一つの導電性ワイヤ３３で導電パターン５あるいは導電パターン６に電気的に接続されている。ダイオード２０Ｌのアノード電極２１ａは、導電パターン５あるいは導電パターン６に対して、複数の導電性ワイヤ３３（例えば２つの導電性ワイヤ３３）で電気的に接続されてもよいし（図１参照）、一つの導電性ワイヤ３３で電気的に接続されてもよい。図１の例では、複数のダイオード２０Ｌのうち、＋Ｙ側から１番目と２番目のダイオード２０Ｌのアノード電極２１ａが導電パターン６と電気的に接続されている。また、複数のダイオード２０Ｌのうち、＋Ｙ側から３番目と４番目のダイオード２０Ｌのアノード電極２１ａが導電パターン５と電気的に接続されている。導電性ワイヤ３３（ワイヤ３３ともいう）の一端は、ダイオード２０Ｌのアノード電極２１ａに接合されている。ワイヤ３３の他端は、導電パターン５あるいは導電パターン６に接合されている。

導電パターン８及び９には、上アーム制御端子Ｔ８及びＴ９がそれぞれ電気的に接続されている。上アーム制御端子Ｔ８及びＴ９の間に与えられる制御電圧は、導電パターン８及び９を通じて、各ＩＧＢＴ１０Ｕのゲート電極１１ｇ及びエミッタ電極１１ｅの間に与えられる。

導電パターン２及び３には、下アーム制御端子Ｔ２及びＴ３がそれぞれ電気的に接続されている。下アーム制御端子Ｔ２及びＴ３の間に与えられる制御電圧は、導電パターン２及び３を通じて、各ＩＧＢＴ１０Ｌのゲート電極１１ｇ及びエミッタ電極１１ｅの間に与えられる。

導電パターン７には高電位端子Ｔ７が電気的に接続されている。高電位端子Ｔ７に印加される高電位は、導電パターン７を通じて各ＩＧＢＴ１０Ｕのコレクタ電極１１ｃに供給される。

導電パターン５及び６には、低電位端子Ｔ５及びＴ６がそれぞれ電気的に接続されている。低電位端子Ｔ５に印加される低電位は、導電パターン５を通じて、ＩＧＢＴ１０Ｌのエミッタ電極１１ｅに供給される。また、低電位端子Ｔ６に印加される低電位は、導電パターン６を通じて、ＩＧＢＴ１０Ｌのエミッタ電極１１ｅに供給される。

導電パターン４には出力端子Ｔ４が電気的に接続されている。各ＩＧＢＴ１０Ｕがオン状態のときには、高電位が導電パターン４を通じて出力端子Ｔ４に与えられる。一方で、各ＩＧＢＴ１０Ｌがオン状態のときには、低電位が導電パターン４を通じて出力端子Ｔ４に与えられる。

以上のような構造を有する半導体装置１００では、図１に示されるように、上アームＵＡにおいて互いの隣り合う２つのＩＧＢＴ１０Ｕのエミッタ電極１１ｅの間に、ワイヤ３１Ｕ及び導電パターン９によるインピーダンスＩＭ１が存在する。上アームＵＡのＩＧＢＴ１０Ｕのエミッタ電極１１ｅと導電パターン４との間には、ワイヤ３２Ｕ及び３４によるインピーダンスＩＭ２が存在する。下アームＬＡにおいて互いの隣り合う２つのＩＧＢＴ１０Ｌのエミッタ電極１１ｅの間には、ワイヤ３１Ｌ及び導電パターン２によるインピーダンスＩＭ３が存在する。導電パターン５と、それに導電性ワイヤ３３で電気的に接続されたＩＧＢＴ１０Ｌのエミッタ電極１１ｅとの間には、導電性ワイヤ３３によるインピーダンスＩＭ４ａが存在する。導電パターン６と、それに導電性ワイヤ３３で電気的に接続されたＩＧＢＴ１０Ｌのエミッタ電極１１ｅとの間には、導電性ワイヤ３３によるインピーダンスＩＭ４ｂが存在する。

本例の半導体装置１００では、上アームＵＡ（言い換えればスイッチング回路ＵＡ）は、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続された隣同士のスイッチング素子１０Ｕから成る素子対１１０を少なくとも１つ含む。また、上アームＵＡは、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続されていない隣同士のスイッチング素子１０Ｕから成る素子対１１１を少なくとも１つ含む。図１の例では、素子対１１０は破線で囲まれており、素子対１１１は一点鎖線で囲まれている。配線部材４０Ｕは、例えば導電性ワイヤである。配線部材４０Ｕは、例えば、アルミニウム、銅あるいは金等の金属で構成されている。

以後、配線部材４０Ｕを導電性ワイヤ４０Ｕと呼ぶことがある。また、素子対１１０のように、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続された隣同士のスイッチング素子１０から成る素子対を接続素子対と呼ぶことがある。また、素子対１１１のように、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続されていない隣同士のスイッチング素子１０から成る素子対を未接続素子対と呼ぶことがある。

図１の例では、上アームＵＡは複数の接続素子対１１０を含む。複数の接続素子対１１０は、例えば、＋Ｙ側に位置する接続素子対１１０ａと、－Ｙ側に位置する接続素子対１１０ｂとを含む。接続素子対１１０ａは、＋Ｙ側から１番目のスイッチング素子１０Ｕと、＋Ｙ側から２番目のスイッチング素子１０Ｕとで構成されている。接続素子対１１０ｂは、＋Ｙ側から３番目のスイッチング素子１０Ｕと、＋Ｙ側から４番目のスイッチング素子１０Ｕとで構成されている。

接続素子対１１０では、一方のスイッチング素子１０Ｕのエミッタ電極１１ｅと、他方のスイッチング素子１０Ｕのエミッタ電極１１ｅとに対して、導電性ワイヤ４０Ｕ（ワイヤ４０Ｕともいう）が接合されている。これにより、一方のスイッチング素子１０Ｕのエミッタ電極１１ｅと、他方のスイッチング素子１０Ｕのエミッタ電極１１ｅとは、導電性ワイヤ４０Ｕで電気的に接続されている。導電性ワイヤ４０Ｕの一端は、接続素子対１１０の一方のスイッチング素子１０Ｕのエミッタ電極１１ｅに例えば直接接合されている。導電性ワイヤ４０Ｕの他端は、接続素子対１１０の他方のスイッチング素子１０Ｕのエミッタ電極１１ｅに例えば直接接合されている。

図１の例では、上アームＵＡは１個の未接続素子対１１１を含む。図１の半導体装置１００が備える未接続素子対１１１（未接続素子対１１１ａともいう）は、＋Ｙ側から２番目のスイッチング素子１０Ｕと、＋Ｙ側から３番目のスイッチング素子１０Ｕとで構成されている。＋Ｙ側から２番目のスイッチング素子１０Ｕのエミッタ電極１１ｅと、＋Ｙ側から３番目のスイッチング素子１０Ｕのエミッタ電極１１ｅとは、配線部材４０Ｕで直接接続されていない。

接続素子対１１０ａの－Ｙ側のスイッチング素子１０Ｕと、未接続素子対１１１ａの＋Ｙ側のスイッチング素子１０Ｕとは、同じ素子である。また、接続素子対１１０ｂの＋Ｙ側のスイッチング素子１０Ｕと、未接続素子対１１１ａの－Ｙ側のスイッチング素子１０Ｕとは、同じ素子である。

下アームＬＡ（言い換えればスイッチング回路ＬＡ）は、エミッタ電極１１ｅ同士が配線部材４０Ｌで直接接続された隣同士のスイッチング素子１０Ｌから成る接続素子対１２０を少なくとも１つ含む。また、下アームＬＡは、エミッタ電極１１ｅ同士が配線部材４０Ｌで直接接続されていない隣同士のスイッチング素子１０Ｌから成る未接続素子対１２１を少なくとも１つ含む。図１の例では、素子対１２０は破線で囲まれており、素子対１２１は一点鎖線で囲まれている。配線部材４０Ｌは、例えば導電性ワイヤである。配線部材４０Ｌは、例えば、アルミニウム、銅あるいは金等の金属で構成されている。以後、配線部材４０Ｌを導電性ワイヤ４０Ｌと呼ぶことがある。

図１の例では、下アームＬＡは１個の接続素子対１２０を含む。図１の半導体装置１００が備える接続素子対１２０（接続素子対１２０ａともいう）は、＋Ｙ側から２番目のスイッチング素子１０Ｌと、＋Ｙ側から３番目のスイッチング素子１０Ｌとで構成されている。＋Ｙ側から２番目のスイッチング素子１０Ｌのエミッタ電極１１ｅと、＋Ｙ側から３番目のスイッチング素子１０Ｌのエミッタ電極１１ｅとは、配線部材４０Ｌで直接接続されていない。

図１の例では、下アームＬＡは複数の未接続素子対１２１を含む。複数の未接続素子対１２１は、例えば、＋Ｙ側に位置する未接続素子対１２１ａと、－Ｙ側に位置する未接続素子対１２１ｂとを含む。未接続素子対１２１ａは、＋Ｙ側から１番目のスイッチング素子１０Ｌと、＋Ｙ側から２番目のスイッチング素子１０Ｌとで構成されている。未接続素子対１２１ｂは、＋Ｙ側から３番目のスイッチング素子１０Ｌと、＋Ｙ側から４番目のスイッチング素子１０Ｌとで構成されている。

接続素子対１２０ａでは、一方のスイッチング素子１０Ｌのエミッタ電極１１ｅと、他方の一方のスイッチング素子１０Ｌのエミッタ電極１１ｅとに対して、導電性ワイヤ４０Ｌ（ワイヤ４０Ｌともいう）が接合されている。これにより、一方のスイッチング素子１０Ｌのエミッタ電極１１ｅと、他方の一方のスイッチング素子１０Ｌのエミッタ電極１１ｅとは、導電性ワイヤ４０Ｌで電気的に接続されている。導電性ワイヤ４０Ｌの一端は、接続素子対１２０ａの一方のスイッチング素子１０Ｌのエミッタ電極１１ｅに例えば直接接合されている。導電性ワイヤ４０Ｌの他端は、接続素子対１２０ａの他方のスイッチング素子１０Ｌのエミッタ電極１１ｅに例えば直接接合されている。

未接続素子対１２１ａの－Ｙ側のスイッチング素子１０Ｌと、接続素子対１２０ａの＋Ｙ側のスイッチング素子１０Ｌとは、同じ素子である。また、未接続素子対１２１ｂの＋Ｙ側のスイッチング素子１０Ｌと、接続素子対１２０ａの－Ｙ側のスイッチング素子１０Ｌとは、同じ素子である。

このように、本例では、スイッチング回路ＵＡは、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続された隣同士のスイッチング素子１０Ｕから成る素子対１１０と、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続されていない隣同士のスイッチング素子１０Ｕから成る素子対１１１とを備える。これにより、スイッチング回路ＵＡにおいて不要な発振が発生しにくくなる。以下にこの点について詳細に説明する。

複数のスイッチング素子１０Ｕが並列接続されているスイッチング回路ＵＡでは、スイッチング素子１０Ｕの寄生容量とスイッチング素子１０Ｕ間の寄生インダクタンスとによって、スイッチング素子１０Ｕの制御電極（ゲート電極１１ｇ）で電位振動が発生する可能性がある。その結果、帰還増幅が発生して、スイッチング素子１０Ｕで電圧及び電流の発振が発生する可能性がある。このような発振は、制御電極がゲート電極である場合、ゲート発振と呼ばれることがある。

本例では、素子対１１０を構成する隣同士のスイッチング素子１０Ｕのエミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続されていることから、当該隣同士のスイッチング素子１０Ｕの間でのスイッチング特性の差を小さくすることができる。これにより、スイッチング素子１０Ｕにおいて電圧及び電流の発振が発生しにくくなる。つまり、制御電極での電位振動に基づく不要な発振が発生しにくくなる。

一方で、スイッチング回路ＵＡでは、スイッチング素子１０Ｕ単体で発振する可能性もある。スイッチング素子１０Ｕ単体での発振としては、例えば、ＰＥＴＴ発振（plasma extraction transit time oscillation）が知られている。スイッチング回路ＵＡに含まれるすべてのスイッチング素子１０Ｕのエミッタ電極１１ｅが配線部材４０Ｕで接続される場合には、スイッチング素子１０Ｕ単体での発振が共振増幅により増幅される可能性がある。

本例では、スイッチング回路ＵＡは、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続されていない隣同士のスイッチング素子１０Ｕから成る素子対１１１を備えることから、共振ゲインを下げることができる。そのため、スイッチング素子１０Ｕ単体での発振が増幅されにくくなる。その結果、スイッチング回路ＵＡにおいて、スイッチング素子１０Ｕ単体の発振に基づく不要な発振が発生しにくくなる。

同様に、スイッチング回路ＬＡは、エミッタ電極１１ｅ同士が配線部材４０Ｌで直接接続された隣同士のスイッチング素子１０Ｌから成る素子対１２０と、エミッタ電極１１ｅ同士が配線部材４０Ｌで直接接続されていない隣同士のスイッチング素子１０から成る素子対１２１とを備えることから、スイッチング回路ＬＡにおいて不要な発振が発生しにくくなる。

また、本例では、スイッチング回路ＵＡの複数のスイッチング素子１０Ｕのコレクタ電極１１ｃが、基板１上の同一の導電パターン７に接合されていることから、複数のスイッチング素子１０Ｕのコレクタ電極１１ｃ間の接続インピーダンスを下げることができる。同様に、スイッチング回路ＬＡの複数のスイッチング素子１０Ｌのコレクタ電極１１ｃが、基板１上の同一の導電パターン４に接合されていることから、複数のスイッチング素子１０Ｌのコレクタ電極１１ｃ間の接続インピーダンスを下げることができる。

半導体装置１００の構成は上記の例に限られない。例えば、図３に示されるように、下アームＬＡでは、＋Ｙ側から１番目のスイッチング素子１０Ｌと、＋Ｙ側から２番目のスイッチング素子１０Ｌとが配線部材４０Ｌで直接接続されてもよい。図３の例では、下アームＬＡは、未接続素子対１２１ａの替わりに接続素子対１２０ｂを備える。接続素子対１２０ｂは、＋Ｙ側から１番目のスイッチング素子１０Ｌと、＋Ｙ側から２番目のスイッチング素子１０Ｌとで構成されている。

他の例として、図１に示される下アームＬＡにおいて、＋Ｙ側から３番目のスイッチング素子１０Ｌと、＋Ｙ側から４番目のスイッチング素子１０Ｌとが配線部材４０Ｌで直接接続されてもよい。また、図１に示される上アームＵＡにおいて、＋Ｙ側から１番目のスイッチング素子１０Ｕと、＋Ｙ側から２番目のスイッチング素子１０Ｕとが配線部材４０Ｌで直接接続されなくてもよい。この場合、＋Ｙ側から２番目のスイッチング素子１０Ｕと、＋Ｙ側から３番目のスイッチング素子１０Ｕとが配線部材４０Ｌで直接接続されてもよい。また、図１に示される上アームＵＡにおいて、＋Ｙ側から３番目のスイッチング素子１０Ｕと、＋Ｙ側から４番目のスイッチング素子１０Ｕとが配線部材４０Ｌで直接接続されなくてもよい。この場合、＋Ｙ側から２番目のスイッチング素子１０Ｕと、＋Ｙ側から３番目のスイッチング素子１０Ｕとが配線部材４０Ｌで直接接続されてもよい。

他の例として、半導体装置１００の上アームＵＡ及び下アームＬＡのそれぞれは、２個のＩＧＢＴ１０を備えてもよいし、３個のＩＧＢＴ１０を備えてもよいし、５個以上のＩＧＢＴ１０を備えてもよい。図４は、上アームＵＡ及び下アームＬＡのそれぞれが６個のＩＧＢＴ１０を備える場合の半導体装置１００の構造の一例を示す概略平面図である。

図４に示される半導体装置１００（半導体装置１００Ａともいう）が備える上アームＵＡは、６個のＩＧＢＴ１０Ｕと、当該６個のＩＧＢＴ１０Ｕにそれぞれ対応する６個のダイオード２０Ｕとを備える。６個のＩＧＢＴ１０Ｕは例えばＹ方向に沿って並び、６個のダイオード２０Ｕは例えばＹ方向に沿って並ぶ。図１と同様に、各ＩＧＢＴ１０Ｕは、それに対応するダイオード２０ＵとＸ方向で並んでいる。

半導体装置１００Ａが備える下アームＬＡは、６個のＩＧＢＴ１０Ｌと、当該６個のＩＧＢＴ１０Ｌにそれぞれ対応する６個のダイオード２０Ｌとを備える。６個のＩＧＢＴ１０Ｌは例えばＹ方向に沿って並び、６個のダイオード２０Ｌは例えばＹ方向に沿って並ぶ。図１と同様に、各ＩＧＢＴ１０Ｌは、それに対応するダイオード２０ＬとＸ方向で並んでいる。

半導体装置１００Ａでは、導電パターン６に対して、＋Ｙ側から１番目、２番目及び３番目のダイオード２０Ｌのアノード電極２１ａが、図１と同様に電気的に接続されている。また、導電パターン５に対しては、＋Ｙ側から４番目、５番目及び６番目のダイオード２０Ｌのアノード電極２１ａが、図１と同様に電気的に接続されている。

半導体装置１００Ａの上アームＵＡは、例えば、接続素子対１１０ｃ及び１１０ｄと、未接続素子対１１１ｂ，１１１ｃ，１１１ｄとを含む。接続素子対１１０ｃは、＋Ｙ側から２番目のスイッチング素子１０Ｕと、＋Ｙ側から３番目のスイッチング素子１０Ｕとで構成されている。接続素子対１１０ｄは、＋Ｙ側から４番目のスイッチング素子１０Ｕと、＋Ｙ側から５番目のスイッチング素子１０Ｕとで構成されている。未接続素子対１１１ｂは、＋Ｙ側から１番目のスイッチング素子１０Ｕと、＋Ｙ側から２番目のスイッチング素子１０Ｕとで構成されている。未接続素子対１１１ｃは、＋Ｙ側から３番目のスイッチング素子１０Ｕと、＋Ｙ側から４番目のスイッチング素子１０Ｕとで構成されている。未接続素子対１１１ｄは、＋Ｙ側から５番目のスイッチング素子１０Ｕと、＋Ｙ側から６番目のスイッチング素子１０Ｕとで構成されている。

未接続素子対１１１ｂの－Ｙ側のスイッチング素子１０Ｕと、接続素子対１１０ｃの＋Ｙ側のスイッチング素子１０Ｕとは、同じ素子である。接続素子対１１０ｃの－Ｙ側のスイッチング素子１０Ｕと、未接続素子対１１１ｃの＋Ｙ側のスイッチング素子１０Ｕとは、同じ素子である。未接続素子対１１１ｃの－Ｙ側のスイッチング素子１０Ｕと、接続素子対１１０ｄの＋Ｙ側のスイッチング素子１０Ｕとは、同じ素子である。接続素子対１１０ｄの－Ｙ側のスイッチング素子１０Ｕと、未接続素子対１１１ｄの＋Ｙ側のスイッチング素子１０Ｕとは、同じ素子である。

半導体装置１００Ａの下アームＬＡは、例えば、接続素子対１２０ｃ及び１２０ｄと、未接続素子対１２１ｃ，１２１ｄ，１２１ｅとを含む。接続素子対１２０ｃは、＋Ｙ側から１番目のスイッチング素子１０Ｌと、＋Ｙ側から２番目のスイッチング素子１０Ｌとで構成されている。接続素子対１２０ｄは、＋Ｙ側から５番目のスイッチング素子１０Ｌと、＋Ｙ側から６番目のスイッチング素子１０Ｌとで構成されている。未接続素子対１２１ｃは、＋Ｙ側から２番目のスイッチング素子１０Ｌと、＋Ｙ側から３番目のスイッチング素子１０Ｌとで構成されている。未接続素子対１２１ｄは、＋Ｙ側から３番目のスイッチング素子１０Ｌと、＋Ｙ側から４番目のスイッチング素子１０Ｌとで構成されている。未接続素子対１２１ｅは、＋Ｙ側から４番目のスイッチング素子１０Ｌと、＋Ｙ側から５番目のスイッチング素子１０Ｌとで構成されている。

接続素子対１２０ｃの－Ｙ側のスイッチング素子１０Ｌと、未接続素子対１２１ｃの＋Ｙ側のスイッチング素子１０Ｌとは、同じ素子である。未接続素子対１２１ｃの－Ｙ側のスイッチング素子１０Ｌと、未接続素子対１２１ｄの＋Ｙ側のスイッチング素子１０Ｌとは、同じ素子である。未接続素子対１２１ｄの－Ｙ側のスイッチング素子１０Ｌと、未接続素子対１２１ｅの＋Ｙ側のスイッチング素子１０Ｌとは、同じ素子である。未接続素子対１２１ｅの－Ｙ側のスイッチング素子１０Ｌと、接続素子対１２０ｄの＋Ｙ側のスイッチング素子１０Ｌとは、同じ素子である。

半導体装置１００Ａにおいても、スイッチング回路ＵＡは、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続された隣同士のスイッチング素子１０Ｕから成る素子対１１０と、エミッタ電極１１ｅ同士が配線部材４０Ｕで直接接続されていない隣同士のスイッチング素子１０Ｕから成る素子対１１１とを備えることから、スイッチング回路ＵＡにおいて不要な発振が発生しにくくなる。同様に、スイッチング回路ＬＡは、エミッタ電極１１ｅ同士が配線部材４０Ｌで直接接続された隣同士のスイッチング素子１０Ｌから成る素子対１２０と、エミッタ電極１１ｅ同士が配線部材４０Ｌで直接接続されていない隣同士のスイッチング素子１０から成る素子対１２１とを備えることから、スイッチング回路ＬＡにおいて不要な発振が発生しにくくなる。

上記の例では、上アームＵＡにおいて、ＩＧＢＴ１０Ｕの並列数とダイオード２０Ｕの並列数とが互いに同じであったが、互いに異なってもよい。また、上記の例では、下アームＬＡにおいて、ＩＧＢＴ１０Ｌの並列数とダイオード２０Ｌの並列数とが互いに同じであったが、互いに異なってもよい。図５はこの場合の半導体装置１００（半導体装置１００Ｂという）の構造の一例を示す概略平面図である。

半導体装置１００Ｂでは、上アームＵＡ及び下アームＬＡのそれぞれにおいて、例えば、ＩＧＢＴ１０の並列数が４となり、ダイオード２０の並列数が５となっている。上アームＵＡ及び下アームＬＡのそれぞれでは、５個のダイオード２０がＹ方向に沿って並んでいる。上アームＵＡ及び下アームＬＡのそれぞれでは、４個のＩＧＢＴ１０から成る列と、５個のダイオード２０から成る列とがＸ方向において互いに対向している。

上アームＵＡでは、４個のＩＧＢＴ１０Ｕには、複数のダイオード２０Ｕのうち、＋Ｙ側から３番目のダイオード２０Ｕを除く４個のダイオード２０Ｕが、図１と同様に、それぞれ逆並列接続されている。そして、＋Ｙ側から３番目のダイオード２０Ｕが、＋Ｙ側から２番目のＩＧＢＴ１０Ｕと、＋Ｙ側から３番目のＩＧＢＴ１０Ｕとの両方に対して逆並列接続されている。＋Ｙ側から３番目のダイオード２０Ｕのアノード電極２１ａは、Ｙ側から２番目のＩＧＢＴ１０Ｕのエミッタ電極１１ｅと、＋Ｙ側から３番目のＩＧＢＴ１０Ｕのエミッタ電極１１ｅとのそれぞれ対して、少なくとも１つのワイヤ３２Ｕで電気的に接続されている。＋Ｙ側から３番目のダイオード２０Ｕのアノード電極２１ａは、Ｙ側から２番目のＩＧＢＴ１０Ｕのエミッタ電極１１ｅと、＋Ｙ側から３番目のＩＧＢＴ１０Ｕのエミッタ電極１１ｅのそれぞれに対して、１つのワイヤ３２Ｕで電気的に接続されてもよいし（図４参照）、複数のワイヤ３２Ｕで電気的に接続されてもよい。各ダイオード２０Ｕのアノード電極２１ａは、図１と同様に、導電パターン４に対して少なくとも１つのワイヤ３４で電気的に接続されている。

下アームＬＡでは、４個のＩＧＢＴ１０Ｌには、複数のダイオード２０Ｌのうち、＋Ｙ側から３番目のダイオード２０Ｌを除く４個のダイオード２０Ｌが、図１と同様に、それぞれ逆並列接続されている。そして、＋Ｙ側から３番目のダイオード２０Ｌが、＋Ｙ側から２番目のＩＧＢＴ１０Ｌと、＋Ｙ側から３番目のＩＧＢＴ１０Ｌとの両方に対して逆並列接続されている。＋Ｙ側から３番目のダイオード２０Ｌのアノード電極２１ａは、Ｙ側から２番目のＩＧＢＴ１０Ｌのエミッタ電極１１ｅと、＋Ｙ側から３番目のＩＧＢＴ１０Ｌのエミッタ電極１１ｅとのそれぞれ対して、少なくとも１つのワイヤ３２Ｌで電気的に接続されている。＋Ｙ側から３番目のダイオード２０Ｌのアノード電極２１ａは、Ｙ側から２番目のＩＧＢＴ１０Ｌのエミッタ電極１１ｅと、＋Ｙ側から３番目のＩＧＢＴ１０Ｌのエミッタ電極１１ｅのそれぞれに対して、１つのワイヤ３２Ｌで電気的に接続されてもよいし（図４参照）、複数のワイヤ３２Ｌで電気的に接続されてもよい。

＋Ｙ側から１番目と２番目のダイオード２０Ｌのアノード電極２１ａは、図１と同様に、導電パターン６に対して少なくとも１つのワイヤ３３で電気的に接続されている。また、＋Ｙ側から４番目と５番目のダイオード２０Ｌのアノード電極２１ａは、図１と同様に、導電パターン５に対して少なくとも１つのワイヤ３３で電気的に接続されている。そして、＋Ｙ側から３番目のダイオード２０Ｌのアノード電極２１ａは、導電パターン６に対して少なくとも１つのワイヤ３３で電気的に接続されるとともに、導電パターン５に対して少なくとも１つのワイヤ３３で電気的に接続されている。＋Ｙ側から３番目のダイオード２０Ｌのアノード電極２１ａは、導電パターン５あるいは導電パターン６に対して、１つのワイヤ３３で電気的に接続されてもよいし（図４参照）、複数のワイヤ３３で電気的に接続されてもよい。

半導体装置１００Ｂの上アームＵＡは、図１に示される上アームＵＡと同様に、例えば、接続素子対１１０ａ及び１１０ｂと、未接続素子対１１１ａとを含む。半導体装置１００Ｂの下アームＬＡは、図１に示される下アームＬＡと同様に、例えば、接続素子対１２０ａと、未接続素子対１２１ａ及び１２１ｂとを含む。半導体装置１００Ｂにおいても、スイッチング回路ＵＡは、接続素子対１１０と未接続素子対１１１とを備えることから、スイッチング回路ＵＡにおいて不要な発振が発生しにくくなる。同様に、スイッチング回路ＬＡは、接続素子対１２０と未接続素子対１２１とを備えることから、スイッチング回路ＬＡにおいて不要な発振が発生しにくくなる。

なお、スイッチング素子１０はＩＧＢＴ以外であってもよい。スイッチング素子１０は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。この場合、ＭＯＳＦＥＴのゲート電極、ドレイン電極及びソース電極が、それぞれ制御電極、正電極及び負電極として機能する。また、対となるスイッチング素子１０及びダイオード２０の代わりに、スイッチング素子と環流ダイオードが組み合わされた単一の素子、例えば逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）が採用されてもよい。

また、配線部材３５は、導電性ワイヤ以外であってもよい。例えば、配線部材３５は導電性リボンであってもよい。また、配線部材３５は、接合先の部材に対して直接接合されるのではなく、はんだ等の導電性接合材で接合されてもよい。

また、配線部材４０Ｕは、導電性ワイヤ以外であってもよい。例えば、配線部材４０Ｕは導電性リボンであってもよい。また、配線部材４０Ｕは、接合先の部材に対して直接接合されるのではなく、はんだ等の導電性接合材で接合されてもよい。

また、配線部材４０Ｌは、導電性ワイヤ以外であってもよい。例えば、配線部材４０Ｌは導電性リボンであってもよい。また、配線部材４０Ｌは、接合先の部材に対して直接接合されるのではなく、はんだ等の導電性接合材で接合されてもよい。

本開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が想定され得るものと解される。

また、実施の形態を適宜、変形、省略することが可能である。

４，７ 導電パターン、１０，１０Ｌ，１０Ｕ スイッチング素子、１１ｃ コレクタ電極、１１ｅ エミッタ電極、４０Ｌ，４０Ｕ 配線部材、１１０，１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ，１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，１２０，１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，１２１ａ，１２１ｂ，１２１ｃ，１２１ｄ 素子対、ＵＡ 上アーム（スイッチング回路）、ＬＡ 下アーム（スイッチング回路）。

Claims (7)

1. 基板と、
   前記基板上に設けられ、かつ互いに並列接続された複数の第１スイッチング素子を有する第１スイッチング回路と
   を備え、
   前記複数の第１スイッチング素子のそれぞれは、第１制御電極、第１正電極及び第１負電極を有し、
   前記複数の第１スイッチング素子の前記第１正電極は、前記基板上の同一の第１導電パターンに接合されることによって互いに電気的に接続され、
   前記第１スイッチング回路は、
   前記第１負電極同士が配線部材で直接接続された隣同士の第１スイッチング素子から成る第１素子対と、
   前記第１負電極同士が配線部材で直接接続されていない隣同士の第１スイッチング素子から成る第２素子対と
   を含む、半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記第１素子対の一方の第１スイッチング素子と、前記第２素子対の一方の第１スイッチング素子とは同じ素子である、半導体装置。
3. 請求項２に記載の半導体装置であって、
   前記第１スイッチング回路は、前記第１負電極同士が配線部材で直接接続された隣同士の第１スイッチング素子から成る第３素子対をさらに含み、
   前記第３素子対の一方の第１スイッチング素子と、前記第２素子対の他方の第１スイッチング素子とは同じ素子である、半導体装置。
4. 請求項２に記載の半導体装置であって、
   前記第１スイッチング回路は、前記第１負電極同士が配線部材で直接接続された隣同士の第１スイッチング素子から成る第３素子対をさらに含み、
   前記第３素子対の一方の第１スイッチング素子と、前記第１素子対の他方の第１スイッチング素子とは同じ素子である、半導体装置。
5. 請求項２に記載の半導体装置であって、
   前記第１スイッチング回路は、前記第１負電極同士が配線部材で直接接続されていない隣同士の第１スイッチング素子から成る第３素子対をさらに含み、
   前記第３素子対の一方の第１スイッチング素子と、前記第１素子対の他方の第１スイッチング素子とは同じ素子である、半導体装置。
6. 請求項２に記載の半導体装置であって、
   前記第１スイッチング回路は、前記第１負電極同士が配線部材で直接接続されていない隣同士の第１スイッチング素子から成る第３素子対をさらに含み、
   前記第３素子対の一方の第１スイッチング素子と、前記第２素子対の他方の第１スイッチング素子とは同じ素子である、半導体装置。
7. 請求項１から請求項６のいずれか一つに記載の半導体装置であって、
   前記基板上に設けられ、かつ互いに並列接続された複数の第２スイッチング素子を有する第２スイッチング回路をさらに備え、
   前記第２スイッチング回路は前記第１スイッチング回路と直列接続されており、
   前記複数の第２スイッチング素子のそれぞれは、第２制御電極、第２正電極及び第２負電極を有し、
   前記複数の第２スイッチング素子の前記第２正電極は、前記基板上の同一の第２導電パターンに接合されることによって互いに電気的に接続され、
   前記第２スイッチング回路は、
   前記第２負電極同士が配線部材で直接接続された隣同士の第２スイッチング素子から成る第４素子対と、
   前記第２負電極同士が配線部材で直接接続されていない隣同士の第２スイッチング素子から成る第５素子対と
   を含む、半導体装置。

Images