JP3076073B2 - バッファアンプ - Google Patents
バッファアンプInfo
- Publication number
- JP3076073B2 JP3076073B2 JP03047355A JP4735591A JP3076073B2 JP 3076073 B2 JP3076073 B2 JP 3076073B2 JP 03047355 A JP03047355 A JP 03047355A JP 4735591 A JP4735591 A JP 4735591A JP 3076073 B2 JP3076073 B2 JP 3076073B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- source
- pair
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバッファアンプに係り、
特に高利得、低入力インピーダンスのバランス伝送用増
幅器の前段でインピーダンス変換を行うのに好適なバッ
ファアンプに関する。
特に高利得、低入力インピーダンスのバランス伝送用増
幅器の前段でインピーダンス変換を行うのに好適なバッ
ファアンプに関する。
【０００２】
【従来の技術】外乱に強い信号伝送を行うため、従来よ
りバランス伝送が行われている。このバランス伝送で
は、互いに逆位相で変化するホット信号とコールド信号
の２つの信号を伝送し、受信側で差動増幅器により受信
することにより、ホット信号とコールド信号に乗った同
相ノイズをキャンセルすることができる。
りバランス伝送が行われている。このバランス伝送で
は、互いに逆位相で変化するホット信号とコールド信号
の２つの信号を伝送し、受信側で差動増幅器により受信
することにより、ホット信号とコールド信号に乗った同
相ノイズをキャンセルすることができる。
【０００３】図３は従来のバランス伝送用増幅器の一例
であり、ホット側とコールド側の２つの入力端子Ｈ−Ｉ
Ｎ，Ｃ−ＩＮ、２つの出力端子Ｈ−ＯＵＴ，Ｃ−ＯＵＴ
を有している。ホット側入力端子Ｈ−ＩＮは抵抗ＲA1を
介してアンプ１の非反転入力端子と接続され、コールド
側入力端子Ｃ−ＩＮは抵抗ＲA2（＝ＲA1）を介してアン
プ１の反転入力端子と接続されている。また、アンプ１
の非反転出力端子がホット側出力端子Ｈ−ＯＵＴに接続
されるとともに電流帰還抵抗ＲB1を介してアンプ１の反
転入力端子と接続され、アンプ１の反転出力端子がコー
ルド側出力端子Ｃ−ＯＵＴに接続されるとともに電流帰
還抵抗ＲB2（＝ＲB1）を介してアンプ１の反転入力端子
と接続されている。
であり、ホット側とコールド側の２つの入力端子Ｈ−Ｉ
Ｎ，Ｃ−ＩＮ、２つの出力端子Ｈ−ＯＵＴ，Ｃ−ＯＵＴ
を有している。ホット側入力端子Ｈ−ＩＮは抵抗ＲA1を
介してアンプ１の非反転入力端子と接続され、コールド
側入力端子Ｃ−ＩＮは抵抗ＲA2（＝ＲA1）を介してアン
プ１の反転入力端子と接続されている。また、アンプ１
の非反転出力端子がホット側出力端子Ｈ−ＯＵＴに接続
されるとともに電流帰還抵抗ＲB1を介してアンプ１の反
転入力端子と接続され、アンプ１の反転出力端子がコー
ルド側出力端子Ｃ−ＯＵＴに接続されるとともに電流帰
還抵抗ＲB2（＝ＲB1）を介してアンプ１の反転入力端子
と接続されている。
【０００４】上記した電流帰還式バランス伝送用増幅器
の利得Ａは、Ａ＝ＲB1／ＲA1であり、入力インピーダン
スＺinは、Ｚin＝ＲA1である。このため、利得Ａを高く
しようとすると、入力インピーダンスＺinは小さくなっ
てしまう。よって、高利得、かつ、高入力インピーダン
スとするためには、図４に示すように、バランス伝送用
増幅器２の前段に、ホット側とコールド側の各々にバッ
ファアンプ３と４を設け、ホット側とコールド側のイン
ピーダンス変換を行う必要がある。
の利得Ａは、Ａ＝ＲB1／ＲA1であり、入力インピーダン
スＺinは、Ｚin＝ＲA1である。このため、利得Ａを高く
しようとすると、入力インピーダンスＺinは小さくなっ
てしまう。よって、高利得、かつ、高入力インピーダン
スとするためには、図４に示すように、バランス伝送用
増幅器２の前段に、ホット側とコールド側の各々にバッ
ファアンプ３と４を設け、ホット側とコールド側のイン
ピーダンス変換を行う必要がある。
【０００５】けれども、ホット側とコールド側に２つの
バッファアンプを設けて独立にインピーダンス変換を行
うことは、ＣＭＲＲ（同相成分抑圧比）の改善に何ら役
に立たないばかりか、入力信号変化に伴い給電系の電圧
変動が生じて信号歪が増し、バランス伝送用増幅器と合
わせた総合的な伝送品質が悪化する問題があった。
バッファアンプを設けて独立にインピーダンス変換を行
うことは、ＣＭＲＲ（同相成分抑圧比）の改善に何ら役
に立たないばかりか、入力信号変化に伴い給電系の電圧
変動が生じて信号歪が増し、バランス伝送用増幅器と合
わせた総合的な伝送品質が悪化する問題があった。
【０００６】以上から本発明の目的は、インピーダンス
変換時にＣＭＲＲを改善できるとともに歪率を小さくで
きるのバッファアンプを提供することである。
変換時にＣＭＲＲを改善できるとともに歪率を小さくで
きるのバッファアンプを提供することである。
【０００７】
【課題を解決するための手段】上記課題は、左右対象
接続された第１の一対のエミッタ／ソースフォロア回路
と、該第１の一対のエミッタ／ソースフォロア回路のエ
ミッタまたはソース側に接続される第１のカレントミラ
ー合成負荷回路を設け、第１の一対のエミッタ／ソース
フォロア回路側を正電源に、第１のカレントミラー合成
負荷回路側を負電源に接続し、又、左右対象接続され
た第２の一対のエミッタ／ソースフォロア回路と、該第
２の一対のエミッタ／ソースフォロア回路のエミッタま
たはソース側に接続される第２のカレントミラー合成負
荷回路を設け、第２の一対のエミッタ／ソースフォロア
回路側を負電源に、第２のカレントミラー合成負荷回路
側を正電源に接続し、前記第１、第２の一対のエミッ
タ／ソースフォロア回路のホット信号が入力される各ベ
ースまたは各ゲートを互いに接続すると共に各エミッタ
または各ソースを第１、第２の抵抗を介して接続し、該
第１、第２の抵抗接続部よりホット信号を出力し、前
記第１、第２の一対のエミッタ／ソースフォロア回路の
コールド信号が入力される各ベースまたは各ゲートを接
続すると共に各エミッタまたは各ソースを第３、第４の
抵抗を介して接続し、該第３、第４の抵抗接続部よりコ
ールド信号を出力するバッファアンプにより達成され
る。
接続された第１の一対のエミッタ／ソースフォロア回路
と、該第１の一対のエミッタ／ソースフォロア回路のエ
ミッタまたはソース側に接続される第１のカレントミラ
ー合成負荷回路を設け、第１の一対のエミッタ／ソース
フォロア回路側を正電源に、第１のカレントミラー合成
負荷回路側を負電源に接続し、又、左右対象接続され
た第２の一対のエミッタ／ソースフォロア回路と、該第
２の一対のエミッタ／ソースフォロア回路のエミッタま
たはソース側に接続される第２のカレントミラー合成負
荷回路を設け、第２の一対のエミッタ／ソースフォロア
回路側を負電源に、第２のカレントミラー合成負荷回路
側を正電源に接続し、前記第１、第２の一対のエミッ
タ／ソースフォロア回路のホット信号が入力される各ベ
ースまたは各ゲートを互いに接続すると共に各エミッタ
または各ソースを第１、第２の抵抗を介して接続し、該
第１、第２の抵抗接続部よりホット信号を出力し、前
記第１、第２の一対のエミッタ／ソースフォロア回路の
コールド信号が入力される各ベースまたは各ゲートを接
続すると共に各エミッタまたは各ソースを第３、第４の
抵抗を介して接続し、該第３、第４の抵抗接続部よりコ
ールド信号を出力するバッファアンプにより達成され
る。
【０００８】
【作用】左右対象接続された第１の一対のエミッタ／
ソースフォロア回路と、該第１の一対のエミッタ／ソー
スフォロア回路のエミッタまたはソース側に接続される
第１のカレントミラー合成負荷回路を設け、第１の一対
のエミッタ／ソースフォロア回路側を正電源に、第１の
カレントミラー合成負荷回路側を負電源に接続し、又、
左右対象接続された第２の一対のエミッタ／ソースフ
ォロア回路と、該第２の一対のエミッタ／ソースフォロ
ア回路のエミッタまたはソース側に接続される第２のカ
レントミラー合成負荷回路を設け、第２の一対のエミッ
タ／ソースフォロア回路側を負電源に、第２のカレント
ミラー合成負荷回路側を正電源に接続し、前記第１、
第２の一対のエミッタ／ソースフォロア回路のホット信
号が入力される各ベースまたは各ゲートを互いに接続す
ると共に各エミッタまたは各ソースを第１、第２の抵抗
を介して接続し、該第１、第２の抵抗接続部よりホット
信号を出力し、前記第１、第２の一対のエミッタ／ソ
ースフォロア回路のコールド信号が入力される各ベース
または各ゲートを互いに接続すると共に各エミッタまた
は各ソースを第３、第４の抵抗を介して接続し、該第
３、第４の抵抗接続部よりコールド信号を出力する。こ
のようにバッファを構成することにより、ホット信号と
コールド信号に対し、高入力インピーダンス、低出力イ
ンピーダンスのインピーダンス変換を行え、後段のバラ
ンス伝送用増幅器を高利得、低入力インピーダンスとす
ることができる。また、各カレントミラー合成負荷回路
によって出力信号のＣＭＲＲを改善することができ、入
力信号の変化によって＋Ｂ電源、−Ｂ電源の給電電流も
変化しないので、給電系の電圧変動が生じず、信号歪が
小さくなる。更に、＋Ｂ電源や−Ｂ電源が変動すると
き、上下対象に変動することが多いが、＋Ｂ電源と−Ｂ
電源に対し回路が上下対象に構成されていることから、
＋Ｂ電源と−Ｂ電源が上下対象に変動しても、出力信号
に電源変動の影響があらわれない。
ソースフォロア回路と、該第１の一対のエミッタ／ソー
スフォロア回路のエミッタまたはソース側に接続される
第１のカレントミラー合成負荷回路を設け、第１の一対
のエミッタ／ソースフォロア回路側を正電源に、第１の
カレントミラー合成負荷回路側を負電源に接続し、又、
左右対象接続された第２の一対のエミッタ／ソースフ
ォロア回路と、該第２の一対のエミッタ／ソースフォロ
ア回路のエミッタまたはソース側に接続される第２のカ
レントミラー合成負荷回路を設け、第２の一対のエミッ
タ／ソースフォロア回路側を負電源に、第２のカレント
ミラー合成負荷回路側を正電源に接続し、前記第１、
第２の一対のエミッタ／ソースフォロア回路のホット信
号が入力される各ベースまたは各ゲートを互いに接続す
ると共に各エミッタまたは各ソースを第１、第２の抵抗
を介して接続し、該第１、第２の抵抗接続部よりホット
信号を出力し、前記第１、第２の一対のエミッタ／ソ
ースフォロア回路のコールド信号が入力される各ベース
または各ゲートを互いに接続すると共に各エミッタまた
は各ソースを第３、第４の抵抗を介して接続し、該第
３、第４の抵抗接続部よりコールド信号を出力する。こ
のようにバッファを構成することにより、ホット信号と
コールド信号に対し、高入力インピーダンス、低出力イ
ンピーダンスのインピーダンス変換を行え、後段のバラ
ンス伝送用増幅器を高利得、低入力インピーダンスとす
ることができる。また、各カレントミラー合成負荷回路
によって出力信号のＣＭＲＲを改善することができ、入
力信号の変化によって＋Ｂ電源、−Ｂ電源の給電電流も
変化しないので、給電系の電圧変動が生じず、信号歪が
小さくなる。更に、＋Ｂ電源や−Ｂ電源が変動すると
き、上下対象に変動することが多いが、＋Ｂ電源と−Ｂ
電源に対し回路が上下対象に構成されていることから、
＋Ｂ電源と−Ｂ電源が上下対象に変動しても、出力信号
に電源変動の影響があらわれない。
【０００９】
【実施例】図１は本発明の第１実施例に係わるバッファ
アンプの回路図である。
アンプの回路図である。
【００１０】５はバランス伝送用増幅器（図３参照）の
前段に設けられるバッファアンプである。バッファアン
プ５は高入力インピーダンス、低出力インピーダンスで
あり、バランス伝送用増幅器の前段でホット信号とコー
ルド信号のインピーダンス変換を行う。
前段に設けられるバッファアンプである。バッファアン
プ５は高入力インピーダンス、低出力インピーダンスで
あり、バランス伝送用増幅器の前段でホット信号とコー
ルド信号のインピーダンス変換を行う。
【００１１】６と７は左右対象接続された一対のエミッ
タフォロア回路を構成するトランジスタ（ＮＰＮトラン
ジスタ）であり、トランジスタ６のベースにホット信号
が入力されるとともにエミッタからホット信号が取り出
され、トランジスタ７のベースにコールド信号が入力さ
れるとともにエミッタからホット信号が取り出される。
トランジスタ６と７のコレクタは共通接続されている。
８は＋側の給電抵抗であり、共通接続されたコレクタと
＋Ｂ電源の間に接続されている。
タフォロア回路を構成するトランジスタ（ＮＰＮトラン
ジスタ）であり、トランジスタ６のベースにホット信号
が入力されるとともにエミッタからホット信号が取り出
され、トランジスタ７のベースにコールド信号が入力さ
れるとともにエミッタからホット信号が取り出される。
トランジスタ６と７のコレクタは共通接続されている。
８は＋側の給電抵抗であり、共通接続されたコレクタと
＋Ｂ電源の間に接続されている。
【００１２】９はカレントミラー合成負荷回路であり、
トランジスタ６側に流れる動作電流を検出してトランジ
スタ７側に折り返し、該トランジスタ７の動作電流と合
成する。９ａはダイオード接続されたトランジスタであ
り、トランジスタ６に流れる動作電流を検出する。９ｂ
はトランジスタ９ａとベースが共通接続されたトランジ
スタであり、トランジスタ９ａに流れる電流と同一の電
流を流し、トランジスタ７の動作電流とプッシュプル合
成してコールド側の出力信号を形成する。９ｃと９ｄは
トランジスタ９ａと９ｂのバランスを取るバランス抵
抗、９ｅはトランジスタ６と７の負荷をバランスさせて
これらのトランジスタ６と７を対象動作させるための負
荷抵抗である。
トランジスタ６側に流れる動作電流を検出してトランジ
スタ７側に折り返し、該トランジスタ７の動作電流と合
成する。９ａはダイオード接続されたトランジスタであ
り、トランジスタ６に流れる動作電流を検出する。９ｂ
はトランジスタ９ａとベースが共通接続されたトランジ
スタであり、トランジスタ９ａに流れる電流と同一の電
流を流し、トランジスタ７の動作電流とプッシュプル合
成してコールド側の出力信号を形成する。９ｃと９ｄは
トランジスタ９ａと９ｂのバランスを取るバランス抵
抗、９ｅはトランジスタ６と７の負荷をバランスさせて
これらのトランジスタ６と７を対象動作させるための負
荷抵抗である。
【００１３】１０は−側の給電抵抗であり、２つのバラ
ンス抵抗９ｃと９ｄの共通接続点と−Ｂ電源の間に接続
されている。
ンス抵抗９ｃと９ｄの共通接続点と−Ｂ電源の間に接続
されている。
【００１４】図１のように構成されたバッファアンプ５
において、ホット側入力端子Ｈ−ＩＮに入力されたホッ
ト信号はトランジスタ６のベースに入力され、該トラン
ジスタ６のエミッタより取り出されてホット側出力端子
Ｈ−ＯＵＴよりバランス伝送用増幅器のホット側入力に
出力される。この際、トランジスタ６は高入力インピー
ダンスで入力したホット信号を低出力インピーダンスで
エミッタより出力する。一方、コールド側入力端子Ｃ−
ＩＮに入力されたコールド信号はトランジスタ７のベー
スに入力され、該トランジスタ７のエミッタより取り出
されてコールド側出力端子Ｃ−ＯＵＴよりバランス伝送
用増幅器のコールド側入力に出力される。この際、トラ
ンジスタ７は高入力インピーダンスで入力したコールド
信号を低出力インピーダンスでエミッタより出力する。
において、ホット側入力端子Ｈ−ＩＮに入力されたホッ
ト信号はトランジスタ６のベースに入力され、該トラン
ジスタ６のエミッタより取り出されてホット側出力端子
Ｈ−ＯＵＴよりバランス伝送用増幅器のホット側入力に
出力される。この際、トランジスタ６は高入力インピー
ダンスで入力したホット信号を低出力インピーダンスで
エミッタより出力する。一方、コールド側入力端子Ｃ−
ＩＮに入力されたコールド信号はトランジスタ７のベー
スに入力され、該トランジスタ７のエミッタより取り出
されてコールド側出力端子Ｃ−ＯＵＴよりバランス伝送
用増幅器のコールド側入力に出力される。この際、トラ
ンジスタ７は高入力インピーダンスで入力したコールド
信号を低出力インピーダンスでエミッタより出力する。
【００１５】これにより、バランス伝送用増幅器は低入
力インピーダンスのものを使用でき、高利得化が可能と
なる。
力インピーダンスのものを使用でき、高利得化が可能と
なる。
【００１６】ホット側のトランジスタ６の動作電流（エ
ミッタ電流）は、一部がホット信号出力としてエミッタ
からホット側出力端子Ｈ−ＯＵＴ側に流れ（但し、ホッ
ト信号の振幅が零のときはホット側出力端子Ｈ−ＯＵＴ
からの電流出力は零である）、残りはカレントミラー合
成負荷回路９のトランジスタ９ａで検出されて、トラン
ジスタ９ａに流れる電流と同一の電流がトランジスタ９
ｂに流れる。よって、コールド側のトランジスタ７の動
作電流（エミッタ電流）からトランジスタ９ｂに流れる
電流を引いた残りがコールド信号としてコールド側出力
端子Ｃ−ＯＵＴ側に流れる（但し、負荷抵抗９ｅによ
り、ホット信号出力とコールド信号出力は対象化されて
いる）。
ミッタ電流）は、一部がホット信号出力としてエミッタ
からホット側出力端子Ｈ−ＯＵＴ側に流れ（但し、ホッ
ト信号の振幅が零のときはホット側出力端子Ｈ−ＯＵＴ
からの電流出力は零である）、残りはカレントミラー合
成負荷回路９のトランジスタ９ａで検出されて、トラン
ジスタ９ａに流れる電流と同一の電流がトランジスタ９
ｂに流れる。よって、コールド側のトランジスタ７の動
作電流（エミッタ電流）からトランジスタ９ｂに流れる
電流を引いた残りがコールド信号としてコールド側出力
端子Ｃ−ＯＵＴ側に流れる（但し、負荷抵抗９ｅによ
り、ホット信号出力とコールド信号出力は対象化されて
いる）。
【００１７】ホット側のトランジスタ６の動作電流とコ
ールド側のトランジスタ７の動作電流は、入力信号変化
に従い互いに逆位相で変化するため、コールド信号出力
は、ホット信号とコールド信号の同相成分が一部キャン
セルされる。これにより、出力信号のＣＭＲＲが６ｄＢ
程度改善される。
ールド側のトランジスタ７の動作電流は、入力信号変化
に従い互いに逆位相で変化するため、コールド信号出力
は、ホット信号とコールド信号の同相成分が一部キャン
セルされる。これにより、出力信号のＣＭＲＲが６ｄＢ
程度改善される。
【００１８】また、ホット側のトランジスタ６の動作電
流とコールド側のトランジスタ７の動作電流が、入力信
号変化に従い互いに逆位相で変化することから、給電抵
抗８や１０を流れる合成電流は一定となり、これらの給
電抵抗８や１０を含む給電系の電圧変動が生じず、バッ
ファアンプ５の出力信号の歪が小さくなる。
流とコールド側のトランジスタ７の動作電流が、入力信
号変化に従い互いに逆位相で変化することから、給電抵
抗８や１０を流れる合成電流は一定となり、これらの給
電抵抗８や１０を含む給電系の電圧変動が生じず、バッ
ファアンプ５の出力信号の歪が小さくなる。
【００１９】なお、上記した第１実施例では、２つのＮ
ＰＮトランジスタを用いて左右対象接続した一対のエミ
ッタフォロア回路を構成したが、２つのＰＮＰトランジ
スタで構成してもよく、更に、２つのトランジスタの代
わりに２つのＦＥＴを用いて、左右対象接続した１対の
ソースフォロア回路に置き換えてもよい。一対のソース
フォロア回路とする場合、一方のＦＥＴのゲート側にホ
ット信号を入力するとともにソース側からホット信号を
取り出し、他方のＦＥＴのゲート側にコールド信号を入
力するとともにソース側からコールド信号を取り出すよ
うにすればよい。また、給電抵抗８または１０の一方、
または、両方を省略してもよい。
ＰＮトランジスタを用いて左右対象接続した一対のエミ
ッタフォロア回路を構成したが、２つのＰＮＰトランジ
スタで構成してもよく、更に、２つのトランジスタの代
わりに２つのＦＥＴを用いて、左右対象接続した１対の
ソースフォロア回路に置き換えてもよい。一対のソース
フォロア回路とする場合、一方のＦＥＴのゲート側にホ
ット信号を入力するとともにソース側からホット信号を
取り出し、他方のＦＥＴのゲート側にコールド信号を入
力するとともにソース側からコールド信号を取り出すよ
うにすればよい。また、給電抵抗８または１０の一方、
または、両方を省略してもよい。
【００２０】図２は本発明の第２実施例に係るバッファ
アンプの回路図である。
アンプの回路図である。
【００２１】図２では、図１のトランジスタをＦＥＴに
置き換えた左右対象接続した一対のソースフォロア回路
が用いられており、更に、一対のソースフォロア回路及
び該一対のソースフォロア回路に接続されたカレントミ
ラー合成負荷回路を、＋Ｂ電源と−Ｂ電源の間に上下対
象に２組配設したコンプリメンタリー回路としてある。
置き換えた左右対象接続した一対のソースフォロア回路
が用いられており、更に、一対のソースフォロア回路及
び該一対のソースフォロア回路に接続されたカレントミ
ラー合成負荷回路を、＋Ｂ電源と−Ｂ電源の間に上下対
象に２組配設したコンプリメンタリー回路としてある。
【００２２】１１，１２は第１の一対のソースフォロア
回路を構成するホット側とコールド側のＦＥＴであり、
ホット側入力端子Ｈ−ＩＮに入力されたホット信号はＦ
ＥＴ１１のゲートに入力されるとともに該ＦＥＴ１１の
ソースから低出力インピーダンスで出力され、コールド
側入力端子Ｃ−ＩＮに入力されたコールド信号はＦＥＴ
１２のゲートに入力されるとともに該ＦＥＴ１２のソー
スから低出力インピーダンスで出力される。１３はＦＥ
Ｔ１１，１２の各ソースと−Ｂ電源との間に接続された
第１のカレントミラー合成負荷回路である。
回路を構成するホット側とコールド側のＦＥＴであり、
ホット側入力端子Ｈ−ＩＮに入力されたホット信号はＦ
ＥＴ１１のゲートに入力されるとともに該ＦＥＴ１１の
ソースから低出力インピーダンスで出力され、コールド
側入力端子Ｃ−ＩＮに入力されたコールド信号はＦＥＴ
１２のゲートに入力されるとともに該ＦＥＴ１２のソー
スから低出力インピーダンスで出力される。１３はＦＥ
Ｔ１１，１２の各ソースと−Ｂ電源との間に接続された
第１のカレントミラー合成負荷回路である。
【００２３】１４，１５は第２の一対のソースフォロア
回路を構成するホット側とコールド側のＦＥＴであり、
ホット側入力端子Ｈ−ＩＮに入力されたホット信号はＦ
ＥＴ１４のゲートに入力されるとともに該ＦＥＴ１４の
ソースから低出力インピーダンスで出力され、コールド
側入力端子Ｃ−ＩＮに入力されたコールド信号はＦＥＴ
１５のゲートに入力されるとともに該ＦＥＴ１５のソー
スから低出力インピーダンスで出力される。１６はＦＥ
Ｔ１４，１５の各ソースと＋Ｂ電源の間に接続された第
２のカレントミラー合成負荷回路である。
回路を構成するホット側とコールド側のＦＥＴであり、
ホット側入力端子Ｈ−ＩＮに入力されたホット信号はＦ
ＥＴ１４のゲートに入力されるとともに該ＦＥＴ１４の
ソースから低出力インピーダンスで出力され、コールド
側入力端子Ｃ−ＩＮに入力されたコールド信号はＦＥＴ
１５のゲートに入力されるとともに該ＦＥＴ１５のソー
スから低出力インピーダンスで出力される。１６はＦＥ
Ｔ１４，１５の各ソースと＋Ｂ電源の間に接続された第
２のカレントミラー合成負荷回路である。
【００２４】１７，１８はＦＥＴ１１，１４の各ソース
から出力されたホット信号を合成してホット側出力端子
Ｈ−ＯＵＴへ出力する抵抗、１９，２０はＦＥＴ１２，
１５の各ソースから出力されたコールド信号を合成して
コールド側出力端子Ｃ−ＯＵＴへ出力する抵抗である。
から出力されたホット信号を合成してホット側出力端子
Ｈ−ＯＵＴへ出力する抵抗、１９，２０はＦＥＴ１２，
１５の各ソースから出力されたコールド信号を合成して
コールド側出力端子Ｃ−ＯＵＴへ出力する抵抗である。
【００２５】このように構成されたバッファアンプによ
っても、ホット信号とコールド信号に対し、高入力イン
ピーダンス、低出力インピーダンスのインピーダンス変
換を行えるので、後段のバランス伝送用増幅器を高利
得、低入力インピーダンスとすることができる。また、
カレントミラー合成負荷回路１２，１５によって出力信
号のＣＭＲＲを改善することができ、入力信号の変化に
よって＋Ｂ電源、−Ｂ電源の給電電流も変化しないの
で、給電系の電圧変動が生じず、信号歪が小さくなる。
っても、ホット信号とコールド信号に対し、高入力イン
ピーダンス、低出力インピーダンスのインピーダンス変
換を行えるので、後段のバランス伝送用増幅器を高利
得、低入力インピーダンスとすることができる。また、
カレントミラー合成負荷回路１２，１５によって出力信
号のＣＭＲＲを改善することができ、入力信号の変化に
よって＋Ｂ電源、−Ｂ電源の給電電流も変化しないの
で、給電系の電圧変動が生じず、信号歪が小さくなる。
【００２６】更に、＋Ｂ電源や−Ｂ電源が変動すると
き、上下対象に変動することが多いが、＋Ｂ電源と−Ｂ
電源に対し回路が上下対象に構成されていることから、
＋Ｂ電源と−Ｂ電源が上下対象に変動しても、出力信号
に電源変動の影響があらわれない。
き、上下対象に変動することが多いが、＋Ｂ電源と−Ｂ
電源に対し回路が上下対象に構成されていることから、
＋Ｂ電源と−Ｂ電源が上下対象に変動しても、出力信号
に電源変動の影響があらわれない。
【００２７】なお、図２のＦＥＴをトランジスタに置き
換えることも可能である。
換えることも可能である。
【００２８】
【発明の効果】以上本発明によれば、ホット信号とコー
ルド信号に対し、高入力インピーダンス、低出力インピ
ーダンスのインピーダンス変換を行え、後段のバランス
伝送用増幅器を高利得、低入力インピーダンスとするこ
とができる。また、各カレントミラー合成負荷回路によ
って出力信号のＣＭＲＲを改善することができ、入力信
号の変化によって＋Ｂ電源、−Ｂ電源の給電電流も変化
しないので、給電系の電圧変動が生じず、信号歪が小さ
くなる。更に、＋Ｂ電源や−Ｂ電源が変動するとき、上
下対象に変動することが多いが、＋Ｂ電源と−Ｂ電源に
対し回路が上下対象に構成されていることから、＋Ｂ電
源と−Ｂ電源が上下対象に変動しても、出力信号に電源
変動の影響があらわれない。
ルド信号に対し、高入力インピーダンス、低出力インピ
ーダンスのインピーダンス変換を行え、後段のバランス
伝送用増幅器を高利得、低入力インピーダンスとするこ
とができる。また、各カレントミラー合成負荷回路によ
って出力信号のＣＭＲＲを改善することができ、入力信
号の変化によって＋Ｂ電源、−Ｂ電源の給電電流も変化
しないので、給電系の電圧変動が生じず、信号歪が小さ
くなる。更に、＋Ｂ電源や−Ｂ電源が変動するとき、上
下対象に変動することが多いが、＋Ｂ電源と−Ｂ電源に
対し回路が上下対象に構成されていることから、＋Ｂ電
源と−Ｂ電源が上下対象に変動しても、出力信号に電源
変動の影響があらわれない。
【図１】本発明の第１実施例に係わるバッファアンプの
回路図である。
回路図である。
【図２】本発明の第２実施例に係わるバッファアンプの
回路図である。
回路図である。
【図３】一般的なバランス伝送用増幅器の回路図であ
る。
る。
【図４】高入力インピーダンス、高利得化を図るための
従来法を示す回路図である。
従来法を示す回路図である。
５ バッファアンプ ６、７ トランジスタ ８、１３、１６ カレントミラー合成負荷回路 １１、１２、１４、１５ ＦＥＴ
Claims (1)
- 【請求項１】 左右対象接続された第１の一対のエミッ
タフォロア回路またはソースフォロア回路（エミッタ／
ソースフォロア回路）と、該第１の一対のエミッタ／ソ
ースフォロア回路のエミッタまたはソース側に接続され
る第１のカレントミラー合成負荷回路を設け、第１の一
対のエミッタ／ソースフォロア回路側を正電源に、第１
のカレントミラー合成負荷回路側を負電源に接続し、 左右対象接続された第２の一対のエミッタ／ソースフォ
ロア回路と、該第２の一対のエミッタ／ソースフォロア
回路のエミッタまたはソース側に接続される第２のカレ
ントミラー合成負荷回路を設け、第２の一対のエミッタ
／ソースフォロア回路側を負電源に、第２のカレントミ
ラー合成負荷回路側を正電源に接続し、 前記第１、第２の一対のエミッタ／ソースフォロア回路
のホット信号が入力される各ベースまたは各ゲートを互
いに接続すると共に各エミッタまたは各ソースを第１、
第２の抵抗を介して接続し、該第１、第２の抵抗接続部
よりホット信号を出力し、 前記第１、第２の一対のエミッタ／ソースフォロア回路
のコールド信号が入力される各ベースまたは各ゲートを
互いに接続すると共に各エミッタまたは各ソースを第
３、第４の抵抗を介して接続し、該第３、第４の抵抗接
続部よりコールド信号を出力すること、 を特徴とするバッファアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03047355A JP3076073B2 (ja) | 1991-02-21 | 1991-02-21 | バッファアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03047355A JP3076073B2 (ja) | 1991-02-21 | 1991-02-21 | バッファアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267611A JPH04267611A (ja) | 1992-09-24 |
| JP3076073B2 true JP3076073B2 (ja) | 2000-08-14 |
Family
ID=12772831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03047355A Expired - Fee Related JP3076073B2 (ja) | 1991-02-21 | 1991-02-21 | バッファアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076073B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW569393B (en) * | 2001-11-12 | 2004-01-01 | Sanyo Electric Co | Semiconductor integrated circuit |
| JP4661762B2 (ja) * | 2006-10-17 | 2011-03-30 | Ｔｄｋ株式会社 | フィルタ |
-
1991
- 1991-02-21 JP JP03047355A patent/JP3076073B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04267611A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100770731B1 (ko) | 레일-투-레일 에이비급 증폭기 | |
| US6720832B2 (en) | System and method for converting from single-ended to differential signals | |
| US6329876B1 (en) | Noise reduction scheme for operational amplifiers | |
| KR20110136743A (ko) | 클래스 ａｂ 출력 스테이지 및 클래스 ａｂ 출력 스테이지를 포함하는 증폭기 | |
| US4599572A (en) | Voltage adder circuit | |
| US8289077B2 (en) | Signal processor comprising an amplifier | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| JPH04217106A (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| US5717360A (en) | High speed variable gain amplifier | |
| EP0840951A2 (en) | Amplifier with active-bootstrapped gain-enhancement technique | |
| JP3076073B2 (ja) | バッファアンプ | |
| US10797665B2 (en) | Programmable gain amplifier systems and methods | |
| US5936467A (en) | Dynamically invariant AB linear operation amplifier | |
| CN109075754B (zh) | 单端仪表折叠式栅-阴放大器 | |
| CA1301863C (en) | Gain controlled amplifier circuit | |
| Lee | Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input | |
| JPH11511935A (ja) | 負荷がかかる帰還を備えるブリッジ増幅器 | |
| JPH01305706A (ja) | リニア広帯域差動増幅器 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPS62224103A (ja) | 電力増幅器 | |
| JPH03292007A (ja) | 演算増幅回路 | |
| JPH08139534A (ja) | 複合差動増幅回路 | |
| JP3733215B2 (ja) | 増幅回路 | |
| JPH0440108A (ja) | オフセットキャンセル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |