JPH08139534A - 複合差動増幅回路 - Google Patents
複合差動増幅回路Info
- Publication number
- JPH08139534A JPH08139534A JP6311388A JP31138894A JPH08139534A JP H08139534 A JPH08139534 A JP H08139534A JP 6311388 A JP6311388 A JP 6311388A JP 31138894 A JP31138894 A JP 31138894A JP H08139534 A JPH08139534 A JP H08139534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- differential amplifier
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】増幅回路の設計、作成を行う上で、従来の差動
増幅回路の機能上の制約を取り払い、回路設計や回路を
簡素化する手段を提供する。 【構成】同一特性の複数の差動増幅回路を、共有負荷を
持つ形で接続した回路構成とすることによって、入力の
和間の差信号を出力する差動増幅回路が得られる。この
回路を増幅回路の初段に用いれば、正逆両相同時負帰還
によるバランス出力回路などを、簡素な回路構成で実現
出来るようになる。
増幅回路の機能上の制約を取り払い、回路設計や回路を
簡素化する手段を提供する。 【構成】同一特性の複数の差動増幅回路を、共有負荷を
持つ形で接続した回路構成とすることによって、入力の
和間の差信号を出力する差動増幅回路が得られる。この
回路を増幅回路の初段に用いれば、正逆両相同時負帰還
によるバランス出力回路などを、簡素な回路構成で実現
出来るようになる。
Description
【０００１】
【産業上の利用分野】この発明は、トランジスターや真
空管を使用する増幅回路に関する。
空管を使用する増幅回路に関する。
【０００２】
【従来の技術】図２は従来の差動増幅回路の例である。
この従来の差動増幅回路は２入力、２出力であり、その
基本動作は、図２においてＯＵＴ１に −（ＩＮ１−Ｉ
Ｎ２）の信号が、またＯＵＴ２にはその逆相信号が、回
路素子の組み合わせによる一定利得の増幅を受けてそれ
ぞれ取り出されるものである。この回路の利点として、
適切な回路素子の選択により直線性が良好で低歪な出力
を取り出せる点と、２つの入力端子間が良く絶縁されて
いて相互の干渉がない点を挙げることが出来る。これら
のことからこの差動増幅回路はＯＰアンプの初段等に広
く利用されているが、一方で差動増幅回路と呼ばれるよ
うに、専ら２つの入力信号の差信号を出力するものであ
ることから、この点にこの回路の使用上の制約があっ
た。
この従来の差動増幅回路は２入力、２出力であり、その
基本動作は、図２においてＯＵＴ１に −（ＩＮ１−Ｉ
Ｎ２）の信号が、またＯＵＴ２にはその逆相信号が、回
路素子の組み合わせによる一定利得の増幅を受けてそれ
ぞれ取り出されるものである。この回路の利点として、
適切な回路素子の選択により直線性が良好で低歪な出力
を取り出せる点と、２つの入力端子間が良く絶縁されて
いて相互の干渉がない点を挙げることが出来る。これら
のことからこの差動増幅回路はＯＰアンプの初段等に広
く利用されているが、一方で差動増幅回路と呼ばれるよ
うに、専ら２つの入力信号の差信号を出力するものであ
ることから、この点にこの回路の使用上の制約があっ
た。
【０００３】
【発明が解決しようとする課題】従来の差動増幅回路を
増幅回路の初段として用いる場合、上記の通り専ら２入
力の差信号を出力として得るものであることから、以下
の問題があった。 （イ）図２においてＩＮ１をソース信号の入力に使用し
た場合、ＩＮ１と良く絶縁されたＩＮ２を負帰還入力に
使用可能なのは非反転増幅回路の場合に限られる。反転
増幅回路の場合は、負帰還信号をＩＮ１側に加算する形
とする必要があった。この為、入力インピーダンス、帰
還率、仕上がり利得等の、諸特性の揃った一対の反転、
及び非反転増幅回路を設計する場合には回路が複雑にな
りがちであった。すなわち、従来の技術において一つの
信号から特性の揃った反転・非反転両相の信号を得よう
とした場合、通常、アンバランス・バランス変換のトラ
ンスを用いるなどの対応が必要であった。
増幅回路の初段として用いる場合、上記の通り専ら２入
力の差信号を出力として得るものであることから、以下
の問題があった。 （イ）図２においてＩＮ１をソース信号の入力に使用し
た場合、ＩＮ１と良く絶縁されたＩＮ２を負帰還入力に
使用可能なのは非反転増幅回路の場合に限られる。反転
増幅回路の場合は、負帰還信号をＩＮ１側に加算する形
とする必要があった。この為、入力インピーダンス、帰
還率、仕上がり利得等の、諸特性の揃った一対の反転、
及び非反転増幅回路を設計する場合には回路が複雑にな
りがちであった。すなわち、従来の技術において一つの
信号から特性の揃った反転・非反転両相の信号を得よう
とした場合、通常、アンバランス・バランス変換のトラ
ンスを用いるなどの対応が必要であった。
【０００４】（ロ）負帰還付きで、かつバランス信号を
直接入力可能な増幅回路を設計することは困難であっ
た。すなわち、この場合には初段に正・逆相のソース信
号の入力と負帰還信号の入力の３信号の入力を行うこと
が必要となって、従来の２入力の差動増幅回路では対応
できないからである。従って、従来の技術においてこの
様な回路を設計する場合には、増幅回路の前段に、バラ
ンス・アンバランス変換のトランスを用いるなどの対応
が必要であった。
直接入力可能な増幅回路を設計することは困難であっ
た。すなわち、この場合には初段に正・逆相のソース信
号の入力と負帰還信号の入力の３信号の入力を行うこと
が必要となって、従来の２入力の差動増幅回路では対応
できないからである。従って、従来の技術においてこの
様な回路を設計する場合には、増幅回路の前段に、バラ
ンス・アンバランス変換のトランスを用いるなどの対応
が必要であった。
【０００５】
【課題を解決するための手段】この発明は、特許請求の
範囲の請求項１で述べたとおり、同一特性の複数の差動
増幅回路を共有負荷を持つ形で組み合わせ接続した回路
構成とすることによって、入力の和間の差信号出力を取
り出すことを可能とするものである。これは重ね合わせ
の原理の働きによるものであり、またこのことから、従
来の技術で述べた従来の差動増幅回路の利点はこの発明
の回路でもそのまま継承される。従って、発明が解決し
ようとする課題で述べた問題点は、作用にて詳述する通
り、図１で示したこの発明による複合差動増幅回路を初
段に用い、この回路が持つ各入力を適切に使い分けるこ
とにより容易に解決される。なお、この発明の回路は、
増幅素子がＦＥＴや真空管の場合でも利用可能である。
範囲の請求項１で述べたとおり、同一特性の複数の差動
増幅回路を共有負荷を持つ形で組み合わせ接続した回路
構成とすることによって、入力の和間の差信号出力を取
り出すことを可能とするものである。これは重ね合わせ
の原理の働きによるものであり、またこのことから、従
来の技術で述べた従来の差動増幅回路の利点はこの発明
の回路でもそのまま継承される。従って、発明が解決し
ようとする課題で述べた問題点は、作用にて詳述する通
り、図１で示したこの発明による複合差動増幅回路を初
段に用い、この回路が持つ各入力を適切に使い分けるこ
とにより容易に解決される。なお、この発明の回路は、
増幅素子がＦＥＴや真空管の場合でも利用可能である。
【０００６】
【作用】この発明による、図１に示した４入力、２出力
の回路を、負帰還付きの増幅回路の初段に用いることに
よって、解決すべき課題で述べた問題点が解決されるこ
と、また従来の技術では実現が困難だった他の回路の構
成例を以下に示す。
の回路を、負帰還付きの増幅回路の初段に用いることに
よって、解決すべき課題で述べた問題点が解決されるこ
と、また従来の技術では実現が困難だった他の回路の構
成例を以下に示す。
【０００７】（ａ）負帰還付き反転増幅回路の場合。 図１においてＩＮ１１にソース信号を入力する設計を想
定する。反転増幅回路であるから設計する回路全体の出
力はソース信号の逆相となる。従って、この回路全体の
出力信号からの負帰還は、ソース信号のＩＮ１１に対し
て加算するように働かせる必要がある。すなわち、ＩＮ
２１に回路全体の出力からの負帰還信号を入力し、ＩＮ
１２及びＩＮ２２は接地する形とすれば良い。接地され
た入力はゼロであるから、ＯＵＴ１には −（ＩＮ１１
＋ＩＮ２１）、すなわち −（ソース信号＋負帰還信
号）が、ＯＵＴ２にはその逆相信号が得られ、反転回路
における負帰還が、ソース信号の入力と良く絶縁された
入力を用いて正常に行われる。
定する。反転増幅回路であるから設計する回路全体の出
力はソース信号の逆相となる。従って、この回路全体の
出力信号からの負帰還は、ソース信号のＩＮ１１に対し
て加算するように働かせる必要がある。すなわち、ＩＮ
２１に回路全体の出力からの負帰還信号を入力し、ＩＮ
１２及びＩＮ２２は接地する形とすれば良い。接地され
た入力はゼロであるから、ＯＵＴ１には −（ＩＮ１１
＋ＩＮ２１）、すなわち −（ソース信号＋負帰還信
号）が、ＯＵＴ２にはその逆相信号が得られ、反転回路
における負帰還が、ソース信号の入力と良く絶縁された
入力を用いて正常に行われる。
【０００８】このような形で負帰還付きの反転増幅回路
を構成することが可能となるが、一方でこの回路と原理
的に同じ入力インピーダンス、帰還率、仕上がり利得等
の諸特性を持つ非反転増幅回路も、帰還回路の定数も含
め回路全体の構成を、非反転出力とする事以外は変える
ことなく容易に実現可能である。すなわち、２段目以降
の裸の利得並びに帰還回路を同一に設定し、非反転増幅
回路であるから、図１においてＩＮ１１にソース信号を
入力、負帰還信号を入力２２に入力し，ＩＮ１２及びＩ
Ｎ２１は接地する形とすれば良い。ＯＵＴ１には−（ソ
ース信号−帰還信号）が、ＯＵＴ２にはその逆相信号が
得られ、非反転回路における負帰還が正常に行われると
ともに、入力インピーダンスは入力素子のそれに依存す
ること、また帰還率、仕上がり利得は裸の利得と帰還回
路に依存することから、上記反転増幅回路と同一の諸特
性が得られる。
を構成することが可能となるが、一方でこの回路と原理
的に同じ入力インピーダンス、帰還率、仕上がり利得等
の諸特性を持つ非反転増幅回路も、帰還回路の定数も含
め回路全体の構成を、非反転出力とする事以外は変える
ことなく容易に実現可能である。すなわち、２段目以降
の裸の利得並びに帰還回路を同一に設定し、非反転増幅
回路であるから、図１においてＩＮ１１にソース信号を
入力、負帰還信号を入力２２に入力し，ＩＮ１２及びＩ
Ｎ２１は接地する形とすれば良い。ＯＵＴ１には−（ソ
ース信号−帰還信号）が、ＯＵＴ２にはその逆相信号が
得られ、非反転回路における負帰還が正常に行われると
ともに、入力インピーダンスは入力素子のそれに依存す
ること、また帰還率、仕上がり利得は裸の利得と帰還回
路に依存することから、上記反転増幅回路と同一の諸特
性が得られる。
【０００９】（ｂ）負帰還付きバランス入力増幅回路の
場合。 バランス入力は正相・逆相の２つのソース信号を持つこ
とから、図１においてＩＮ１１に正相のソース信号を、
ＩＮ１２に逆相のソース信号を入力する設計とする。こ
の時、回路全体を非反転増幅回路とする場合には、ＩＮ
２２に負帰還信号を入力し、ＩＮ２１は接地すれば良
い。一方、回路全体を反転増幅増幅回路とする場合に
は、ＩＮ２１に負帰還信号を入力し、ＩＮ２２は接地す
れば良い。このように、本発明を用いれば、負帰還付き
バランス入力増幅回路を容易に構築可能となる。なお、
このようにして構成した負帰還付きバランス入力増幅回
路は、スイッチの切り替えのみの簡単な回路の追加によ
って、アンバランス入力・バランス入力兼用の増幅回路
とすることができる。すなわち、バランス入力の時の逆
相入力のＩＮ１２を、アンバランス入力の時にはスイッ
チによって接地してやる形とすれば良い。
場合。 バランス入力は正相・逆相の２つのソース信号を持つこ
とから、図１においてＩＮ１１に正相のソース信号を、
ＩＮ１２に逆相のソース信号を入力する設計とする。こ
の時、回路全体を非反転増幅回路とする場合には、ＩＮ
２２に負帰還信号を入力し、ＩＮ２１は接地すれば良
い。一方、回路全体を反転増幅増幅回路とする場合に
は、ＩＮ２１に負帰還信号を入力し、ＩＮ２２は接地す
れば良い。このように、本発明を用いれば、負帰還付き
バランス入力増幅回路を容易に構築可能となる。なお、
このようにして構成した負帰還付きバランス入力増幅回
路は、スイッチの切り替えのみの簡単な回路の追加によ
って、アンバランス入力・バランス入力兼用の増幅回路
とすることができる。すなわち、バランス入力の時の逆
相入力のＩＮ１２を、アンバランス入力の時にはスイッ
チによって接地してやる形とすれば良い。
【００１０】（Ｃ）負帰還付きアンバランス入力・バラ
ンス出力増幅回路の場合。 従来の技術では、オーバーオールの負帰還をかけた１つ
の閉じた増幅回路の形でバランス出力を取り出す回路を
設計する事は困難であったが、この発明の複合差動増幅
回路を初段に用いれば、反転出力からの負帰還も非反転
出力からの負帰還と同時に同一条件のもとで可能である
ことから、このような回路も容易に実現可能となる。こ
のような活用の具体例は実施例に示すとおりである。
ンス出力増幅回路の場合。 従来の技術では、オーバーオールの負帰還をかけた１つ
の閉じた増幅回路の形でバランス出力を取り出す回路を
設計する事は困難であったが、この発明の複合差動増幅
回路を初段に用いれば、反転出力からの負帰還も非反転
出力からの負帰還と同時に同一条件のもとで可能である
ことから、このような回路も容易に実現可能となる。こ
のような活用の具体例は実施例に示すとおりである。
【００１１】（ｄ）良く絶縁された入力端子を持つ負帰
還付き非反転加算回路の場合。 図１において、ＩＮ１１とＩＮ２１に加算すべき２つの
ソース信号を入力し、ＩＮ２１には負帰還信号を入力、
またＩＮ２２は接地する。これにより、ＯＵＴ１には−
（ＩＮ１１＋ＩＮ２１）を、ＯＵＴ２にはその逆相信号
をそれぞれ負帰還後の信号として取り出すことが出来
る。このように構成した負帰還付き加算回路は、２つの
ソース信号を入力するＩＮ１１とＩＮ２１の間が良く絶
縁されているので、２つのソース信号源間の相互干渉の
懸念がほとんどない利点を持つ。同時に、従来の差動増
幅回路が有する直線性の良さはそのまま継承していると
いう利点もある。
還付き非反転加算回路の場合。 図１において、ＩＮ１１とＩＮ２１に加算すべき２つの
ソース信号を入力し、ＩＮ２１には負帰還信号を入力、
またＩＮ２２は接地する。これにより、ＯＵＴ１には−
（ＩＮ１１＋ＩＮ２１）を、ＯＵＴ２にはその逆相信号
をそれぞれ負帰還後の信号として取り出すことが出来
る。このように構成した負帰還付き加算回路は、２つの
ソース信号を入力するＩＮ１１とＩＮ２１の間が良く絶
縁されているので、２つのソース信号源間の相互干渉の
懸念がほとんどない利点を持つ。同時に、従来の差動増
幅回路が有する直線性の良さはそのまま継承していると
いう利点もある。
【００１２】
【実施例】図３に、アンバランス入力・正逆両相同時負
帰還によるバランス出力の回路例として、ＢＴＬパワー
・アンプの回路を示す。ＢＴＬパワー・アンプは、従来
の技術では、通常、バランス出力を持つプリ・アンプと
２つの特性のよく揃ったパワー・アンプを一定の接続と
するか、一つの匡体に収めたとしても位相反転回路と実
質的に２つのパワー・アンプをその中に組み込む形とす
るか、または無帰還アンプとするか等の手段によって構
成していたものである。しかしながら、この発明の複合
差動増幅回路を初段に用いることによって、負帰還によ
る低歪の出力を得ながら、なおかつ単一のシンプルな増
幅回路にてＢＴＬパワー・アンプを構成することが可能
となる。
帰還によるバランス出力の回路例として、ＢＴＬパワー
・アンプの回路を示す。ＢＴＬパワー・アンプは、従来
の技術では、通常、バランス出力を持つプリ・アンプと
２つの特性のよく揃ったパワー・アンプを一定の接続と
するか、一つの匡体に収めたとしても位相反転回路と実
質的に２つのパワー・アンプをその中に組み込む形とす
るか、または無帰還アンプとするか等の手段によって構
成していたものである。しかしながら、この発明の複合
差動増幅回路を初段に用いることによって、負帰還によ
る低歪の出力を得ながら、なおかつ単一のシンプルな増
幅回路にてＢＴＬパワー・アンプを構成することが可能
となる。
【００１３】すなわち、図３の実施例では、増幅素子は
全てＦＥＴを用いているが、全体を差動２段＋出力段の
回路構成とし、初段にこの発明の複合差動増幅回路を用
い、２段目差動増幅回路の正逆両相出力にて同時に正相
・逆相それぞれのソース・フォロワー出力段を駆動する
とともに、両相の出力からの負帰還を同時に初段に戻す
形としている。なお、この実施例では出力のＤＣドリフ
トをキャンセルして回路の安定化を図るため、通常の差
動増幅回路を用いた正相出力・逆相出力それぞれ個別の
ＤＣサーボ回路を、２段目差動増幅回路の定電流負荷回
路にサーボ信号を戻す形で併せ組み込んでいる。
全てＦＥＴを用いているが、全体を差動２段＋出力段の
回路構成とし、初段にこの発明の複合差動増幅回路を用
い、２段目差動増幅回路の正逆両相出力にて同時に正相
・逆相それぞれのソース・フォロワー出力段を駆動する
とともに、両相の出力からの負帰還を同時に初段に戻す
形としている。なお、この実施例では出力のＤＣドリフ
トをキャンセルして回路の安定化を図るため、通常の差
動増幅回路を用いた正相出力・逆相出力それぞれ個別の
ＤＣサーボ回路を、２段目差動増幅回路の定電流負荷回
路にサーボ信号を戻す形で併せ組み込んでいる。
【００１４】
【発明の効果】この発明の複合差動増幅回路は、増幅回
路の設計・作成を行う上で、従来の差動増幅回路を使用
する上での２入力の差信号の出力という制約を取り払
い、作用や実施例で示した通り、従来の回路設計あるい
は回路そのものを簡素化したり、従来は困難であった回
路設計を容易に実現可能とする効果がある。
路の設計・作成を行う上で、従来の差動増幅回路を使用
する上での２入力の差信号の出力という制約を取り払
い、作用や実施例で示した通り、従来の回路設計あるい
は回路そのものを簡素化したり、従来は困難であった回
路設計を容易に実現可能とする効果がある。
【図１】本発明の複合差動増幅回路の回路例
【図２】従来の差動増幅回路の回路例
【図３】実施例の回路図
Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２及びＱ１、Ｑ２はトラ
ンジスターであり、Ｃ１、Ｃ２は定電流源、Ｒ１、Ｒ２
は抵抗による負荷である。 ＩＮ１１、ＩＮ１２、ＩＮ２１、ＩＮ２２及びＩＮ１、
ＩＮ２はソース信号の入力端子であり、ＯＵＴ１、ＯＵ
Ｔ２は出力端子である。
ンジスターであり、Ｃ１、Ｃ２は定電流源、Ｒ１、Ｒ２
は抵抗による負荷である。 ＩＮ１１、ＩＮ１２、ＩＮ２１、ＩＮ２２及びＩＮ１、
ＩＮ２はソース信号の入力端子であり、ＯＵＴ１、ＯＵ
Ｔ２は出力端子である。
Claims (1)
- 【請求項１】 トランジスターＱ１１、Ｑ１２、定電流
源Ｃ１、Ｑ１１のコレクタに接続された負荷Ｒ１、Ｑ１
２のコレクタに接続された負荷Ｒ２から構成され利得Ａ
を持つ第１の差動増幅回路と、第１の差動増幅回路とそ
れぞれ同一特性のトランジスターＱ２１、Ｑ２２、定電
流源Ｃ２から構成され、負荷は持たない第２の差動増幅
回路を、Ｑ２１のコレクタをＱ１１のコレクタにまたＱ
２２のコレクタをＱ１２のコレクタに接続して、Ｑ１１
とＱ２１が負荷Ｒ１を共有しまたＱ１２とＱ２２が負荷
Ｒ２を共有する回路とすることにより、ＩＮ１１、ＩＮ
１２、ＩＮ２１、ＩＮ２２に入力される４つの入力信号
に関し、Ｑ１１およびＱ２１のコレクタに接続されたＯ
ＵＴ１より −Ａ（（ＩＮ１１＋ＩＮ２１）−（ＩＮ１
２＋ＩＮ２２））の信号を、またＱ１２およびＱ２２の
コレクタに接続されたＯＵＴ２よりその逆相信号を出力
するが、このように、同一特性の複数の差動増幅回路を
共有負荷を持つように接続することで入力の和間の差信
号を出力することを特徴とした増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311388A JPH08139534A (ja) | 1994-11-09 | 1994-11-09 | 複合差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311388A JPH08139534A (ja) | 1994-11-09 | 1994-11-09 | 複合差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139534A true JPH08139534A (ja) | 1996-05-31 |
Family
ID=18016591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6311388A Pending JPH08139534A (ja) | 1994-11-09 | 1994-11-09 | 複合差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139534A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044090A1 (fr) * | 1999-01-19 | 2000-07-27 | Hitachi, Ltd. | Circuit integre a semiconducteur |
| WO2009042666A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Load inductor sharing |
| US7705682B2 (en) | 2007-09-27 | 2010-04-27 | Nanoamp Mobile, Inc. | Inductor sharing in radio frequency communications |
-
1994
- 1994-11-09 JP JP6311388A patent/JPH08139534A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044090A1 (fr) * | 1999-01-19 | 2000-07-27 | Hitachi, Ltd. | Circuit integre a semiconducteur |
| US6476676B1 (en) | 1999-01-19 | 2002-11-05 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6664854B2 (en) | 1999-01-19 | 2003-12-16 | Hitachi, Ltd. | Base band filter including a semiconductor integrated circuit |
| JP3887171B2 (ja) * | 1999-01-19 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| WO2009042666A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Load inductor sharing |
| US7649416B2 (en) | 2007-09-27 | 2010-01-19 | Nanoamp Mobile, Inc. | Load inductor sharing |
| US7705682B2 (en) | 2007-09-27 | 2010-04-27 | Nanoamp Mobile, Inc. | Inductor sharing in radio frequency communications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5714906A (en) | Constant transductance input stage and integrated circuit implementations thereof | |
| US6329876B1 (en) | Noise reduction scheme for operational amplifiers | |
| GB1376462A (en) | Amplifiers | |
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| JPH04217106A (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| JPS59103174A (ja) | 電圧加算回路 | |
| US3564439A (en) | Differential amplifier | |
| JPH08139534A (ja) | 複合差動増幅回路 | |
| JPS60141006A (ja) | インピ−ダンス合成回路 | |
| JPS6096908A (ja) | 平衡線用レシーバ | |
| US5936467A (en) | Dynamically invariant AB linear operation amplifier | |
| JP3076073B2 (ja) | バッファアンプ | |
| JPS5847305A (ja) | 多段差動増幅回路 | |
| JPH01157107A (ja) | オーディオ増幅回路 | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| SU1073879A1 (ru) | Усилитель мощности низкой частоты | |
| JPH0212744Y2 (ja) | ||
| JPH02301879A (ja) | 加算器 | |
| JP2000031758A (ja) | 平衡増幅回路 | |
| JPS6058602B2 (ja) | 増幅出力回路 | |
| JPH0440886B2 (ja) | ||
| US5939906A (en) | Circuit compensating nonlinearities | |
| JPS598083B2 (ja) | 双方向増幅器 | |
| SU1070685A1 (ru) | Усилитель | |
| JPS62224103A (ja) | 電力増幅器 |