SU1070685A1 - Усилитель - Google Patents

Abstract

УСИЛИТЕЛЬ, содержащий входной дифференциальный каскад с симметричньм входом и с первым источником питлни , один вывод которого соединен с общей шиной, и выходной двухтактный каскад на составных транэис: торах одной структуры с вторым и третьим источниками питани , каждый из которых включен между коллектором составного транзистора данного плеча и эмиттером составного транзистора противоположного плеча, при этом нагрузка включена между эмитtepa 4И составных транзисторов, а коллектор каждого транзистора входного дифференциального каскада соединен с базой соответствующего сост вного транзистора, отличающийс  тем, что, с целью снижени  нелинейных и динамических искажений, входной дифференциальный каскад и выходной двухтактный каскад выполнены на транзисторах разной структуры, а параллельно нагрузке включен дополнительный резистивный делитель напр жени , средн   точка которого соединена с другим выводом первого источника питани , причем база каж- § дого транзистора входного дифференел с циального каскада соединена через дополнительный резистор с эмиттером соответствующего составного транзистора . ffi 00 ел

Description

Изобретение относится к технике усиления сигналов звуковой частоты и может быть использовано для усиле·* . ния звука в электроакустических трактах. ‘ Известен усилитель, содержащий входной дифференциальный каскад с симметричным входом и выходом,, два промежуточных каскада усиления и выходной мостовой каскад, при этом цепи отрицательной обратной связи соединяют каждый выв.од нагрузки . через резистор С соответствующим входом входного дифференциального каскада СП.

Однако данный усилитель характеризуется повышенными динамическими искажениями.

Наиболее близким к предлагаемому является усилитель, содержащий вход- , ной дифференциальный каскад с симметричным входом и с первым источником питания, один вывод которого сое' динен ,с общей шиной, и выходной двухтактный каскад на составных транзисторах одной структуры с вторым и третьим источниками питания, дый из которых включен между тором составного транзистора плеча и эмиттером составного тора противоположного плеча, этом нагрузка включена между рами составных транзисторов, лектор каждого транзистора входного дифференциального каскада соединен с базой соответствующего составного транзистора С 2 1.

Однако известный усилитель характеризуется повышенными нелинейными и динамическими искажениями.

Цель изобретения - снижение нелинейных. и динамических искажений. .

Поставленная цель достигается тем, что в усилителе, содержащем входной дифференциальный каскад с симметричным входом и с первым источником пи-+ тания, один вывод которого соединен , с общей шиной, и выходной двухтактный каскад на составных транзисторах одной структуры с вторым и третьим источниками питания, каждый из которых включен между коллектором составного транзистора данного плеча и эмиттером составного транзистора противоположного плеча, при этом нагрузка включена между эмиттерами, составных транзисторов, а коллектор _j каждого транзистора входного диффе- ренциального каскада соединен с базой соответствующего, составного транзистора, входной дифференциальный каскад и выходной двухтактный кас+ кад выполнены на транзисторах разной <’гструктуры, а параллельно нагрузке ’ включен дополнительный резистивный делитель напряжения, средняя точка 5 которого соединена с другим выводом первого источника питания, причем .- база каждого транзистора входного дифференциального каскада соединена через дополнительный резистор с эмит10 тером соответствующего составного транзистора.

На чертеже представлена принципиальная электрическая схема предлагаемого усилителя.

Усилитель содержит входной дифференциальный каскад 1 с симметричным входом и с первым источником 2 питания, выходной двухтактный каскад 3 на составных транзисторах одной структуры с вторым 4 и третьим 5 источниками питаниянагрузку 6, причем параллельно нагрузке 6 включен дополнительный резистивный делитель 7 напряжения, и дополнительные резисторы 8.

i

Усилитель работает следующим образом.

Входной дифференциальный сигнал подается между*входами входного дифференциального каскада 1 и с его выходов на входы выходного двухтактного каскада 3, который обеспечивает необходимую мощность сигнала в нагрузке 6. Напряжение отрицательной обратной связи по постоянному и переменному току поступает с обоих концов нагрузки 6 через дополнительные резисторы 8 на соответствующие входы входного дифференциального каскада 1. Электропитание'входного дифференциального каскада 1 через эмиттерно-базовые переходы составных транзисторов выходного двухтактного каскада 3 позволяют построить усилитель всего из двух каскадов усиления, охваченных общей отрицательной обратной связью, и сделать его симметричным от входа до выхода.

Таким образом, уменьшение количества каскадов в петле отрицательной обратной связи, полная симметричность усиления снижают нелинейные и динамические искажения и упрощают регулировку предлагаемого усилителя; устранение коллекторных резисторов входного дифференциального каскада позволяет снизить напряжение источника питания входного дифференциального каскада.

кажколлекданного транзиспри эмитте- 30 а кол35

ВНИИПИ Заказ 11702/53

Тираж 86 2 Подписное

Филиал ППП Патент, г. Ужгород, ул.Проектная, 4

Claims (1)

1. УСИЛИТЕЛЬ, содержащий входной дифференциальный каскад с симметричные входом и с первым источником питлния, один вывод которого соединен с общей шиной, и выходной двухтактный каскад на составных транзисторах одной структуры с вторым и третьим источниками питания, каждый из которых включен между коллектором составного транзистора данного плеча и эмиттером составного тран- зистора противоположного плеча, при этом нагрузка включена между эмиттерами составных транзисторов, а коллектор каждого транзистора входного дифференциального каскада соединен с базой соответствующего составного транзистора, отличающийся тем, что, с целью снижения нелинейных и динамических искажений, входной дифференциальный каскад и выходной двухтактный каскад выполнены на транзисторах разной структуры, а параллельно нагрузке включен дополнительный резистивный делитель напряжения, средняя точка которого соединена с другим выводом первого источника питания, причем база каждого транзистора входного дифференциального каскада соединена через дополнительный резистор с эмиттером соответствующего составного транзистора.