JPH02301879A

JPH02301879A - 加算器

Info

Publication number: JPH02301879A
Application number: JP12495689A
Authority: JP
Inventors: Mikio Fujimaru; 藤丸　美貴男
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1989-05-17
Filing date: 1989-05-17
Publication date: 1990-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は加算器に関し、特に電子回路にあってアナログ
信号の加算を行なう加算器に関する。

〔従来の技術〕

電子回路にあってアナログ信号の加算を行なう加算器は
よく知られている。

従来、この種の加算器は第３図に示すように、ｎ個の抵
抗器５−１〜５−ｎとインピーダンス増幅器３によって
構成され、ｎ個の抵抗器５−１〜５−ｎがインピーダン
ス増幅器３の入力端子に接続され、入力端子１−１〜１
−ｎを介して入力する入力電圧をそれぞれ、これら抵抗
器によって電流に変換して加算し、加算した電流をイン
ピーダンス増幅器３によって電圧に変換する方法でアナ
ログ信号の加算を行っており、ｎ個の抵抗器の抵抗値を
調整することによって入力電圧の係数を変化させている
。

〔発明が解決しようとする課題〕

上述した従来の加算器は、入力電圧を抵抗器によって電
流に変換する構成を採っているため、入力インピーダン
スが抵抗器の抵抗値によって決まシ、高入力インピーダ
ンスを実現することが困難であるという欠点がある。

また、入力電圧の係数の調整を抵抗器の抵抗値によって
行なうためにこの調整が困難であるという欠点がある。

〔課題を解決するだめの手段〕

本発明の加算器はそれぞれ独立的に入力電圧を受けてこ
れを電流変換して出力するｎ個の可変コンダクタンス増
幅器もしくはコンダクタンス増幅器と、前記ｎ個の可変
コンダクタンス増幅器もしくはコンダクタンス増幅器の
出力電流を加算入力しこれを電圧変換して出力するイン
ピーダンス増幅器とを備えて構成される。

〔実施例〕

次に、図面を参照して本発明を説明する。

第１図は本発明の加算器の第１の実施例の構成図であり
、ｎ個の可変コンダクタンス増幅器２−１〜２−ｎとイ
ンピーダンス増幅器３を備えて成り、第１図にはなお、
ｎ個の入力端子１−１〜１−ｎと出力端子４を併記して
示す。

いま、入力端子１−１に印加される被加算電圧を■１、
入力端子１−２に印加される被加算電圧を■２、以下同
様にして入力端子１−ｎに印加される被印加電圧をＶｎ
とし、可変コンダクタンス増幅器２−１から可変コンダ
クタンス増幅器２−ｎのそれぞれの相互コンダクタンス
を１ｍｌ〜Ｓ’ｍｎととすれば、可変コンダクタンス増
幅器２−１から可変コンダクタンス増幅器２−ｎまでの
出力電流Ｉｏ１〜工。ｎはそれぞれ工。１−ｖｍｌ・■
１、工。２　＝ｆ’ｍ２・ｖ２・・・・・・工。。””
　”ｍｎ　”　ｖ　ｎとなる。

上述した各可変コンダクタンス増幅器の出力電流はイン
ピーダンス増幅器３の入力端子で加算される。すなわち
、インピーダンス増幅器３の入力電流工はＩ　＝ｒｍｌ−ｖ、　＋９ｍ２・Ｖ２　＋−−十？　ｍ
ｎ−Ｖｙｌとなる。インピーダンス増幅器３の伝達イン
ピーダンスをＺとすれば、出力端子４にあられれる出力
電圧ＶはＶ＝Ｉ・Ｚ＝（ｖｍｌ・■１＋１ｍ２・Ｖ２＋・・・＋ｙｍｎ−ｖ
ｎ）・Ｚ＝２ｍｌ・ｖｌ・Ｚ十ｆｍ２・■２・Ｚ十・・
・＋１ｍｎ−Ｖｎ−Ｚとなり、各入力端子電圧Ｖ１〜Ｖ
ｎに各可変コンダクタンス増幅器２−１〜２−　ｎの相
互コンダクタンスとインピーダンス増幅器３の伝達イン
ピーダンスを掛けた結果の加算結果を表す。

入力電圧は可変コンダクタンス増幅器２−１〜２−ｎに
よって電流に変換されるため高入力インピーダンスとす
ることができる。たとえば、可変コンダクタンス増幅器
をバイポーラトタンジスタで構成したときには入力イン
ピーダンスはエミッタインピーダンスの電流増幅率倍と
なる。

こうして高入力インピーダンス化が実現でき、まだ可変
コンダクタンス増幅器の可変コンダクタンスの設定によ
って入力電圧に係数を乗算することも容易に実現できる
。

第２図は本発明の第２の実施例の構成図である。

この第２の実施例の第１図の第１の実施例との相異点は
、第１図の可変コンダクタンス増幅器２−１〜２−ｎＫ
代えて、コンダクタンス増幅器６−１〜６−　ｎを利用
したことである。

入力端子１−１に印加される被加算電圧を■１、入力端
子１−２に印加される被加算電圧を■３、以下同様に入
力端子１−ｎに印加される被印加電圧をＶｎとし、コン
ダクタンス増幅器６−１からコンダクタンス増幅器６−
ｎまでのそれぞれの相互コンダクタンスをｒｍｌ〜Ｓ’
ｍｎ　　とすれば、コンダクタンス増幅器６−１からコ
ンダクタンス増幅器６−ｎの出力電流工。１〜Ｉｏｎ　
はそれぞれ、Ｉｏ！　＝ｐｍｌ・ｖ、　＋　ＩＯ２”’
ｆ’ｍ２　”Ｖ２　ｒ　”’＋　Ｉｏｎ＝’ｍｎ　−ｖ
。

となる。

上述した各コンダクタンス増幅器６−１〜６−ｎの出力
電流は、インピーダンス増幅器３の入力端子で加算され
る。すなわち、インピーダンス増幅器３の入力電流■はＩ　＝　ｒｍｌ　＊　ｖ、　＋９ｍ２・Ｖ２　＋−＋　
ｒｍｎ・■。

となる。インピーダンス増幅器３の伝達インピーダンス
をＺとすれば出力端子４にあられれる出力電圧■は ■＝工・Ｚ−（１ｒｒ１１・■、＋７ｍ２・■２＋・・
・＋２ｍｎ・Ｖｎ）・Ｚとなる。

ここで、コンダクタンス増幅器６−１からコンダクタン
ス増幅器６−ｎ　ｉでのそれぞれの相互コロ　− ンダクタンスが等しいｙｍｏと仮定すれば、ｒｍｌ、　
”’　Ｓ’ｍ２　”’・・・・・・＝　Ｐｍｎ　＝　ｒ
ｍ。

となり、ｆｍｏ　−ｚ＝　１とすれば、出力端子電圧Ｖ
ば、となシ、出力端子電圧■は入力電圧Ｖ１〜■７の加
算結果を表す。

入力電圧はコンダクタンス増幅器６−１〜６−ｎによっ
て電流に変換されるため高入力インピーダンスとなる。

たとえば、コンダクタンス増幅器をバイポーラトランジ
スタで構成したときには入力インピーダンスはエミッタ
のインピーダンスの電流増幅率倍となる。

〔発明の効果〕

以上説明したように本発明は、可変コンダクタンス増幅
器によって入力端子に係数付与が著しく容易になるとと
もに、入力インピーダンスが可変コンダクタンス増幅器
の人力インピーダンスで決定され、高入力インピーダン
スの加算器が実現できるという効果がある。

ｉた、コンダクタンス増幅器（（よって入力電圧を電流
に変換したのちに電流加算結果をインピーダンス増幅器
によって電圧に変換することによって入力インピーダン
スがコンダクタンス増幅器の入力インピーダンスで決定
され、高入力インピーダンスの加算器が構成されるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の加算器の第１の実施例の構成図、第２
図は本発明の加算器の第２の実施例の構成図、第３図は
従来の加算器の構成図である。１−１〜１−ｎ・・・・・・入力端子、２−１〜２−ｎ
・・・・・・可変コンダクタンス増幅器、３・・・・・
・インピーダンス増幅器、４・・・・・・出力端子、５
−１〜５−計・・・・・抵抗器、６−１〜６−ｎ・・・
・・・コンダクタンス増幅器。

Claims

【特許請求の範囲】

それぞれ独立的に入力電圧を受けてこれを電流変換して
出力するｎ個の可変コンダクタンス増幅器もしくはコン
ダクタンス増幅器と、前記ｎ個の可変コンダクタンス増
幅器もしくはコンダクタンス増幅器の出力電流を加算入
力しこれを電圧変換して出力するインピーダンス増幅器
とを備えて前記入力電圧に対して高入力インピーダンス
を与えることを特徴とする加算器。