JPH02146806A - シングルエンドコンフィギュレーションからバランスコンフィギュレーションへ又はその逆に内部的にコミュートできる集積された増幅器ペア用バイアスネットワーク - Google Patents
シングルエンドコンフィギュレーションからバランスコンフィギュレーションへ又はその逆に内部的にコミュートできる集積された増幅器ペア用バイアスネットワークInfo
- Publication number
- JPH02146806A JPH02146806A JP1109004A JP10900489A JPH02146806A JP H02146806 A JPH02146806 A JP H02146806A JP 1109004 A JP1109004 A JP 1109004A JP 10900489 A JP10900489 A JP 10900489A JP H02146806 A JPH02146806 A JP H02146806A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- inverting input
- configuration
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 108091036429 KCNQ1OT1 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220029346 rs34541442 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、集積された増幅器、より詳細には内部的にシ
ングルエンド（ステレオ）コンフィギユレーション又は
バランス（ブリッジ）コンフィギユレーションで又はそ
の逆に接続されることのある１対の又は複数対の増幅器
を含んで成る集積デバイスに関する。
ングルエンド（ステレオ）コンフィギユレーション又は
バランス（ブリッジ）コンフィギユレーションで又はそ
の逆に接続されることのある１対の又は複数対の増幅器
を含んで成る集積デバイスに関する。
（従来技術）
近年、シングルエンドコンフィギユレーション又はバラ
ンスつまりブリッジコンフィギユレーションの集積回路
のピンの１個にある値のバイアス電圧を掛けることによ
り内部的に接続された１又は２以上の演算増幅器ペアを
含む集積回路が製造されている。２種の集積された増幅
器のコンフィギユレーションの変化の可能性はオーディ
オ増幅器の分野で特に有用であり、かつ同じ集積デバイ
スを利用することにより、サプライ電圧の値の２倍に等
しいピーク電圧をサウンド再生システムのラウドスピー
カに理論的に供給することができるブリッジコンフィギ
ユレーションのオーディオ増幅器の、又は低品質の装置
の場合にしばしばそうであるように、サプライ電圧に等
しい出力ダイナミンクを有し、幾分か減少した電力消費
を達成しかつより少ない数の増幅段を必要とするシング
ルエンドつまりステレオコンフィギユレーションのオー
ディオ増幅器の、実現を可能にする。
ンスつまりブリッジコンフィギユレーションの集積回路
のピンの１個にある値のバイアス電圧を掛けることによ
り内部的に接続された１又は２以上の演算増幅器ペアを
含む集積回路が製造されている。２種の集積された増幅
器のコンフィギユレーションの変化の可能性はオーディ
オ増幅器の分野で特に有用であり、かつ同じ集積デバイ
スを利用することにより、サプライ電圧の値の２倍に等
しいピーク電圧をサウンド再生システムのラウドスピー
カに理論的に供給することができるブリッジコンフィギ
ユレーションのオーディオ増幅器の、又は低品質の装置
の場合にしばしばそうであるように、サプライ電圧に等
しい出力ダイナミンクを有し、幾分か減少した電力消費
を達成しかつより少ない数の増幅段を必要とするシング
ルエンドつまりステレオコンフィギユレーションのオー
ディオ増幅器の、実現を可能にする。
本出願人による昭和６３年７月１４日出願の特願昭６３
−１７６１８８号及び昭和６３年９月３０日出願の特顎
昭６３−２４７２７０号はこの種のいくつかの集積デバ
イスを開示している。
−１７６１８８号及び昭和６３年９月３０日出願の特顎
昭６３−２４７２７０号はこの種のいくつかの集積デバ
イスを開示している。
一般に、集積されたアナログスイッチにより通常一方又
は他方のコンフィギユレーションにコミュートできる集
積された増幅器の各ペアは、受動集積回路素子により通
常形成されるバイアスネットワーク、フィードバック及
び相互接続ネットワークを有している。これらの内部的
にコンフィギユレーションを変えることのできる集積さ
れた増幅器ペアの問題点は、増幅器のオフセット電圧及
びノイズレベルのコントロールである。
は他方のコンフィギユレーションにコミュートできる集
積された増幅器の各ペアは、受動集積回路素子により通
常形成されるバイアスネットワーク、フィードバック及
び相互接続ネットワークを有している。これらの内部的
にコンフィギユレーションを変えることのできる集積さ
れた増幅器ペアの問題点は、増幅器のオフセット電圧及
びノイズレベルのコントロールである。
例えばシングルエンドつまりブリッジコンフィギユレー
ションにコミュートできる集積された増幅器ペアＡ１及
びＡ２を示す第１図の回路ダイアグラムを考慮し、かつ
実質的に等しいと仮定できるそれぞれの入力抵抗Ｒｉ及
びＲｌｏが一般にそれぞれのゲイン抵抗Ｒｆｌ、Ｒｆ２
及びＲｆｌ’Ｒｆ２’よりかなり大きいことに注目する
ことにより、（比Ｒｆｌ／Ｒｆ２及びＲｆｌ°／Ｒｆ２
゜が等しいと仮定することにより）２種類の段（非反転
段Ａｔ及び反転段Ａ２）のゲイン（Ｖｏｕｔ／ＶＩＮ）
は、 で与えられる。
ションにコミュートできる集積された増幅器ペアＡ１及
びＡ２を示す第１図の回路ダイアグラムを考慮し、かつ
実質的に等しいと仮定できるそれぞれの入力抵抗Ｒｉ及
びＲｌｏが一般にそれぞれのゲイン抵抗Ｒｆｌ、Ｒｆ２
及びＲｆｌ’Ｒｆ２’よりかなり大きいことに注目する
ことにより、（比Ｒｆｌ／Ｒｆ２及びＲｆｌ°／Ｒｆ２
゜が等しいと仮定することにより）２種類の段（非反転
段Ａｔ及び反転段Ａ２）のゲイン（Ｖｏｕｔ／ＶＩＮ）
は、 で与えられる。
演算増幅器Ａ１及びＡ２のバイアス電流は第１図のダイ
アグラムでＩとして示され、簡略化の目的で４種類の入
力の全てにつき等しいと仮定している。
アグラムでＩとして示され、簡略化の目的で４種類の入
力の全てにつき等しいと仮定している。
このバイアス電流は、前記ゲイン抵抗Ｒｆ１．。
Ｒｆ２等を横切る大きな電圧降下を生じさせないが、そ
の典型的な値が前記２種の抵抗Ｒｆｌ、Ｒｆ２の並列の
値より少なくとも２オーダー大きい前記入力抵抗ＲＬ及
びＲｌＩを横切る無視できない電圧降下を生じさせる。
の典型的な値が前記２種の抵抗Ｒｆｌ、Ｒｆ２の並列の
値より少なくとも２オーダー大きい前記入力抵抗ＲＬ及
びＲｌＩを横切る無視できない電圧降下を生じさせる。
Ｖｐをステレオ（シングルエンド）コンフィギユレーシ
ョンのバイアス電圧とすると、次の関係が成立する。
ョンのバイアス電圧とすると、次の関係が成立する。
ＶＯＬＩ？ １＝ （Ｖｐ＋ＩｘＲｔ）ｘＧＶＯＬＩ７
２−（Ｖｐ Ｒｉ ｌ′ｘ Ｉ） ＸＧ又こ
の関係からオフセット電圧は次のように誘導される。
２−（Ｖｐ Ｒｉ ｌ′ｘ Ｉ） ＸＧ又こ
の関係からオフセット電圧は次のように誘導される。
Δ■、、ＬＩＴ ＝２ＧｘＩｘＲ１
前記２種の集積された増幅器ＡＩ及びＡ２がブリッジコ
ンフィギユレーション（２種の入力ターミナルＩＮＩ及
びＩＮ２が共通に接続される）に接続されていると仮定
すると、次の関係が成立する。
ンフィギユレーション（２種の入力ターミナルＩＮＩ及
びＩＮ２が共通に接続される）に接続されていると仮定
すると、次の関係が成立する。
Ｖｏｕｔ ｌ ＝ （Ｖｐ ＋ ｒ／ ２ ｘＲ１
）ｘＧＶｏｕｒ ２＝ （Ｖｐ （１＋ １／
２）ｘＲｉ ”）ｘＧそしてオフセット電圧は、 ΔＶｏｕｔ ＝ ２ Ｇｘ Ｔ Ｘ Ｒｉで与えられる
。
）ｘＧＶｏｕｒ ２＝ （Ｖｐ （１＋ １／
２）ｘＲｉ ”）ｘＧそしてオフセット電圧は、 ΔＶｏｕｔ ＝ ２ Ｇｘ Ｔ Ｘ Ｒｉで与えられる
。
このオフセット電圧は多くの場合、大き過ぎる。
第２図に示された既知の解決法によると、それぞれ非反
転入力と大地の間及び反転入力と大地の間に接続された
２個の電流発振器１）及びＩ２が使用される。この解決
法は２個の電流発振器を必要とするという欠点を有し、
更に増幅器Ａ１の非反転入力と大地間に接続された発振
器１）がＩＮｌターミナルに加えられる入力シグナルに
より変調を受は易いという欠点がある。これは、入力シ
グナルソースの直列抵抗と同じ程度の値の入力シグナル
及び出力シグナルの高調波ひずみを生じさせることがあ
る。
転入力と大地の間及び反転入力と大地の間に接続された
２個の電流発振器１）及びＩ２が使用される。この解決
法は２個の電流発振器を必要とするという欠点を有し、
更に増幅器Ａ１の非反転入力と大地間に接続された発振
器１）がＩＮｌターミナルに加えられる入力シグナルに
より変調を受は易いという欠点がある。これは、入力シ
グナルソースの直列抵抗と同じ程度の値の入力シグナル
及び出力シグナルの高調波ひずみを生じさせることがあ
る。
オフセットを理論的に零にできる既知のバイアスネット
ワークの他のタイプが第３図のダイアグラムに示され、
ここでＲ１２＝Ｒｉ、Ｒ１）＝Ｒｆ ＩＩである。
ワークの他のタイプが第３図のダイアグラムに示され、
ここでＲ１２＝Ｒｉ、Ｒ１）＝Ｒｆ ＩＩである。
このような回路によると、入力ターミナルＩＮｌ及びＩ
Ｎ２をこのように接続しかつ切断することによりオフセ
ントを理論的に零にできることを論証することが可能で
ある。これは、演算増幅器ＡＩ及びＡ２の各入力が同じ
電圧降下を生じさせる同じ抵抗値を有している限り可能
である。従って２種の出力Ｖ。ＬＩＴ １及びＶ。０
ア２は同じポテンシャルであると仮定できる。
Ｎ２をこのように接続しかつ切断することによりオフセ
ントを理論的に零にできることを論証することが可能で
ある。これは、演算増幅器ＡＩ及びＡ２の各入力が同じ
電圧降下を生じさせる同じ抵抗値を有している限り可能
である。従って２種の出力Ｖ。ＬＩＴ １及びＶ。０
ア２は同じポテンシャルであると仮定できる。
当業者に周知である通り、このようなバイアスネットワ
ークは前記オフセットの問題を除いて増幅器の動作にそ
れ自身不可欠ではない抵抗Ｒ１）及びＲｉ２が前記増幅
器の入力におけるノイズレベルを大きく増加させるとい
う事実に起因する問題点を有している。
ークは前記オフセットの問題を除いて増幅器の動作にそ
れ自身不可欠ではない抵抗Ｒ１）及びＲｉ２が前記増幅
器の入力におけるノイズレベルを大きく増加させるとい
う事実に起因する問題点を有している。
（発明の目的）
本発明の目的は、オフセント電圧の除去を許容し更に増
幅器のノイズ性能に関する従来技術の反オフセットバイ
アスネットワークの欠点をも排除したコンフィギユレー
ションを変えることのできる集積された増幅器ペアのた
めのバイアスネットワークを提供することである。
幅器のノイズ性能に関する従来技術の反オフセットバイ
アスネットワークの欠点をも排除したコンフィギユレー
ションを変えることのできる集積された増幅器ペアのた
めのバイアスネットワークを提供することである。
（図面の簡単な説明）
第１図、第２図及び第３図は、前述の通りオフセット電
圧を発生させる条件及びそのようなオフセット電圧を平
衡させるための従来技術のバイアスネットワークの回路
ダイアグラムを表している。
圧を発生させる条件及びそのようなオフセット電圧を平
衡させるための従来技術のバイアスネットワークの回路
ダイアグラムを表している。
第４図は、本発明の対象である、シングルエンドコンフ
ィギユレーションからブリッジコンフィギユレーション
へあるいはその逆に内部的にコミュートできる集積され
た増幅器ペアのためのバイアスネットワークを例示する
回路ダイアグラムである。
ィギユレーションからブリッジコンフィギユレーション
へあるいはその逆に内部的にコミュートできる集積され
た増幅器ペアのためのバイアスネットワークを例示する
回路ダイアグラムである。
（発明の詳細な説明）
次に第４図に示す実施例に基づき本発明をより詳細に説
明するが、該実施例は本発明を限定するものではない。
明するが、該実施例は本発明を限定するものではない。
第４図の回路ダイアグラムを参照すると、演算増幅器Ａ
Ｉ及びＡ２のバイアス入力電流Ｉの値の２倍に等しい電
流２Ｉを供給する電流発振器Ｉ３が増幅器Ａ２の反転入
力と大地間に接続されている。
Ｉ及びＡ２のバイアス入力電流Ｉの値の２倍に等しい電
流２Ｉを供給する電流発振器Ｉ３が増幅器Ａ２の反転入
力と大地間に接続されている。
該２種の増幅器のシングルエンドコンフィギユレーショ
ンでは、それぞれの出力ターミナル０ＵＴ１及び０ＵＴ
２における出力電圧は次の式で与えられる。
ンでは、それぞれの出力ターミナル０ＵＴ１及び０ＵＴ
２における出力電圧は次の式で与えられる。
Ｖｏｏｔ １ ＝（Ｖｐ ＋ Ｉ ＸＲｉ） ｘＧ
Ｖｏｕｔ ２＝（Ｖｐ （Ｉ ２１） ｘＲ
ｉ ”） ｘＧ＝（Ｖｐ ＋ 夏 ｘＲｉ”）ｘＧ 従ってｖ。ＩＪＴ１＝■。ＬＩ７２である。
Ｖｏｕｔ ２＝（Ｖｐ （Ｉ ２１） ｘＲ
ｉ ”） ｘＧ＝（Ｖｐ ＋ 夏 ｘＲｉ”）ｘＧ 従ってｖ。ＩＪＴ１＝■。ＬＩ７２である。
２個の入力ターミナルＩＮＩ及びＩＮ２が共通に接続さ
れるブリッジコンフィギユレーションでは、出力電圧は
次の式で与えられる。
れるブリッジコンフィギユレーションでは、出力電圧は
次の式で与えられる。
Ｖｏｕｔ １＝（Ｖｐ＋ＲｉｘＩ／２）ｘｃＶｏｕｔ
２” （Ｖｐ Ｒｉ ” （Ｉ Ｉ／２ ２ Ｉ
） ）×Ｇ＝ （Ｖｐ ＋Ｒｉ”ＸＩ／２）ＸＧ従って
この場合も■。ＩＩＴ １＝■。０ア２である。
２” （Ｖｐ Ｒｉ ” （Ｉ Ｉ／２ ２ Ｉ
） ）×Ｇ＝ （Ｖｐ ＋Ｒｉ”ＸＩ／２）ＸＧ従って
この場合も■。ＩＩＴ １＝■。０ア２である。
前述したことから明らかなように、第４図の実施例によ
ると、増幅器Ａ２の反転入力と大地間に接続された単一
の電流発振器Ｉ３により効果的にオフセット電圧を零に
することができる。この解決法は既知の解決法に対して
顕著な利点を有している。
ると、増幅器Ａ２の反転入力と大地間に接続された単一
の電流発振器Ｉ３により効果的にオフセット電圧を零に
することができる。この解決法は既知の解決法に対して
顕著な利点を有している。
従来技術に従って、オフセットをコントロールするため
の入力ターミナルに直接接続された電流発振器により供
給される電流の入力シグナルによる変調に関する問題点
が実質的に解決される。
の入力ターミナルに直接接続された電流発振器により供
給される電流の入力シグナルによる変調に関する問題点
が実質的に解決される。
更にオフセットをコントロールするための本発明の回路
は、上述した従来技術のあるものについてそうであった
ような入力ノイズレベルに関する条件に対する負の影響
を実質的にどのような形でも与えることがない。
は、上述した従来技術のあるものについてそうであった
ような入力ノイズレベルに関する条件に対する負の影響
を実質的にどのような形でも与えることがない。
第１図、第２図及び第３図は、オフセット電圧を発生さ
せる条件及びそのようなオフセット電圧を平衡させるた
めの従来技術のバイアスネットワークの回路ダイアグラ
ム、第４図は、本発明の対象である、シングルエンドコ
ンフィギユレーションかラフリッジコンフィギユレーシ
ョンへあるいはその逆に内部的にコミュートできる集積
された増幅器ベアのためのバイアスネットワークを例示
する回路ダイアグラムである。
せる条件及びそのようなオフセット電圧を平衡させるた
めの従来技術のバイアスネットワークの回路ダイアグラ
ム、第４図は、本発明の対象である、シングルエンドコ
ンフィギユレーションかラフリッジコンフィギユレーシ
ョンへあるいはその逆に内部的にコミュートできる集積
された増幅器ベアのためのバイアスネットワークを例示
する回路ダイアグラムである。
Claims (2)
- （１）内部的にシングルエンドからブリッジコンフィギ
ュレーションへ又はその逆にコミュートして、オフセッ
ト電圧の発生を防止できる所望の増幅器回路を形成でき
、かつ第１の抵抗（Ｒｉ）を通って集積された演算増幅
器ペアの第１の演算増幅器の非反転入力へ接続され、か
つ前記回路の第１の入力ターミナルを構成し、その反転
入力が第２の抵抗（Ｒｉ′）を通して前記回路の第２の
入力ターミナルへ接続されている前記ペアの第２の増幅
器の非反転入力に直接接続され、更に前記両演算増幅器
の反転及び非反転入力を通して実質的に同一のバイアス
電流の通路を形成する定電圧ソースを含んで成る集積さ
れた演算増幅器ペア用の入力バイアスネットワークであ
って、 その値が前記バイアス電流の値の２倍である電流を発生
する定電流発振器（１３）を、前記第２の演算増幅器の
反転入力と回路のグラウンドノード間に接続したことを
特徴とする入力バイアスネットワーク。 - （２）それぞれ非反転入力、反転入力及び出力を有し、
かつ第１の演算増幅器の非反転入力が集積された増幅器
の第１の入力ターミナルに直接接続され、第２の演算増
幅器の反転入力が第２の抵抗を通して第２の入力ターミ
ナルに接続され、前記演算増幅器の出力がそれぞれ該増
幅器の２個の出力ターミナルに接続されている１対の演
算増幅器を含んで成る２種の入力ターミナル及び２個の
出力ターミナルを有する集積された増幅器であって、入
力バイアスネットワークが、第１の抵抗を通して前記第
１の演算増幅器の非反転入力に接続され、かつ前記２個
の演算増幅器の入力を通してバイアス電流を流すために
前記第２の演算増幅器の非反転入力に直接接続された定
バイアス電圧ソースを含んで成り、 前記演算増幅器がそれぞれ、２種の入力ターミナルを個
々に、あるいは単一の入力ターミナルを形成するために
共通接続された２個の入力ターミナルを利用することに
よりシングルエンド又はブリッジコンフィギュレーショ
ンとして機能的に接続でき、 前記入力を通して加えられる前記バイアス電流の値の２
倍の値を有する電流を発生する定電流発振器が前記第２
の演算増幅器の反転入力と集積された増幅器の共通のグ
ラウンドノード間に接続されていることを特徴とする増
幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8883631A IT1234895B (it) | 1988-04-27 | 1988-04-27 | Rete di polarizzazione per coppie di amplificatori integrati commutabili da una configurazione asimmetrica ad una configurazione a ponte e viceversa. |
| IT83631A/88 | 1988-04-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146806A true JPH02146806A (ja) | 1990-06-06 |
Family
ID=11323410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109004A Pending JPH02146806A (ja) | 1988-04-27 | 1989-04-27 | シングルエンドコンフィギュレーションからバランスコンフィギュレーションへ又はその逆に内部的にコミュートできる集積された増幅器ペア用バイアスネットワーク |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4949049A (ja) |
| EP (1) | EP0340182B1 (ja) |
| JP (1) | JPH02146806A (ja) |
| DE (1) | DE68909098T2 (ja) |
| IT (1) | IT1234895B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300583A (ja) * | 2006-05-08 | 2007-11-15 | Oki Electric Ind Co Ltd | 直流結合増幅回路 |
| JP2008060290A (ja) * | 2006-08-31 | 2008-03-13 | Hitachi Ltd | 超伝導コイルの樹脂含浸方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432871A (en) * | 1993-08-04 | 1995-07-11 | Universal Systems & Technology, Inc. | Systems and methods for interactive image data acquisition and compression |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283683A (en) * | 1979-05-29 | 1981-08-11 | Motorola Inc. | Audio bridge circuit |
| JPS56166612A (en) * | 1980-05-26 | 1981-12-21 | Pioneer Electronic Corp | Level shifting circuit |
| US4494077A (en) * | 1981-12-02 | 1985-01-15 | Nippon Electric Co., Ltd. | Amplifier system switchable between two amplifying operations |
| NL8600292A (nl) * | 1986-02-07 | 1987-09-01 | Philips Nv | Brugversterker. |
| IT1220183B (it) * | 1987-07-15 | 1990-06-06 | Sgs Microelettrica Spa | Dispositivo a sette piedini per amplificatore autdio,commutabile automaticamente in configurazione bridge o stereo |
-
1988
- 1988-04-27 IT IT8883631A patent/IT1234895B/it active
-
1989
- 1989-04-21 DE DE89830174T patent/DE68909098T2/de not_active Expired - Fee Related
- 1989-04-21 EP EP89830174A patent/EP0340182B1/en not_active Expired - Lifetime
- 1989-04-25 US US07/342,830 patent/US4949049A/en not_active Expired - Lifetime
- 1989-04-27 JP JP1109004A patent/JPH02146806A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300583A (ja) * | 2006-05-08 | 2007-11-15 | Oki Electric Ind Co Ltd | 直流結合増幅回路 |
| JP2008060290A (ja) * | 2006-08-31 | 2008-03-13 | Hitachi Ltd | 超伝導コイルの樹脂含浸方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0340182B1 (en) | 1993-09-15 |
| IT1234895B (it) | 1992-06-02 |
| US4949049A (en) | 1990-08-14 |
| IT8883631A0 (it) | 1988-04-27 |
| EP0340182A1 (en) | 1989-11-02 |
| DE68909098T2 (de) | 1994-01-13 |
| DE68909098D1 (de) | 1993-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142149B1 (ko) | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 | |
| JPH0955632A (ja) | 高利得増幅回路 | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| JPH04217106A (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| US5717360A (en) | High speed variable gain amplifier | |
| JPH02146806A (ja) | シングルエンドコンフィギュレーションからバランスコンフィギュレーションへ又はその逆に内部的にコミュートできる集積された増幅器ペア用バイアスネットワーク | |
| EP0730344B1 (en) | Single pole negative feedback for class-D amplifier | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPH01109910A (ja) | シングルエンド又はステレオコンフィギュレーションからバランス又はブリッジコンフィギュレーションへそしてその逆に電子的にコミュートできる集積されたオーディオ増幅器 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPS62293385A (ja) | 加算増幅器 | |
| RU2053592C1 (ru) | Усилитель | |
| JPH04268810A (ja) | 遅延回路 | |
| JP3784291B2 (ja) | 信号出力装置及びステレオ装置 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| SU1635250A1 (ru) | Усилитель мощности | |
| JP3784383B2 (ja) | 信号出力装置及びステレオ装置 | |
| JPS6035845B2 (ja) | ミュ−ティング増幅器 | |
| JPS6059762B2 (ja) | ミュ−ティング増幅器 | |
| SU1741251A1 (ru) | Двухтактный усилитель мощности | |
| JPH0832360A (ja) | 直線性改善増幅器 | |
| JPH0375977A (ja) | 乗算回路 | |
| JPS6161286B2 (ja) | ||
| JPS58187007A (ja) | プツシユプル増幅回路 |