JPS58187007A - プツシユプル増幅回路 - Google Patents
プツシユプル増幅回路Info
- Publication number
- JPS58187007A JPS58187007A JP7066182A JP7066182A JPS58187007A JP S58187007 A JPS58187007 A JP S58187007A JP 7066182 A JP7066182 A JP 7066182A JP 7066182 A JP7066182 A JP 7066182A JP S58187007 A JPS58187007 A JP S58187007A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- trs
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプッシュプル増幅回路に係り、初段のＰＮＰ出
力段トランジスタと初段のＮＰＮ出力段トランジスタと
の間を定電流回路を介して接続することにより、能動バ
イアス方式に判有の高調波歪を大幅に低減し得るプッシ
ュプル増幅回路を提供することを目的とする。
力段トランジスタと初段のＮＰＮ出力段トランジスタと
の間を定電流回路を介して接続することにより、能動バ
イアス方式に判有の高調波歪を大幅に低減し得るプッシ
ュプル増幅回路を提供することを目的とする。
オーディオ用パワーアンプの出力回路としては、２段あ
るいは３段のダーリントン接続シングル・エンデッド・
プッシュプル（８ＥＰＰ）増幅回路が使用されるが、そ
の動作クラスとしては、電力効率が良いことから、Ｂ級
に近いＡＢ級が採用されている。しかしながら、周知の
如く、このＡＢ級５ＥＰＰ増幅回路は、クロスオーバー
歪やスイッチング歪を生じ、歪の点ではＡＲ８ＥＰＰ増
幅回路に比べ劣っている。このため、最近では、従来の
固定バイアス方式の５Ｅｐｐ増幅回路の代わりに、出力
レベルに応じてバイアス電圧が変化する、所謂能動バイ
アス方式の５ＥＰＰ増幅回路が採用されるようになり、
そのバイアス電圧変化特性をある程度コントロールする
事によって、固定バイアス方式で不可避であったクロス
オーバー歪やスイッチング歪を減少させる事が可能とな
っている。
るいは３段のダーリントン接続シングル・エンデッド・
プッシュプル（８ＥＰＰ）増幅回路が使用されるが、そ
の動作クラスとしては、電力効率が良いことから、Ｂ級
に近いＡＢ級が採用されている。しかしながら、周知の
如く、このＡＢ級５ＥＰＰ増幅回路は、クロスオーバー
歪やスイッチング歪を生じ、歪の点ではＡＲ８ＥＰＰ増
幅回路に比べ劣っている。このため、最近では、従来の
固定バイアス方式の５Ｅｐｐ増幅回路の代わりに、出力
レベルに応じてバイアス電圧が変化する、所謂能動バイ
アス方式の５ＥＰＰ増幅回路が採用されるようになり、
そのバイアス電圧変化特性をある程度コントロールする
事によって、固定バイアス方式で不可避であったクロス
オーバー歪やスイッチング歪を減少させる事が可能とな
っている。
第１図は本出願人が峙願昭５３−１３３５６８号（特開
昭５５−６０３１６号）にて提案した能動バイアス方式
のプッシュプル増幅回路の一例の回路系統図を示す。同
図において、ｌは入力信号源であり、２は能動バイアス
回路で、出力電流変化検出部３，４と可変電圧発生回路
５，７と固定電圧発生回路６とより構成されている。
昭５５−６０３１６号）にて提案した能動バイアス方式
のプッシュプル増幅回路の一例の回路系統図を示す。同
図において、ｌは入力信号源であり、２は能動バイアス
回路で、出力電流変化検出部３，４と可変電圧発生回路
５，７と固定電圧発生回路６とより構成されている。
いま、入力信号源１よりの入力信号が正波であるとき、
ダーリントン接続されたＮＰＮ出力段のトランジスタＱ
、 、 Ｑ３の゛送流が増加して点［有］■間の電圧が
大となるが、出力電流変化検出部３はこれを検出して可
変電圧発生回路５の両端（点００間）に絡点■■間の電
圧変化と等しい電圧を発生させる。一方、ダーリントン
接続されたＰＮＰ出力段のトランジスタＱ２． Ｑ、の
電流は減少して点（ト）［有］間の電圧が小となるが、
出力電流変化検出部４はこれを検出せず、このため可変
電圧発生回路７の両端（点００間）の電圧は変化しない
。また、入力信号が負波であるときは、上記と逆の動作
を行なう。このため、入力信号が第２図（５）に示す如
き波形であるとき点００間の電圧は第２図（ト））に示
す如くなる。ここで、トランジスタＱ１． Ｑ、のベー
ス、エミッタ電圧は略０．６Ｖで一定であるので無信号
時にもトランジスタＱ、 、 Ｑ２のエミッタ電流を流
すための゛抵抗器の両端には第２図（Ｂｌに示す点００
間電圧より略１．２Ｖ低い電圧変化が生じる。このため
、トランジスタＱ□、Ｑ２夫々のエミッタ電流ひいては
ベース電流にも第２図ＣＢ）に示す波形と略等しい波形
の電流変化（歪電流〕が生じる。このトランジスタＱ１
．Ｑ２夫々のベースとアース間のインピーダンスは抵抗
器に等しく、この抵抗器、の抵抗値は数にΩ〜数ＭΩと
比較的大きな値とされている。このため、上記トランジ
スタＱ□ｔ Ｑ２夫々のベース電流の電流変化（歪電流
）により抵抗Ｒ５に生ずる歪電圧（＝抵抗Ｒ８の抵抗値
Ｘベース電流の電流変化）は無視できないレベルとなる
。この歪電圧は第２図β）の波形から分るように入力信
号の２次高調波が主体となり、第１図示のプッシュプル
増幅回路の点■では、第３図に示す如く、負荷１０へ出
力される合成出力電圧波形Ｉにはスイッチング歪やクロ
スオーバー歪が無い代りに、上記の２次高調波を主体と
した歪■が略５％程度発生することが実験的に確かめら
れた。なお、第３図は入力信号周波数１ ｋＨｚ 、
８Ω負荷、１００Ｗ出力時の測定例を示す。
ダーリントン接続されたＮＰＮ出力段のトランジスタＱ
、 、 Ｑ３の゛送流が増加して点［有］■間の電圧が
大となるが、出力電流変化検出部３はこれを検出して可
変電圧発生回路５の両端（点００間）に絡点■■間の電
圧変化と等しい電圧を発生させる。一方、ダーリントン
接続されたＰＮＰ出力段のトランジスタＱ２． Ｑ、の
電流は減少して点（ト）［有］間の電圧が小となるが、
出力電流変化検出部４はこれを検出せず、このため可変
電圧発生回路７の両端（点００間）の電圧は変化しない
。また、入力信号が負波であるときは、上記と逆の動作
を行なう。このため、入力信号が第２図（５）に示す如
き波形であるとき点００間の電圧は第２図（ト））に示
す如くなる。ここで、トランジスタＱ１． Ｑ、のベー
ス、エミッタ電圧は略０．６Ｖで一定であるので無信号
時にもトランジスタＱ、 、 Ｑ２のエミッタ電流を流
すための゛抵抗器の両端には第２図（Ｂｌに示す点００
間電圧より略１．２Ｖ低い電圧変化が生じる。このため
、トランジスタＱ□、Ｑ２夫々のエミッタ電流ひいては
ベース電流にも第２図ＣＢ）に示す波形と略等しい波形
の電流変化（歪電流〕が生じる。このトランジスタＱ１
．Ｑ２夫々のベースとアース間のインピーダンスは抵抗
器に等しく、この抵抗器、の抵抗値は数にΩ〜数ＭΩと
比較的大きな値とされている。このため、上記トランジ
スタＱ□ｔ Ｑ２夫々のベース電流の電流変化（歪電流
）により抵抗Ｒ５に生ずる歪電圧（＝抵抗Ｒ８の抵抗値
Ｘベース電流の電流変化）は無視できないレベルとなる
。この歪電圧は第２図β）の波形から分るように入力信
号の２次高調波が主体となり、第１図示のプッシュプル
増幅回路の点■では、第３図に示す如く、負荷１０へ出
力される合成出力電圧波形Ｉにはスイッチング歪やクロ
スオーバー歪が無い代りに、上記の２次高調波を主体と
した歪■が略５％程度発生することが実験的に確かめら
れた。なお、第３図は入力信号周波数１ ｋＨｚ 、
８Ω負荷、１００Ｗ出力時の測定例を示す。
本発明は上記の問題点を解決したものであり、第４図頃
下と共にその１実施例につき説明する。
下と共にその１実施例につき説明する。
第４図は本発明回路の１実施例の回路系統図を示す。同
図中、第１図と同一部分には同一符号を付す。第４図中
、１は入力信号源、２は能動バイアス回路で、出力電流
変化検出部３，４と可変電圧発生回路５．７と固定′１
電圧生回路６とより構成されている。出力′電流変化検
出部３．４はカレントミラー回路と抵抗とダイオード（
又はダイオード接続されたトランジスタ）とが直列に接
続された構成とされており、ダーリントン接続されたＮ
Ｐ Ｎ出力段トランジスタＱ１．Ｑ３と、ダーリント
ン接続されたＰＮＰ出力段トランジスタＱ２． Ｑ４の
出カニミッタ電流変化を検出する。この出力電流変化検
出部３．４の出力する検出送流は、たとえば入力信号が
正波であるときは検出部３の検出電流は増加するが、検
出部４の検出電流はこの検出部４のカレントミラー回路
を流れる電流が零以下になり得ないため設定された一定
値を保つ。入力信号が負波の場合はこの逆の動作を行な
う。これら検出部３，４夫々の検出電流は可変電圧発生
回路５．７の夫々に供給される。可変電圧発生回路５，
７は上記の検出電流を電圧に変換し、出力段トランジス
タＱ、、Ｑ、とＱ２． Ｑ４のベース・バイアス電圧を
変化させて、入力信号が正波のときは出力段トランジス
タＱｘ ＝ Ｑ４のカットオフを防止し、負波のときは
出力段トランジスタＱ１．Ｑ３のカットオフを防止する
。また固定電圧発生回路６は足電流回路８，９の出力定
電流が供給される可変抵抗器等より構成されており、無
信号時の出力段トランジスタＱ、 、 Ｑ４のエミッタ
電流、すなわちアイドル電流を設定するためのバイアス
電圧を発生する。
図中、第１図と同一部分には同一符号を付す。第４図中
、１は入力信号源、２は能動バイアス回路で、出力電流
変化検出部３，４と可変電圧発生回路５．７と固定′１
電圧生回路６とより構成されている。出力′電流変化検
出部３．４はカレントミラー回路と抵抗とダイオード（
又はダイオード接続されたトランジスタ）とが直列に接
続された構成とされており、ダーリントン接続されたＮ
Ｐ Ｎ出力段トランジスタＱ１．Ｑ３と、ダーリント
ン接続されたＰＮＰ出力段トランジスタＱ２． Ｑ４の
出カニミッタ電流変化を検出する。この出力電流変化検
出部３．４の出力する検出送流は、たとえば入力信号が
正波であるときは検出部３の検出電流は増加するが、検
出部４の検出電流はこの検出部４のカレントミラー回路
を流れる電流が零以下になり得ないため設定された一定
値を保つ。入力信号が負波の場合はこの逆の動作を行な
う。これら検出部３，４夫々の検出電流は可変電圧発生
回路５．７の夫々に供給される。可変電圧発生回路５，
７は上記の検出電流を電圧に変換し、出力段トランジス
タＱ、、Ｑ、とＱ２． Ｑ４のベース・バイアス電圧を
変化させて、入力信号が正波のときは出力段トランジス
タＱｘ ＝ Ｑ４のカットオフを防止し、負波のときは
出力段トランジスタＱ１．Ｑ３のカットオフを防止する
。また固定電圧発生回路６は足電流回路８，９の出力定
電流が供給される可変抵抗器等より構成されており、無
信号時の出力段トランジスタＱ、 、 Ｑ４のエミッタ
電流、すなわちアイドル電流を設定するためのバイアス
電圧を発生する。
トランジスタＱ１． Ｑ２の各エミッタは定電流回路１
１を介して接続されており、また、トランジスタＱ３の
エミッタ抵抗Ｒ８とトランジスタＱ４のエミッタ抵抗Ｒ
４とは夫々共通に負荷１０の一端に接続されている。こ
の第４図示の回路において、能動バイアス回ｌ！８２に
より点■■間゛醒圧が第２図（Ｂ）に示す如く変化して
も、トランジスタＱ１．Ｑ。
１を介して接続されており、また、トランジスタＱ３の
エミッタ抵抗Ｒ８とトランジスタＱ４のエミッタ抵抗Ｒ
４とは夫々共通に負荷１０の一端に接続されている。こ
の第４図示の回路において、能動バイアス回ｌ！８２に
より点■■間゛醒圧が第２図（Ｂ）に示す如く変化して
も、トランジスタＱ１．Ｑ。
夫々のエミッタ電流は定電流回路１１により一定とされ
ており、従ってトランジスタＱ１． Ｑ２のベース電流
の電流変化（全電流）はなくなり、このベース電流の電
流変化により抵抗Ｒ８に歪電圧が発生することはない。
ており、従ってトランジスタＱ１． Ｑ２のベース電流
の電流変化（全電流）はなくなり、このベース電流の電
流変化により抵抗Ｒ８に歪電圧が発生することはない。
なお、トランジスタＱ３ ＋Ｑ４のベース電流が変化す
ることによりトランジスタＱ１． Ｑ２のエミッタ直流
が多少変化するが、これは上記の全電流に比べると極め
て小さく無視できるものである。
ることによりトランジスタＱ１． Ｑ２のエミッタ直流
が多少変化するが、これは上記の全電流に比べると極め
て小さく無視できるものである。
この定電流回路１１としてはたとえば第５図に示す叩く
、抵抗Ｒ５と電界効果トランジスタＱ、とにより簡単に
構成し得る。この第５図示の端子１２゜１３夫々は第４
図示のトランジスタＱ１． Ｑ、２の各エミッタに接続
される端子である。
、抵抗Ｒ５と電界効果トランジスタＱ、とにより簡単に
構成し得る。この第５図示の端子１２゜１３夫々は第４
図示のトランジスタＱ１． Ｑ、２の各エミッタに接続
される端子である。
第６図は本実施例の入力信号１ ｋＨｚ 、 ８Ω負荷
に対してｉｏｏ ｗ出力時の点■での出力電圧波形■と
その歪■とを夫々示し、その歪は０．５０％であること
が実験により確かめられた。すなわち、本賽施例の歪は
、第１図に示した本出願人の提案になるプッシュプル増
幅回路の歪Ｉζ比し、略１／１０に改善された。
に対してｉｏｏ ｗ出力時の点■での出力電圧波形■と
その歪■とを夫々示し、その歪は０．５０％であること
が実験により確かめられた。すなわち、本賽施例の歪は
、第１図に示した本出願人の提案になるプッシュプル増
幅回路の歪Ｉζ比し、略１／１０に改善された。
なお、能動バイアス回路２は本出願人の提案になる能動
バイアス回路に限らず、その他公知の他の能動バイアス
回路でも良い。
バイアス回路に限らず、その他公知の他の能動バイアス
回路でも良い。
なお、上記実施例は２段のシングル・エンディト・°プ
ッシュプル回路であるが、これがたとえば３段の場合、
初段のＮＰＮ出力段トランジスタき初段のＰＮＰ出力段
トランジスタの各エミッタ間を定電流回路で接続すると
共に、第２段のＮＰＮ出力段トランジスタと第２段のＰ
ＮＰ出力段トランジスタの各エミッタ間を定電流回路で
接続しても良い。
ッシュプル回路であるが、これがたとえば３段の場合、
初段のＮＰＮ出力段トランジスタき初段のＰＮＰ出力段
トランジスタの各エミッタ間を定電流回路で接続すると
共に、第２段のＮＰＮ出力段トランジスタと第２段のＰ
ＮＰ出力段トランジスタの各エミッタ間を定電流回路で
接続しても良い。
上述の如く、本発明になるプッシュプル増ＩＩ＆回路は
、出力回路がダーリントン接続された複数個のＮＰＮ出
力段トランジスタと複数個のＰＮＰ出力段トランジスタ
とからなり、出力信号レベルに応じて該ＮＰＮ出力段ト
ランジスタとＰＮＰ出力段トランジスタのバイアス電圧
を変化させる能動バイアス方式のシングル・エンデッド
・プッシュプルツタ間を定電流回路を介して接続してな
るため、惟めで簡単な構成により低コストで能動バイア
ス方式特有の２次高調波を主体とした高調波歪を大幅に
低減することができ、例えば本出願人の先の提案になる
プッシュプル増幅回路の略１／１０と大幅に低減するこ
とができ、従って高品質オーディオ用のパワーアンプに
適用して特に好適である等の特長を有するものである。
、出力回路がダーリントン接続された複数個のＮＰＮ出
力段トランジスタと複数個のＰＮＰ出力段トランジスタ
とからなり、出力信号レベルに応じて該ＮＰＮ出力段ト
ランジスタとＰＮＰ出力段トランジスタのバイアス電圧
を変化させる能動バイアス方式のシングル・エンデッド
・プッシュプルツタ間を定電流回路を介して接続してな
るため、惟めで簡単な構成により低コストで能動バイア
ス方式特有の２次高調波を主体とした高調波歪を大幅に
低減することができ、例えば本出願人の先の提案になる
プッシュプル増幅回路の略１／１０と大幅に低減するこ
とができ、従って高品質オーディオ用のパワーアンプに
適用して特に好適である等の特長を有するものである。
【図面の簡単な説明】
第１図は本出願人が先に提案したプッシュプル増幅回路
の１例を示す回路系統図、第２図四、（Ｂ）は第１図示
の回路各部の信号波形図、第３図は第１図示の回路の出
力電圧波形と歪とを示す図、第４図は本発明回路の１実
施例の回路系統図、第５図は第４図示の回路の要部の１
実施例の回路図、第６図は第４図示の回路の出力電圧波
形と歪とを示す図である。 １・拳・入力信号源、２・・・能動バイアス回路、８．
９，１１・・・定電流回路、１０・・・負荷、Ｑｌ、
Ｑ３・・・ＮＰＮ出力段トランジスタ、Ｑ２゜Ｑ４・・
・ＰＮＰ出力段トランジスタ、Ｑ、０・電界効果トラン
ジスタ、Ｒ８−Ｒ６―・・抵抗。 第１図 第２図 第４図 第５図 第６図 ３４
の１例を示す回路系統図、第２図四、（Ｂ）は第１図示
の回路各部の信号波形図、第３図は第１図示の回路の出
力電圧波形と歪とを示す図、第４図は本発明回路の１実
施例の回路系統図、第５図は第４図示の回路の要部の１
実施例の回路図、第６図は第４図示の回路の出力電圧波
形と歪とを示す図である。 １・拳・入力信号源、２・・・能動バイアス回路、８．
９，１１・・・定電流回路、１０・・・負荷、Ｑｌ、
Ｑ３・・・ＮＰＮ出力段トランジスタ、Ｑ２゜Ｑ４・・
・ＰＮＰ出力段トランジスタ、Ｑ、０・電界効果トラン
ジスタ、Ｒ８−Ｒ６―・・抵抗。 第１図 第２図 第４図 第５図 第６図 ３４
Claims (1)
- 出力回路がダーリントン接続された複数個のＮＰＮ出力
段トランジスタと複数個のＰＮＰ出力段トランジスタと
からなり、出力信号レベルに応じて該ＮＰＮ出力段トラ
ンジスタとＰＮＰ出力段トランジスタのバイアス電圧を
変化させる能動バイアス方式のシングル・エンデッド・
プッシュプル増り間を定電流回路を介して接続してなる
ことを峙徴とするプッシュプル増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066182A JPS58187007A (ja) | 1982-04-27 | 1982-04-27 | プツシユプル増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066182A JPS58187007A (ja) | 1982-04-27 | 1982-04-27 | プツシユプル増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58187007A true JPS58187007A (ja) | 1983-11-01 |
Family
ID=13438061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7066182A Pending JPS58187007A (ja) | 1982-04-27 | 1982-04-27 | プツシユプル増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58187007A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468360B1 (ko) * | 2002-07-25 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 수신 장치의 선형성 개선을 위한 하모닉 회로 |
| EP3490142A1 (en) * | 2017-11-24 | 2019-05-29 | MediaTek Inc. | Amplifier circuit having controllable output stage |
-
1982
- 1982-04-27 JP JP7066182A patent/JPS58187007A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468360B1 (ko) * | 2002-07-25 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 수신 장치의 선형성 개선을 위한 하모닉 회로 |
| EP3490142A1 (en) * | 2017-11-24 | 2019-05-29 | MediaTek Inc. | Amplifier circuit having controllable output stage |
| US10555269B2 (en) | 2017-11-24 | 2020-02-04 | Mediatek Inc. | Amplifier circuit having controllable output stage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3537023A (en) | Class b transistor power amplifier | |
| US5491437A (en) | Amplifier circuit and method | |
| JPH11340785A (ja) | 能動低域通過フィルタ | |
| US3914704A (en) | Feedback amplifier | |
| JPH10513316A (ja) | 増幅器 | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US4057743A (en) | Current sensing circuit | |
| US4599578A (en) | Protection circuit | |
| US5029299A (en) | Power amplifier with current limiting means | |
| JPS58187007A (ja) | プツシユプル増幅回路 | |
| EP0156410A1 (en) | Amplifier arrangement | |
| US5057790A (en) | High efficiency class A amplifier | |
| US3434066A (en) | Low-distortion bias-controlled transistor amplifier | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JP2969289B2 (ja) | 電力増幅器及びそれを作動させる方法 | |
| JPH06291559A (ja) | 電力増幅器 | |
| JPS6223136Y2 (ja) | ||
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPS6223133Y2 (ja) | ||
| JPS5883408A (ja) | プツシユプル増幅回路の歪低源回路 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS6362124B2 (ja) | ||
| JPH01213008A (ja) | 増幅回路 | |
| JPS6244574Y2 (ja) |