JPS6035845B2 - ミュ−ティング増幅器 - Google Patents
ミュ−ティング増幅器Info
- Publication number
- JPS6035845B2 JPS6035845B2 JP55122619A JP12261980A JPS6035845B2 JP S6035845 B2 JPS6035845 B2 JP S6035845B2 JP 55122619 A JP55122619 A JP 55122619A JP 12261980 A JP12261980 A JP 12261980A JP S6035845 B2 JPS6035845 B2 JP S6035845B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- stage
- differential input
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅能力をもち、かつ制御信号によつて増幅
度を零にすることができ、かつ、このときに出力に直流
変動いわゆるクリック音を出さず、また、電源のＯＮ、
ＯＦＦの途中にもクリツク音の発生を防止できるミュー
ティング増幅器に関し、とくにＩＣ化に通したミューテ
イング増幅器に関する。
度を零にすることができ、かつ、このときに出力に直流
変動いわゆるクリック音を出さず、また、電源のＯＮ、
ＯＦＦの途中にもクリツク音の発生を防止できるミュー
ティング増幅器に関し、とくにＩＣ化に通したミューテ
イング増幅器に関する。
オーディオ機器、たとえば、ラジオ、ステレオ、録音機
などでは、各種スイッチを操作したり、電源をＯＮ、Ｏ
ＦＦする際に、クリツク音が出ないことが望まれている
。
などでは、各種スイッチを操作したり、電源をＯＮ、Ｏ
ＦＦする際に、クリツク音が出ないことが望まれている
。
このために、各種のミューティング方式が提案され、か
つ実用に供されているが、若干のクリック音が発生する
ものや、リレーのごとく大型のものが多い。近年集積回
路（ＩＣ）の採用が盛んになるにしたがい、ＩＣ化でき
るミューティング回路の必要性が高まってきた。本発明
は、このような背景の下に、電源のＯＮ、ＯＦＦ時にク
リツク音を出さず、動作時にも完全にクリック音を防止
するようにしたミューティング増幅器を提供するもので
ある。
つ実用に供されているが、若干のクリック音が発生する
ものや、リレーのごとく大型のものが多い。近年集積回
路（ＩＣ）の採用が盛んになるにしたがい、ＩＣ化でき
るミューティング回路の必要性が高まってきた。本発明
は、このような背景の下に、電源のＯＮ、ＯＦＦ時にク
リツク音を出さず、動作時にも完全にクリック音を防止
するようにしたミューティング増幅器を提供するもので
ある。
第１図は本発明の原理を示す図である。
１は第１のカレントミラーで、トランジスタＱ１，Ｑ２
、抵抗Ｒ１，Ｒ２より成る。
、抵抗Ｒ１，Ｒ２より成る。
トランジスタＱ３，Ｑ４は差動増幅段を構成し、トラン
ジスタＱ２のコレクタ電流をェミツタバィアス電流とす
る。２は第２のカレントミラーでトランジスタＱ５，Ｑ
６、抵抗Ｒ３，Ｒ４より成り、トランジスタＱ３のコレ
クタ電流を入力とする。
ジスタＱ２のコレクタ電流をェミツタバィアス電流とす
る。２は第２のカレントミラーでトランジスタＱ５，Ｑ
６、抵抗Ｒ３，Ｒ４より成り、トランジスタＱ３のコレ
クタ電流を入力とする。
３は第３のカレントミラーでトランジスタＱ７，Ｑ８、
抵抗Ｒ５，Ｒ６より成り、トランジスタＱ６のコレクタ
電流を入力とする。
抵抗Ｒ５，Ｒ６より成り、トランジスタＱ６のコレクタ
電流を入力とする。
４は第４のカレントミラーでトランジスタＱ９，ＱＩ０
、抵抗Ｒ７，Ｒ８より成り、トランジスタＱ４のコレク
タ電流を入力電流とする。
、抵抗Ｒ７，Ｒ８より成り、トランジスタＱ４のコレク
タ電流を入力電流とする。
ＱＩ１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｒ９，ＲＩ
０，ＲＩ１，Ｒ１２は、Ｂ級プッシュプルの出力段であ
る。このうちトランジスタＱＩ１，Ｑ１２，Ｒ９はバイ
アス電圧回路である。トランジスタＱ１３は正側の出力
トランジスタ、Ｑ１４とＱ１５はダーリントン接続され
た負側の出力トランジスタである。ＲＩ０，ＲＩＩは出
力トランジスタの保護用の４・抵抗である。出力端子７
とトランジスタＱ３のベースの間には、帰還用の抵抗Ｒ
１・６が、またトランジスタＱ３のベースと接地間には
抵抗Ｒ１５が接続されている。トランジスタＱ４のベー
スは入力端子６に薮続され、かつＲ１４を介して接地さ
れている。出力端子７と接地間にはＲ１３が接続されて
いる。本実施例は、十Ｖｃｃと−Ｖｃｃ（ボルト）の電
圧で動作するものとする。カレントミラー１のトランジ
スタＱＩには抵抗Ｒ１７が接続され、その他端は制御端
子５に接続されている。制御端子５には、第１図中に示
すようにＶｃｃまたは、Ｖｃｃより低い電圧Ｖ。Ｎのい
ずれかが印加される。上記構成において、電圧ＶｏＮが
印加されると、２１＾がトランジスタＱＩに流れ、これ
と等しい電流が差動入力段のェミッタバィアスとなる。
０，ＲＩ１，Ｒ１２は、Ｂ級プッシュプルの出力段であ
る。このうちトランジスタＱＩ１，Ｑ１２，Ｒ９はバイ
アス電圧回路である。トランジスタＱ１３は正側の出力
トランジスタ、Ｑ１４とＱ１５はダーリントン接続され
た負側の出力トランジスタである。ＲＩ０，ＲＩＩは出
力トランジスタの保護用の４・抵抗である。出力端子７
とトランジスタＱ３のベースの間には、帰還用の抵抗Ｒ
１・６が、またトランジスタＱ３のベースと接地間には
抵抗Ｒ１５が接続されている。トランジスタＱ４のベー
スは入力端子６に薮続され、かつＲ１４を介して接地さ
れている。出力端子７と接地間にはＲ１３が接続されて
いる。本実施例は、十Ｖｃｃと−Ｖｃｃ（ボルト）の電
圧で動作するものとする。カレントミラー１のトランジ
スタＱＩには抵抗Ｒ１７が接続され、その他端は制御端
子５に接続されている。制御端子５には、第１図中に示
すようにＶｃｃまたは、Ｖｃｃより低い電圧Ｖ。Ｎのい
ずれかが印加される。上記構成において、電圧ＶｏＮが
印加されると、２１＾がトランジスタＱＩに流れ、これ
と等しい電流が差動入力段のェミッタバィアスとなる。
入力電圧Ｖ，ＮがＯＶのとき、トランジスタＱ３とＱ４
には、それぞれ１＾が流れる。カレントミラー２，３，
４のミラー係数が１の場合、カレントミラーの入力電流
と出力電流が等しいから、トランジスタＱ５，Ｑ６，Ｑ
７，Ｑ８，Ｑ９，ＱＩＯコレクタ電流は等しくなり、バ
イアス電圧回路のトランジスタＱＩ１，Ｑ１２には１＾
が流れ、バイアス電圧が発生し、出力トランジスタは能
動状態となる。一方、入力電圧ＶＩＮが入力端子６１こ
加わると、トランジスタＱ３とＱ４のコレクタ電流がア
ンバランスとなり、結局トランジスタＱ８とＱＩＯのコ
レクタ電流がアンバランスになる。
には、それぞれ１＾が流れる。カレントミラー２，３，
４のミラー係数が１の場合、カレントミラーの入力電流
と出力電流が等しいから、トランジスタＱ５，Ｑ６，Ｑ
７，Ｑ８，Ｑ９，ＱＩＯコレクタ電流は等しくなり、バ
イアス電圧回路のトランジスタＱＩ１，Ｑ１２には１＾
が流れ、バイアス電圧が発生し、出力トランジスタは能
動状態となる。一方、入力電圧ＶＩＮが入力端子６１こ
加わると、トランジスタＱ３とＱ４のコレクタ電流がア
ンバランスとなり、結局トランジスタＱ８とＱＩＯのコ
レクタ電流がアンバランスになる。
アンバランス電流は出力トランジスタＱ１３またはＱ１
４のベース電流となって、出力段をドライブするから、
オープンループ利得は、非常に高くなる。閉ループ利得
は、抵抗Ｒ１６の帰還によって、（Ｒ１５十Ｒ１６）／
Ｒ１５になる。ここで、制御端子５の制御電圧がＶｃｃ
になると、トランジスタＱ１，Ｑ２はＯＦＦになり、差
動入力段のバイアス電流が零になる。
４のベース電流となって、出力段をドライブするから、
オープンループ利得は、非常に高くなる。閉ループ利得
は、抵抗Ｒ１６の帰還によって、（Ｒ１５十Ｒ１６）／
Ｒ１５になる。ここで、制御端子５の制御電圧がＶｃｃ
になると、トランジスタＱ１，Ｑ２はＯＦＦになり、差
動入力段のバイアス電流が零になる。
したがって、トランジスタＱ３〜Ｑ１５はすべて、それ
らのベース電流が零となり、したがってＯＦＦになる。
この状態では、増幅機能は失なわれ、入力電圧Ｖ，Ｎは
、出力端子７に伝達されず、出力端子７は、Ｒ１３，Ｒ
１６，Ｒ１５を介して接地されている状態になる。入力
端子６と出力端子の間には、ＯＦＦになった二トランジ
スタが数多く介在するから、入力電圧Ｖ，Ｎの出力端子
７へのもれ（フィードスルー）は非常に少ない。制御電
圧がＶｃｃでもＶ。
らのベース電流が零となり、したがってＯＦＦになる。
この状態では、増幅機能は失なわれ、入力電圧Ｖ，Ｎは
、出力端子７に伝達されず、出力端子７は、Ｒ１３，Ｒ
１６，Ｒ１５を介して接地されている状態になる。入力
端子６と出力端子の間には、ＯＦＦになった二トランジ
スタが数多く介在するから、入力電圧Ｖ，Ｎの出力端子
７へのもれ（フィードスルー）は非常に少ない。制御電
圧がＶｃｃでもＶ。
Ｎでも、入力電圧Ｖ…：０の状態では、出力電圧ＶｏＵ
Ｔは、ＯＶである。制御電圧がＶｏＮからＶｃｃに徐々
に変化する過程での出力電圧ＶｏＵＴの変化は非常は小
さく、実質上０ボルトにできる。このためには、トラン
ジスタＱ８とＱＩＯのコレクタ電流が、常にバランスし
ていることと、トランジスタＱＩＩとＱ１３、およびＱ
１２とＱ１４の特性が良くバランスしていることが好ま
しい。そして上記特性のバランスは集積回路では容易に
実現できる。以上が本発明の原理であるが、本発明はこ
のようなミューテイング増幅器において、複数の入力が
選択功換できるようにしたものである。
Ｔは、ＯＶである。制御電圧がＶｏＮからＶｃｃに徐々
に変化する過程での出力電圧ＶｏＵＴの変化は非常は小
さく、実質上０ボルトにできる。このためには、トラン
ジスタＱ８とＱＩＯのコレクタ電流が、常にバランスし
ていることと、トランジスタＱＩＩとＱ１３、およびＱ
１２とＱ１４の特性が良くバランスしていることが好ま
しい。そして上記特性のバランスは集積回路では容易に
実現できる。以上が本発明の原理であるが、本発明はこ
のようなミューテイング増幅器において、複数の入力が
選択功換できるようにしたものである。
以下本発明の一実施例について第２図とともに説明する
。
。
第２図において第１図と同一機能の部分には同一符号を
付して説明を省略し、第１図との変更点に着目して説明
する。第１図に対して新たに付け加えられたものは、切
検用差動段を構成するトランジスタＱ１８，ＱＩ９と、
トランジスタＱＩ９のバイアス回路Ｒ２０，Ｒ２１と、
切換制御端子８と、第２の差動入力段を構成するトラン
ジスタＱ１６，Ｑ１７と、第２の入力端子９である。
付して説明を省略し、第１図との変更点に着目して説明
する。第１図に対して新たに付け加えられたものは、切
検用差動段を構成するトランジスタＱ１８，ＱＩ９と、
トランジスタＱＩ９のバイアス回路Ｒ２０，Ｒ２１と、
切換制御端子８と、第２の差動入力段を構成するトラン
ジスタＱ１６，Ｑ１７と、第２の入力端子９である。
カレントミラー１の出力電流は、切換用差動段の共通バ
イアス電流いいかえるとトランジスタＱ１８とＱＩ９の
エミツタ電流となる。第１および第２の差動入力段のト
ランジスタＱ３，Ｑ４およびＱ１６，Ｑ１７のエミッタ
電流は、トランジスタＱ１８，ＱＩ９のコレクタより、
それぞれ供給される。第２の差動入力段の出力電流すな
わちＱ１６とＱ１７のコレクタ電流は、それぞれ、カレ
ントミラー２と４とに入力される。出力端子７の出力電
圧は、第１の差動入力段と共に第２の差動入力段のトラ
ンジスタＱ１６へも、抵抗Ｒ１６を介して帰還される。
切換用差動段のトランジスタＱＩ９のベース電圧ＶＢよ
り、切換制御端子８のベース電圧Ｖｓｗが低いと、トラ
ンジスタＱ１８がＯＮ、トランジスタＱＩ９がＯＦＦに
なり、トランジスタＱ２のコレクタ電流は第１の差動入
力段に流れ込む。このときは、第１図の場合と同様の動
作となり、入力端子６のＶＩＮが増幅される。このとき
第２の差動入力段のトランジスタＱ１６とＱ１７は共に
ＯＦＦとなり、入力電圧Ｖ…′はミュートされる。ベー
ス電圧ＶｓｗがＶＢより高いと、トランジスタＱ１８が
ＣＦＦ、トランジスタＱＩ９がＯＮ‘こなり、第１の差
動入力段はＯＦＦ、第２の差動入力段は能動状態となる
から、入力端子９の入力電圧Ｖ…′が増幅され、入力電
圧ＶＩＮはミュートされる。つぎに、第１のカレントミ
ラー１の入力電流を零にすれば、第１、第２両方の差動
入力段のェミッタ電流が零になり、この増幅器は完全に
ミューテイングがかかる。
イアス電流いいかえるとトランジスタＱ１８とＱＩ９の
エミツタ電流となる。第１および第２の差動入力段のト
ランジスタＱ３，Ｑ４およびＱ１６，Ｑ１７のエミッタ
電流は、トランジスタＱ１８，ＱＩ９のコレクタより、
それぞれ供給される。第２の差動入力段の出力電流すな
わちＱ１６とＱ１７のコレクタ電流は、それぞれ、カレ
ントミラー２と４とに入力される。出力端子７の出力電
圧は、第１の差動入力段と共に第２の差動入力段のトラ
ンジスタＱ１６へも、抵抗Ｒ１６を介して帰還される。
切換用差動段のトランジスタＱＩ９のベース電圧ＶＢよ
り、切換制御端子８のベース電圧Ｖｓｗが低いと、トラ
ンジスタＱ１８がＯＮ、トランジスタＱＩ９がＯＦＦに
なり、トランジスタＱ２のコレクタ電流は第１の差動入
力段に流れ込む。このときは、第１図の場合と同様の動
作となり、入力端子６のＶＩＮが増幅される。このとき
第２の差動入力段のトランジスタＱ１６とＱ１７は共に
ＯＦＦとなり、入力電圧Ｖ…′はミュートされる。ベー
ス電圧ＶｓｗがＶＢより高いと、トランジスタＱ１８が
ＣＦＦ、トランジスタＱＩ９がＯＮ‘こなり、第１の差
動入力段はＯＦＦ、第２の差動入力段は能動状態となる
から、入力端子９の入力電圧Ｖ…′が増幅され、入力電
圧ＶＩＮはミュートされる。つぎに、第１のカレントミ
ラー１の入力電流を零にすれば、第１、第２両方の差動
入力段のェミッタ電流が零になり、この増幅器は完全に
ミューテイングがかかる。
第２図では、帰還抵抗Ｒ１６とバイアス抵抗Ｒ１５を両
差動入力段で共通にしたが、それぞれ別々の抵抗で独立
に帰還すれば、電圧利得を入力電圧ＶＩＮとＶＩＮ′に
対して、独立に設定することができる。
差動入力段で共通にしたが、それぞれ別々の抵抗で独立
に帰還すれば、電圧利得を入力電圧ＶＩＮとＶＩＮ′に
対して、独立に設定することができる。
なおカレントミラー２，３，４のミラー係数は、動作電
流の広い範囲で安定していることが好ましい。
流の広い範囲で安定していることが好ましい。
カレントミラー２，３，４のミラー係数をそれぞれＧＭ
２，ＧＭ３，ＧＭ４とするとき、ＧＭ２×ＧＭ３＝ＧＭ
４ 【１）が常に満足されるなら、カ
レントミラー３と４の出力電流はバランスする。このた
めには、トランジスタのｈＦＥが高いことが好ましいが
、実際には有限の値をとるため、｛１｝式からずれる。
このずれを防止するためには、第３図〜第５図に示すよ
うな改良されたカレントミラーを用いればよい。第３図
は、トランジスタＱＩＯＯとＱＩＯＩのベース電流をＱ
Ｉ０２に流すことにより、ミラー係数を１に近づけたカ
レントミラーである。第４図は、公知のウィルソン型カ
レントミラーである。第５図は、第４図のトランジスタ
ＱＩ０４をダーリントン化することにより、トランジス
タのアーリー効果の悪影響を除いたカレントミラーであ
る。第２図の出力段における抵抗Ｒ１２は、トランジス
タＱ１２とＱ１４の動作電流を近づけるために挿入して
いる。
２，ＧＭ３，ＧＭ４とするとき、ＧＭ２×ＧＭ３＝ＧＭ
４ 【１）が常に満足されるなら、カ
レントミラー３と４の出力電流はバランスする。このた
めには、トランジスタのｈＦＥが高いことが好ましいが
、実際には有限の値をとるため、｛１｝式からずれる。
このずれを防止するためには、第３図〜第５図に示すよ
うな改良されたカレントミラーを用いればよい。第３図
は、トランジスタＱＩＯＯとＱＩＯＩのベース電流をＱ
Ｉ０２に流すことにより、ミラー係数を１に近づけたカ
レントミラーである。第４図は、公知のウィルソン型カ
レントミラーである。第５図は、第４図のトランジスタ
ＱＩ０４をダーリントン化することにより、トランジス
タのアーリー効果の悪影響を除いたカレントミラーであ
る。第２図の出力段における抵抗Ｒ１２は、トランジス
タＱ１２とＱ１４の動作電流を近づけるために挿入して
いる。
これに代えて第６図のように、トランジスタＱ１４のコ
レクタ電流を、トランジスタＱ２００より供給するよう
にすれば、トランジスタＱＩＯとＱ２００のコレクタ電
流が等しいから、トランジスタＱ１２とＱ１４のェミッ
タ電流は、その動作範囲の広い領域にわたってバランス
し、クリツク音の減少に寄与する。出力段の出力電流を
多くとる必要がある場合には、トランジスタＱ１３，Ｑ
１４，Ｑ１５などを並列接続にするか、トランジスタ面
積を大きくすればよい。
レクタ電流を、トランジスタＱ２００より供給するよう
にすれば、トランジスタＱＩＯとＱ２００のコレクタ電
流が等しいから、トランジスタＱ１２とＱ１４のェミッ
タ電流は、その動作範囲の広い領域にわたってバランス
し、クリツク音の減少に寄与する。出力段の出力電流を
多くとる必要がある場合には、トランジスタＱ１３，Ｑ
１４，Ｑ１５などを並列接続にするか、トランジスタ面
積を大きくすればよい。
バイアス電圧回路の電流を大きくしたい場合には、カレ
ントミラー３と４のミラー係数ＧＭ３とＧＭ４を１より
大きくしてもよい。トランジスタＱ８とＱＩＯを並列に
設けるか、マルチヱミツタ化してカレントミラー３と４
の出力を複数設け、それぞれに対し、第２図のＢ級プッ
シュプル出力段の如き出力段を接続して、それぞれの出
力端子よりトランジスタＱ３に負帰還するようにすれば
、単一入力、複数出力の増幅器をつくることができる。
このようにすると、共通のミューティングをカレントミ
ラー１の制御によってかけることが可能になる。しかも
、構成は簡単になる。なお第２図において切換差動段を
さらに増加させれば、３入力以上の切換えも可能になる
ことは云うまでもない。
ントミラー３と４のミラー係数ＧＭ３とＧＭ４を１より
大きくしてもよい。トランジスタＱ８とＱＩＯを並列に
設けるか、マルチヱミツタ化してカレントミラー３と４
の出力を複数設け、それぞれに対し、第２図のＢ級プッ
シュプル出力段の如き出力段を接続して、それぞれの出
力端子よりトランジスタＱ３に負帰還するようにすれば
、単一入力、複数出力の増幅器をつくることができる。
このようにすると、共通のミューティングをカレントミ
ラー１の制御によってかけることが可能になる。しかも
、構成は簡単になる。なお第２図において切換差動段を
さらに増加させれば、３入力以上の切換えも可能になる
ことは云うまでもない。
また第２図のミューティング増幅器において、帰還量が
多いと発振を起すおそれがあるが、この場合には、適当
な箇所、たとえば、トランジスタＱＩ０，Ｑ８のコレク
タ、ベース間に微少キャパシタを接続することにより防
止できる。
多いと発振を起すおそれがあるが、この場合には、適当
な箇所、たとえば、トランジスタＱＩ０，Ｑ８のコレク
タ、ベース間に微少キャパシタを接続することにより防
止できる。
以上説明したように、本発明は、入力差動段の出力電流
をカレントミラーにより出力段の駆動点まで移動させ、
上記入力差動段のバイアス電流を変化させることにより
、ミューティング状態をつくり出すようにしたものであ
るから、電源印加時には、トランジスタのバランスをう
まく利用して、クリックの発生を防止することができる
。
をカレントミラーにより出力段の駆動点まで移動させ、
上記入力差動段のバイアス電流を変化させることにより
、ミューティング状態をつくり出すようにしたものであ
るから、電源印加時には、トランジスタのバランスをう
まく利用して、クリックの発生を防止することができる
。
また、制御端子の制御電流を零にしておけば、電源十Ｖ
ｃｃと−Ｖｃｃがどのような立上り、立下りを行なって
も、出力電圧ＶｏＵＴは０ボルトのままにすることがで
きる。また、増幅動作時には、負帰還がかかるから、少
ない消費電流でも、クロスオーバひずみなどのひずみを
減らすことができ、しかも、集積回路において、これら
の特徴を最大に発揮させることができる。また本発明に
よれば、上述のようなミューティング増幅器にもうひと
つの差動入力段を付加するとともに２つの差動増幅段を
功換える切換用差動段を付加することによって、複数の
入力を選択切換することができる。
ｃｃと−Ｖｃｃがどのような立上り、立下りを行なって
も、出力電圧ＶｏＵＴは０ボルトのままにすることがで
きる。また、増幅動作時には、負帰還がかかるから、少
ない消費電流でも、クロスオーバひずみなどのひずみを
減らすことができ、しかも、集積回路において、これら
の特徴を最大に発揮させることができる。また本発明に
よれば、上述のようなミューティング増幅器にもうひと
つの差動入力段を付加するとともに２つの差動増幅段を
功換える切換用差動段を付加することによって、複数の
入力を選択切換することができる。
第１図は本発明の原理を説明するための回路図、第２図
は本発明の一実施例の回路図、第３図〜第５図は本発明
に使用し得るカレントミラーの回路図、第６図は出力段
の一部分の他の実施例の回路図である。 １〜４……第１〜第４のカレントミラー、５…・・・制
御端子、６，９・・・・・・入力端子、７・…・・出力
端子、Ｑ３，Ｑ４およびＱ１６，Ｑ１７・・・・・・差
動入力段、ＱＩＩ〜Ｑ１５・…・・Ｂ級プッシュプル出
力段、Ｒ１６・・・・・・帰還抵抗、Ｑ１８，ＱＩ９・
・・・・・切襖用差動段。 第１図 第２図 第３図 第４図 第５図 第６図
は本発明の一実施例の回路図、第３図〜第５図は本発明
に使用し得るカレントミラーの回路図、第６図は出力段
の一部分の他の実施例の回路図である。 １〜４……第１〜第４のカレントミラー、５…・・・制
御端子、６，９・・・・・・入力端子、７・…・・出力
端子、Ｑ３，Ｑ４およびＱ１６，Ｑ１７・・・・・・差
動入力段、ＱＩＩ〜Ｑ１５・…・・Ｂ級プッシュプル出
力段、Ｒ１６・・・・・・帰還抵抗、Ｑ１８，ＱＩ９・
・・・・・切襖用差動段。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １ 第１、第２、第３および第４のカレントミラーと、
切換用差動段と、第１、第２の差動入力段と、出力段と
を備え、上記第１のカレントミラーに所定の電流を加え
てその出力電流を上記切換用差動段の共通バイアス電流
として供給し、上記切換用差動段の２つの出力電流の一
方を上記第１の差動入力段に、他方を第２の差動入力段
に、それぞれ共通バイアス電流として供給し、上記第１
と第２の差動入力段のもつ、それぞれ２つの出力のうち
、一方を第２のカレントミラーに、他方を第４のカレン
トミラーにそれぞれ供給し、第２のカレントミラーの出
力電流を第３のカレントミラーに供給し、上記第３と第
４のカレントミラーの出力を上記出力段に供給し、上記
出力段の出力電圧を上記第１と第２の差動入力段に負帰
還して所定の増幅利得を設定し、上記切換用差動段に切
換制御信号を加えて、上記第１のカレントミラーの出力
電流を、上記第１の差動入力段と第２の差動入力段の一
方に選択的に流して一方の差動入力段を能動状態にし、
他方を遮断状態にして、上記２つの差動入力段の入力端
子に加えられた入力信号の一方を選択的に増幅し、上記
第１のカレントミラーに加えた所定の電流を零にするこ
とにより、上記差動入力段の両方を遮断状態にして、ミ
ユーテイング状態にするようにしたことを特徴とするミ
ユーテイング増幅器。 ２ 特許請求の範囲第１項において、出力段が、Ｂ級出
力段であることを特徴とするミユーテイング増幅器。 ３ 特許請求の範囲第２項において、第２、第３、第４
のカレントミラーが、出力段を駆動するバイアス電流を
出力すべく、所定のミラー係数を有するカレントミラー
であることを特徴とするミユーテイング増幅器。 ４ 特許請求の範囲第２項において、Ｂ級出力段が、バ
イアス回路と出力トランジスタ群とより成り、上記バイ
アス回路の動作電流と、上記出力トランジスタ群の動作
電流とが、バイアス電流の全範囲において対応するよう
にして、出力オフセツト電圧の発生を防止したことを特
徴とするミユーテイング増幅器。 ５ 特許請求の範囲第２項において、Ｂ級出力段が、コ
ンプレメンタリーＢ級出力段であることを特徴とするミ
ユーテイング増幅器。 ６ 特許請求の範囲第５項において、コンプレメンタリ
ーＢ級出力段のＰＮＰ側を、ＰＮＰトランジスタとＮＰ
Ｎトランジスタのダーリントン接続とし、上記ＰＮＰト
ランジスタのコレクタ電流が、第１のカレントミラーの
入力電流に応じて可変されるようしたことを特徴とする
ミユーテイング増幅器。 ７ 特許請求の範囲第６項において、ＰＮＰトランジス
タのコレクタ電流が、第４のカレントミラーの出力電流
に応じて可変されるようにしたことを特徴とするミユー
テイング増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55122619A JPS6035845B2 (ja) | 1980-09-03 | 1980-09-03 | ミュ−ティング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55122619A JPS6035845B2 (ja) | 1980-09-03 | 1980-09-03 | ミュ−ティング増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5746508A JPS5746508A (en) | 1982-03-17 |
| JPS6035845B2 true JPS6035845B2 (ja) | 1985-08-16 |
Family
ID=14840436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55122619A Expired JPS6035845B2 (ja) | 1980-09-03 | 1980-09-03 | ミュ−ティング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035845B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57129005A (en) * | 1981-02-04 | 1982-08-10 | Hitachi Ltd | Muting circuit |
| NL8403819A (nl) * | 1984-12-17 | 1986-07-16 | Philips Nv | Schakelinrichting voor het onderdrukken van een signaal. |
| US4799026A (en) * | 1987-09-16 | 1989-01-17 | The Grass Valley Group, Inc. | Multifunction amplifier |
-
1980
- 1980-09-03 JP JP55122619A patent/JPS6035845B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5746508A (en) | 1982-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247581A (en) | Class-d bicmos hearing aid output amplifier | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| US4367419A (en) | Analog switch | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| US5162751A (en) | Amplifier arrangement | |
| US5812028A (en) | Audio signal amplifier circuit and a portable acoustic apparatus using the same | |
| JPS6262084B2 (ja) | ||
| JPS6035845B2 (ja) | ミュ−ティング増幅器 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US6882225B2 (en) | Multi-stage power amplifier for audio frequencies | |
| JPS6035846B2 (ja) | ミュ−ティング増幅器 | |
| US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
| US5140282A (en) | Current amplifier arrangement | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| US5170134A (en) | Fast buffer | |
| JPS6059762B2 (ja) | ミュ−ティング増幅器 | |
| JPH0974322A (ja) | 可変利得増幅器 | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP3233315B2 (ja) | 可変インピーダンス装置 | |
| JPH10224156A (ja) | 電流電圧変換回路 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPH09162666A (ja) | リミッタ回路 |