JPH0375977A - 乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分ｆＩ！’Ｆｌ この発明は乗算回路、特に二乗回路として使用される乗
算回路に関するものである。

［従来の技術］ 伝送されたディジタル信号がらクロックパルスを抽出す
るためには、しはしは二乗回路が使用される。すなわち
、入力信号の波形の二乗の波形信号の中には、入力信号
の周波数の２倍の周波数成分が多く含まれているので、
伝送されたディジタル信号がクロックパルスの周波数の
］Ｉ２の周波数成分を多く含むような信号形式であるよ
うな場合には、このような二乗回路を用いてクロックパ
ルスを抽出している。

この発明の先行技術としては、本願出願人が先に出願し
た特願昭５９−２２８４０／１号「ミキザ回路」　（特
開昭６１．−１．０５９１２号）に開示された技術があ
る。

第２図はこの先行技術の構成を示す接続図で、図におい
て■ｃｃは電源の正端子、Ｖｒ：［は電源の負端子、（
２０＞、　　（２１、　）はそれ、それレベルシフタ、
（２２）　、　　（２３）はそれぞれ第１の差動増幅回
路を構成するトランジスタＱ１．、Ｑ２、（２４）　、
　（２５）ｆ、Ｊ。

それぞれ第２の差動増幅回路を構成するｌ〜ランシスタ
Ｑ４．Ｑ５、（２６）はトランジスタ（２２）、（２４
）に共通の負荷抵抗、（２７）はトランジスタ（２３）
（２５〉に共通の負荷抵抗、（２８）、　（２９）はそ
れぞれ第↓の差動増幅回路のエミッタ抵抗、（３０＞　
、　（３１）はそれぞれ第２の差動増幅回路のエミッタ
抵抗、（３２）、　　（３Ｂ）はそれぞれ第３の差動増
幅回路を構成するｌ−ランジスタＱ３．Ｑ６、（３４）
は定電流回路であり、トランジスタ（２２）　、　＜２
５）のベースを並列に接続して第１の入力端子とし、ト
ランジスタ（２３）　、　　（２４，）のベースを並列
に接続して第２の入力端子とし、この第１の入力端子と
第２の入力端子との間に第１の信号電圧を加え、トラン
ジスタ（２４，）　、　（３２）のベース間に第２の信
号を加えて乗算回路として動作させる。

二乗回路として用いるときは、第１の信号電圧（以下、
単に信号電圧という）をレベルシフタ（２０）、　　（
２１）を経て第２の信号電圧とする。このような二乗回
路では、第１の入力端子と第２の入力端子との間の入力
信号は、プッシュプル信号の形であることが望ましい。

第３図は従来の二乗回路の′Ｗｉ或を示す接続図で、図
において第２図と同一符号は同−又は相当部分を示し、
（１）は信号源、（２）は信号源抵抗、（３）（４）は
それぞれ入力バイアスを与える直流電圧源、（５）　、
　（６）はそれぞれ入力エミッタホロアを構成するトラ
ンジスタ、（７）　、　（８）はそれぞれトランジスタ
（５）　、　（６）で構成されるエミッタホロアの負荷
抵抗、（９）　、　（１０）はそれぞれ差動増幅回路を
構成するトランジスタ、（１１，）、　（１２＞はそれ
ぞれトランジスタ（９＞　、　（１，０）の負荷抵抗、
（１３）、　（１４）はトランジスタ（９）　、　（１
０）のエミッタ抵抗、（１５）は定電流回路、（１６）
　、　　（１７）はそれぞれエミッタホロアを構成する
トランジスタ、（１８）　、　　（１、９）はそれぞれ
トランジスタ＜１６＞　、　　（１７）の負荷抵抗、（
３５）　、　（３６）はそれぞれエミッタホロアを打１
１成するトランジスタ、（３７）、　（３ｇ）はそれぞ
れトランジスタ（３５）　、　（’３６）で構成される
エミッタホロアの負荷抵抗、（３９）、　（４０）は出
力端子、（４１）はこの回路におけるＶ　ｃｃ、（４２
）はこの回路におけるＶオを示す。

また丁＋　、Ｉ２．Ｉ３．Ｉ４，１５．Ｉｒ。

Ｉ７．Ｉ８は、それぞれトランジスタ（９）　、　（１
０）（３２）、　　（３３）　、　　（２２）　、　　
（２３）　、　　（２４）　、　（２５）のコレクタ電
流、■、は入力信号電圧、Ｖ、、Ｖ２はそれぞれバイア
ス電圧、ΔＶはレベルシフ１へ電圧、Ｖ　１＋、　Ｖ　
＋−，Ｖ２−１．　ｖ２−はそれぞれプッシュプル電圧
の正側と負側を示す。

入力信号電圧Ｖ、にはバイアス電圧■１が加えられ、エ
ミッタホロア（５）　、　（６）　、差動増幅回路（９
）　、　（１０）を経てプッシュプル信月となり、エミ
ッタホロア（１，６）　、　　（１７）から”　ｌ　＋
　Ｖ１４として出力される。従って、直流バイアスを含
め、Ｖ　ｚ＝　　　（Ｒｂ＋　　・　　Ｔｏ＋）　　／
　　２　　　　　Ｖｎ、ニー）　　Ｇ　＋　　　　　　
Ｖ　ｓｖ＋−＝（Ｒ，ＬＩ・Ｉｏ＋）Ｉ２−Ｖｎｒ：−
−−Ｇ＋■ＳＶ２＋−■１１−ΔＶ Ｖ２−””Ｖｌ−−Δ■となる。

ここにＶＢＢはトランジスタ（１６＞　、　　（１７）
のベース・エミッタ間電圧、Ｒ１，１は抵抗（１］）の
抵抗値、ＩＯ＋は定電流源（１５）の電流値、Ｇ、はト
ランジスタ（９＞　、　（１，０）で構成される初段の
差動増幅回路の利得である。

Ｖ　１−　　Ｖ　１＊、Ｖ２−　　Ｖ２＋の値は、上記
４式がら何れも一２Ｇ１　・■５となり、■・ランジス
タ（２２）と（２３）、（２４）と（２５）のベース間
およびトランジスタ（３２）と（３３）のベース間に加
えられる信号電圧となる。従ってＶ、　−Ｖ２＝Ｖとし
、■とΔＶとの値を適当に選べは、第４図、第５図（ａ
）に示すように信号電圧０の点か各トランジスタの動作
中心点となるように設定することがてきる。

このようなバイアス点で動作させると、第３図に示す回
路は乗算回路として動作し、信号の適当な振幅範囲内で
は各トランジスタは線形動作を行い、この乗算回路の利
得をＧ２とずれば負荷抵抗（２６）に生じる二乗出力は
、４　Ｇ　、　　・Ｇ２　・　（Ｖｓ）２となり、効率
よ＜（Ｖｓ）２の成分を得ることができる。

「発明が解決しようとする課題］ 従来の回路は以上のように構成されているので、直流バ
イアス電圧Ｖ、、Ｖ２が等しくない場合、その電圧差Ｖ
、−Ｖ２がトランジスタ（９）　、　（１０）で構成さ
れる初段の差動増幅■路で増幅され、乗算回路入力にお
いてはＧ１　・　（Ｖ＋　−Ｖ２　）となり、信号電圧
Ｏの点か各トランジスタの動作中心点からずれることに
より、二乗成分出力が極端に劣化する。

例えはＶｌ〉Ｖ２の場合には第４図、第５図（ｂ）に示
すバイアス状態、Ｖ、＜Ｖ２の場合には第４図、第５図
（Ｃ）に示すバイアス状７７３．となり、第３の差動増
幅回路においてコレクタ電流が入力信号に応答せず、（
Ｖｓ）２の成分を得ることができなくなるという問題点
があった。

この発明はかかる課題を解決するためになされたもので
、直流バイアス電圧Ｖ、、Ｖ２か等しくない場合ても二
乗成分出力を劣化させることのない乗算回路を得ること
を目的としている。

［課題を解決する）こめの手段］ この発明にががる乗算回路は、入力段にコレクタを共通
接続しそれぞれの定電流源の電流値を同一とした第４の
差動増幅回路および第５の差動増幅回路を設Ｇツ、一方
のベース端子に差動信号を入力し、他方のベース端子を
共通接続して適切な直流バイアス電圧を与え、第４の差
動増幅回路の負荷抵抗出力をエミッタホロアを介して乗
算回路の第１の入力端子に入力し、第５の差動増幅回路
の負荷抵抗出力をエミッタホロアを介して乗算回路の第
２の入力端ｒに入力することとしたものである。

１作用］ 第４の差動増幅回路および第５の差動増幅回路の負荷抵
抗出力の直流バイアスは、それぞｌ′この定電流源の電
流値のみで決まり、これらの差動増幅回路への入力信号
の直流バイアスが変動しても出力信号の直流バイアスを
一定に保つことができるので、差動信号の正相と逆相の
直流バイアスが変動しても乗算回路の入力端子へ入力さ
れる直流バイアスを一定にすることか「Ｊ能となる。

［実施例］ 以下、この発明の実施例を図面について説明する。第１
図はこの発明の一実施例を示す接続図で、図において第
３図と同一符号は同−又は相当部分を示し、（４３）は
信号源（１）と振幅か同して逆用の信号の信弓源、（４
４）は信号源（４３）の信号源抵抗、＜４５）はキャパ
シタ、（４６）は直流バイアスを設定するための直流電
圧源Ｖ　３　、　（’１−７）、　（４８）はそれぞれ
第４の差動増幅回路を構成するＩ−ランシスタ、（４９
）、（５０）はそれぞれ第５の差動増幅回路を１ｉｌｌ
成するトランジスタ、（５１）、（５２）はそれぞれ第
４の差動増幅回路の利得を調整するエミッタ抵抗ＲｅＩ
Ｒ，２、（５３）、　（５４，）はそれぞれ第５の差動
増幅回路の利得を調整するエミッタ抵抗Ｒｅ　２　＋　
Ｒ（！　Ｉ、＜５５）は第４の差動増幅回路の定電流況
１゜１、（５６）は第５の差動増幅回路の定電流源ＩＯ
＋、（５７）は第４の差動増幅回路に共通な負荷抵抗、
（５８）は第５の差動増幅回路に共通な負荷抵抗、（５
９）、（６０）はそれぞれ定電流ｄｆＡ　＜５５　）　
、　（５６）に並列に接続され、定ｉじ　０ 流Ｉｎ＋に並列に信号電流を流すキャパシタであり、Ｉ
９．Ｉ、。、　　Ｉｚ＋、　　Ｉｔ□は、それぞれトラ
ンジスタ（４７＞、　（４８）、　（４９＞、　（５０
）のコレクタ電流を示す。

次に動作について説明する。第４の差動増幅回路を構成
するトランジスタ（４７）、（４，８）のコレクタに流
れる電流ＩＱ、ＩＩＯの直流成分は、その定電流源（５
５）が共通でＩＯＩてあり、且つキャパシタ（５９）に
は直流電流は流れないことから、トランジスタ（４，７
）、（４８）のベース直流バイアスの如何に係わらず、
Ｉｇ　＋Ｉ　＋ｏ−Ｉｏ＋と一定となる。従って、この
差動増幅回路に共通な負荷抵抗（５７）に生じる直流バ
イアスは一定値Ｖ。ＣＩ’％１．Ｉ・Ｉｏ＋となる。

また信号電圧については、信号電流は定電流源り５５）
と並列に接続されたキャパシタ（５９）を流れるので、
トランジスタ（４７）の利得はＲＬ　ｌ　／　Ｒｅｌに
比例し、線形動作範囲はＲｅ　ｌ・ＩＯＩとなる。従っ
てＲｅ＋　＞　Ｒ−２とした場合、■１〉■３となるよ
うにＶ３の値を適切に調整ずれは、１ヘランジスタ（４
７）は線形動作範囲を保つことができる。

同様に第５の差動増幅回路を構成するトランジスタ（４
９）、（５０）においても、同し理由により共通な負荷
抵抗（５８）に生じる直流バイアスは一定値ｖｃｃ−Ｒ
Ｌ、ＩＯ＋となり、信は電圧においてもＲ，、Ｉ＞代１
．２とした場合、Ｖ、＞Ｖ、と女るようにＶ３の値を適
切に調整ずれは、トランジスタ（５０）は線形動作範囲
を保つことかできる。

以上のようにこの実施例においては、直流電圧源Ｖ　１
（３）　　、　Ｖ　２（４）　　に差か生し、正相、逆
相入力の直流バイアスに差が生じた場合においても、第
４．第５の差動増幅回路からの出力である直流バイアス
は一定となり、同一の電圧値とすることができるので、
乗算回路を構成する第１．第２および第３の差動増幅回
路の動作点は、常に第４図第５図（ａ）に示す状態を保
ち、効率良く二乗出力を得ることかできる。

なお」１記実施例では、第４の差動増幅回路および第５
の差動増幅回路の参照電圧を共通としているか、それぞ
れの差動増幅回路において異なる参照電圧を設けてもよ
く、異なる参照電圧を設けることにより、更に安定な乗
算回路を得ることがてきる。

［発明の効果］ この発明は以上説明したように、差動信号の正相と逆相
の直流バイアスが変動しても乗算回路へ入力される直流
バイアスを一定にして効率よく二乗出力を得ることがで
き、安定した動作を行う回路とすることができると共に
、入力バイアスを与える直流電圧源の自由度を大きくで
きるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図は先
行技術の構成を示す接続図、第３図は従来の二乗回路の
構成を示す接続図、第４図、第５図はそれぞれ第１図に
示す回路の動作を説明する特性図。 （４３）は信号源、（４６）は直流電圧源、（４７）、
（４８）はそれぞれ第４の差動増幅回路を構成するトラ
ンジスタ、（４９）、（５０）はそれぞれ第５の差動増
幅回路を構成するトランジスタ、（５１）、（５２）　
（５３）、　（５４〉はそれぞれエミッタ抵抗、（５５
）、（５６）はそれぞれ定電流源、（５７）、（５８）
はそれぞれ負荷抵抗、（５９）、（６０）はキャパシタ
。 なお、各図中同一符号は同一・又は相当部分を示すもの
とする。

Claims (1)

1. 【特許請求の範囲】 　第１の差動増幅回路を構成するトランジスタＱ１、Ｑ
   ２のエミッタ電流が合一して流れるように接続されるト
   ランジスタＱ３、第２の差動増幅回路を構成するトラン
   ジスタＱ４、Ｑ５のエミッタ電流が合一して流れるよう
   に接続されるトランジスタＱ６、トランジスタＱ３、Ｑ
   ６のエミッタを共通の定電流回路に接続して構成する第
   ３の差動増幅回路、トランジスタＱ１、Ｑ５のベースを
   並列に接続して第１の入力端子とし、トランジスタＱ２
   、Ｑ４のベースを並列に接続して第２の入力端子とし、
   上記第１の入力端子と第２の入力端子との間に信号電圧
   を加え、同一信号を上記第１と上記第２の入力に対して
   直流レベルシフトを適切に設定してトランジスタＱ３の
   ベースとトランジスタＱ６のベースの間に加え、上記信
   号電圧の二乗の信号電圧を出力するように構成された乗
   算回路において、 この乗算回路の入力段に設けられ、コレクタを共通接続
   しそれぞれの定電流源の電流値を同一とした第４の差動
   増幅回路および第５の差動増幅回路、 上記第４および第５の差動増幅回路の各定電流源にそれ
   ぞれ並列に接続され信号電流を通過させるキャパシタ、 上記第４の差動増幅回路の一方のトランジスタのベース
   に正相信号を入力し、上記第５の差動増幅回路の一方の
   トランジスタのベースに逆相信号を入力する手段、 上記第４の増幅回路および上記第５の増幅回路のそれぞ
   れもう一方のトランジスタのベースを共通接続し、ここ
   に差動信号の直流バイアス電圧より大きい電圧値の直流
   電圧を供給する手段、上記第４の差動増幅回路の負荷抵
   抗出力をエミッタホロアを介して上記第１の入力端子に
   入力し、上記第５の差動増幅回路の負荷抵抗出力をエミ
   ッタホロアを介して上記第２の入力端子に入力する手段
   、 を備えたことを特徴とする乗算回路。