CN1272850C - 高频引线键合结构 - Google Patents

高频引线键合结构 Download PDF

Info

Publication number
CN1272850C
CN1272850C CNB2003101131897A CN200310113189A CN1272850C CN 1272850 C CN1272850 C CN 1272850C CN B2003101131897 A CNB2003101131897 A CN B2003101131897A CN 200310113189 A CN200310113189 A CN 200310113189A CN 1272850 C CN1272850 C CN 1272850C
Authority
CN
China
Prior art keywords
district
frequency
frequency signal
lead
bonding structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101131897A
Other languages
English (en)
Other versions
CN1595643A (zh
Inventor
李胜源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB2003101131897A priority Critical patent/CN1272850C/zh
Publication of CN1595643A publication Critical patent/CN1595643A/zh
Application granted granted Critical
Publication of CN1272850C publication Critical patent/CN1272850C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种高频引线键合结构主要包含有多个引线键合垫于芯片端、多个引线键合垫以及多个传输线于封装体端，其中，高频信号的连接方式特别的是自芯片端的一个引线键合垫以并联方式输出至封装体上两相邻的引线键合垫，且接地信号的连接方式为高频信号相邻有两接地回路，更特别的是封装体端上的一条传输线为共享于用以输出高频信号的两相邻引线键合垫。因此本发明可在其引线键合布局时，避免引线键合间靠的过近，且在芯片与封装体间，可以得到较佳的电容与电感匹配，而具有较佳的电气特性。

Description

高频引线键合结构
技术领域
本发明涉及一种高频引线键合结构，特别是有关于一种使用于金属框架式封装或导线架封装的高频引线键合结构。
背景技术
在射频电路或高速电路中，高频引线键合结构中在芯片端上虽常以高频信号引线键合垫两侧包围有接地信号引线键合垫，并在封装体上提供多点接地处，而使芯片与封装体间的电气特性能够较好。但在此种情况下，高频引线键合结构内狭小的空间内有着密集的金属线分布，因此金属线在引线键合时，会有引线键合间距、引线键合弧高以及引线键合布局上的困扰。
且高频引线键合结构在封装体上上胶膜以覆盖住芯片以及金属线时，过于密集的金属线会造成胶膜促使金属线间互相接触，而使高频信号经过此高频引线键合结构时，有着较严重的失真情形。
请先参考图11，图11为现有封装体结构侧视的示意图。在图11中，无接脚方扁体(Quad Flat No-lead，QFN)、凸点芯片载体(bump chip carrier，BCC++)或芯片级封装(chip scale package，CSP)这些类封装组件01其胶膜03高度H很低，容易造成高频信号的失真。因此，用于射频电路或高速电路的构装组件01常会因为芯片05以及封装体01内金属线07布局过于密集，而造成最后芯片05与封装体01间的电气特性仍普遍不佳。
请再参考图1，图1绘示的是现有芯片端具有共面引线键合垫的高频引线键合结构的3D示意图。高频引线键合结构100主要包括有芯片110以及封装体120。本领域的普通技术人员可知，封装体120上还具有一接地面130用以承载芯片110。在此高频引线键合结构100中，芯片110与封装体120间的电性连接主要是依靠芯片110端上的引线键合垫133以引线键合方式连接至封装体上的金属框架引脚(lead frame)如140、150、160等。为了提高芯片110与封装体120间的电气特性，芯片110端上高频信号的引线键合垫133周遭包围有一个共面引线键合垫135。因此，高频信号自引线键合垫133以引线键合方式连接至金属框架140，再通过传输线170导入至封装体120内，接地信号自共面引线键合垫135并联输出且以引线键合方式分别连接至金属框架式引脚150、160，再通过传输线180、190接地。而高频信号藉由相邻的接地回路来缩短高频信号的接地路径，以使高频信号减少失真，提高芯片110与封装体120间的电气特性。
但由于封装体120上引脚140、150、160等的设置是通常使用业界规格化的模块加以设置。模块化的引脚140、150、160等两两相邻的间距因此固定，且大于0.5mm。因此，高频引线键合结构100信号间的回路仍然过大而受限影响。
现有技术为了改善上述高频引线键合结构100的电气特性，特别将高频信号以并联方式输出。请参考图2，图2绘示的是图1高频引线键合结构100改良的示意图。高频引线键合结构100在芯片110端上的高频信号改以并联方式输出，因此芯片110端上高频信号的引线键合垫133采用两引线键合输出方式同时连接至封装体120端的引脚140。而由于此高频引线键合的高频引线键合结构100在操作时，引线键合会产生很大的寄生电感，故当高频信号自芯片110端以并联方式输出至封装体120端时，寄生电感藉由并联导线而被并联。因此，芯片110与封装体120间具有较好的电容与电感匹配而得到较佳的电气特性。
但高频引线键合结构100如此的改良有着实施上的困难。举例来说，引线键合垫133与引脚140上引线键合面积其实不大，因此引线键合垫133与引脚140间的两引线键合必须靠的很近，且在引线键合时难以实施，还有将来在上胶膜时，胶膜容易使两引线键合接触而产生反效果。
发明内容
本发明提出使用于金属框架式封装的一种高频引线键合结构，可以在其引线键合布局时，避免引线键合间靠的过近，且在芯片与封装体间，可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
为达到目的，本发明提供使用于金属框架式封装的一种高频引线键合结构，其主要包含有多个引线键合垫于芯片端、多个引脚以及多个传输线于封装体端。其中，高频信号的连接方式为自芯片端的一个引线键合垫以并联方式输出至封装体上两相邻的引脚。接地信号的连接方式为高频信号相邻有两接地回路。还有封装体端上的一条传输线为共享于用以输出高频信号的两相邻引脚。
具体来说，使用于金属框架式封装的一种高频引线键合结构，包括：多个引线键合垫于一芯片端；多个传输线，可连接引线键合垫到封装体端，该传输线包括至少一高频信号传输线，及至少一接地信号传输线；以及多个引脚于封装体端，该引脚包括至少一组紧相邻的高频信号引脚，及一组接地信号引脚，其中该组接地信号引脚分别各自地相邻于该组紧相邻的高频信号引脚的左右两侧；其中该组高频信号引脚共享该高频信号传输线，且芯片端与封装体端之间，通过自芯片上的该引线键合垫以两条并联引线键合方式分别连接至该组紧相邻的高频信号引脚；而在芯片端与封装体端之间，通过自芯片上的两个接地的该引线键合垫以两条并联引线键合方式分别连接至该组接地信号引脚，借此接收自芯片端输出的接地信号，而形成相邻于高频信号的接地回路。
如上所述的高频引线键合结构，其中在芯片端，高频信号的引线键合垫被两个接地的引线键合垫包围。
如上所述的高频引线键合结构，其中两相邻引脚的宽度相等。
本发明还提供一种使用于导线架封装的高频引线键合结构，包括有多个焊垫在一芯片端；多个引脚于封装体端，该引脚包括至少一组紧相邻的高频信号引脚；及多个传输线，可连接引线键合垫到封装体端，该传输线包括至少一高频信号传输线；其中芯片端与封装体端之间，通过自芯片上的该焊垫以两条并联引线键合方式分别连接至该组紧相邻的高频信号引脚，以及该组紧相邻的高频信号引脚共享该高频信号传输线，且其中该高频信号传输线包括被两相邻引脚共享的第一区，远离两相邻引脚的第二区，及夹置在该第一区及该第二区的第三区，而该高频信号传输线的第三区的单位长度传输面积与该第二区的单位长度传输面积不同。
在本发明较佳实施例中，此被共享的传输线在部分线段上具有特定的传输面积，像是此被共享的传输线的此部分线段具有较其它线段小的单位长度传输面积。举例来说，当此传输线为带有类似一长条形把手的苍蝇拍形状的平面时，苍蝇拍两侧均等的部分面积分别共享于用以输出高频信号的两相邻引脚，而长条型把手的部分线段上具有较其它线段小的单位长度表面积。
其中，长条型把手此部分线段的位置以及面积亦会影响芯片端与封装体端间的电气特性。因此本发明考虑在较佳实施例中，将此部分线段位于长条型把手在紧邻苍蝇拍的一线段上。且此部分线段为其它线段将两侧宽度缩减的长方形表面。
综上所述，本发明提出使用于金属框架式封装及导线架封装的一种高频引线键合结构，藉由高频信号在芯片端引线键合垫上以并联方式输出，且特别分别输入至封装体端上的两紧邻引脚，更特别的是此两紧邻引脚共享一传输线。因此本发明可在其引线键合布局时，避免引线键合间靠的过近，且在芯片与封装体间，可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
附图说明
图1是现有芯片端具有共面引线键合垫的高频引线键合结构的3D示意图；
图2是图1高频引线键合结构100改良的示意图；
图3是本发明较佳实施例的使用于金属框架式的高频引线键合结构示意图；
图4是本发明此较佳实施例高频引线键合结构与图1、图2现有高频引线键合结构在插入损耗、返回损失上的整体比较表；
图5A、5B分别是本发明此较佳实施例高频引线键合结构与图1、图2现有高频引线键合结构在插入损耗、返回损失上的分别比较图；
图6是本发明较佳实施例与图1、图2现有高频引线键合结构的史密斯图；
图7A是本发明另一较佳实施例的示意图；
图7B是传输线780的俯视图；
图8是图3实施例与对照组的插入损耗、返回损失列表；
图9A、9B分别是图3实施例与对照组的插入损耗、返回损失分别比较图；
图10是图3实施例与对照组case II、IV的史密斯图；
图11为现有封装体结构侧视图。
其中，附图标记说明如下：
100、300、700：高频引线键合结构
110、310：芯片
120、320：封装体
133、333：引线键合垫
135、335：共面引线键合垫
140、150、160、340、350、360、370：引脚
170、180、190、380、390、395、780：传输线
785：苍蝇拍
790：长条型把手
795：线段
具体实施方式
为使本发明的特征、目的及功能被更进一步的认知与了解，兹配合附图详细说明如后：
本发明基于一般用于射频或高速电路的高频引线键合结构，其为了使芯片与封装体间的电气特性能够较佳，通常将信号以并联方式输出，且信号相邻的两侧又分别有接地回路，因此芯片与封装体间的引线键合非常的密集。也因此，造成引线键合实施上的困难，并在日后上胶膜时容易造成线与线间的触碰，而大大降低芯片与封装体间的电气特性。
故本发明考虑以在芯片端的高频信号引线键合垫除了以两条引线键合方式输出，还将此两条引线键合分别连接于封装体端上两相邻的引线键合垫上，以避免引线键合间的拥挤，更特别的是更使此两相邻引线键合垫共享同一条传输线输出高频信号。
因此，请参考图3，图3绘示的是本发明较佳实施例的使用于金属框架式的高频引线键合结构示意图。在高频引线键合结构300中，芯片310与封装体320间高频信号的传递主要是自芯片310上的引线键合垫333以两条并联引线键合方式输出并分别连接至如金属框架式引脚340、350，再通过金属框架式引脚340、350共享的传输线380输出。而高频信号相邻的两侧具有接地回路，也就是自芯片310端上共面引线键合垫335以引线键合方式将接地信号传输至金属框架式引脚360、370上，再通过分别连接于金属框架式引脚360、370的传输线390、395接地。
值得一提的是，封装体320原本就是一块多层的印刷电路板，而印刷电路板上的传输线可视使用者所需任意设置。因此，引脚360、370共享一传输线的实施相当容易。
故，本较佳实施例在芯片310与封装体320间的引线键合布局较图2现有技术宽松，且高频信号虽自芯片310端以并联引线键合方式输出，但却分别连接至一组紧相邻的引脚340、350上，因此引线键合与引线键合间的距离并没有如图2现有技术一样的靠近。本发明较佳实施例高频信号除了以并联方式输出外，更由于高频信号所连接的引脚340、350共享一条传输线藉以传输而较图1，图2现有技术有着更佳的电气特性。
请参考图4并同时对照图5A、5B，图4以及图5A、5B分别绘示的是本发明此较佳实施例高频引线键合结构与图1、图2现有高频引线键合结构在插入损耗(insertion interested)、返回损失(return loss)上的整体比较表以及分别比较图。请先参考图4列表以及图5A，在信号频率2.5GHz时，本发明较佳实施例较图1、2现有技术具有明显大的引线键合插入损耗，为-32dB。而在信号频率5GHz时，本发明较佳实施例将大的插入损耗拉下并与图2现有技术接近，为-21.8dB。最后在信号频率10GHz时，本发明实施例的插入损耗趋于缓和并介于现有技术图1、2之间，为-7.8dB。
请再参考图4列表以及图5B，在信号频率2.5GHz时，本发明较佳实施例具有与图2现有技术的相同但比图1现有技术小的返回损失，为-0.09dB。而在信号频率5GHz时，本发明较佳实施例的插入损耗仍与图2现有相同且仍大于图1现有，为-0.19dB。最后在信号频率10GHz时，本发明实施例的插入损耗落下并介于现有技术图1、2之间，为-1.18dB。
因此，由上述表及图示所知，若以高频中属于较低频的全球移动通讯系统(Global System for Mobile Communication，GSM)以及无线局域网络(Wireless LAN，WLAN)两者应用所需来看，插入损耗通常须小于-20dB(＜-20dB)。故在实际应用上，图1现有技术仅能操作于2.5GHz的频率之下，而图2现有技术与本发明较佳实施例皆能延伸操作于5GHz。
通常，插入损耗代表的是引线键合结构所寄生的电容，而返回损耗代表的是引线键合结构所寄生的电感。因此，本领域的普通技术人员可知，将图5A、5B制成史密斯图(Smith chart)，则可得到引线键合结构间的电气特性，即引线键合结构间寄生电容与寄生电感的匹配性，也就是引线键合结构间电气特性的指针。
请参考图6，图6绘示的是本发明较佳实施例与图1、图2现有技术高频引线键合结构的史密斯图。由图6可清楚得知，本发明较佳实施例所代表的曲线与图1、2现有技术所代表的曲线相比，本发明较佳实施例所代表的曲线分布较接近且较快速接近中心点。其原因就是不论本发明较佳实施例或图1、2现有技术高频引线键合结构本身皆是高电感结构，但在图5A中，本发明较佳实施例虽在2.5GHz时虽具有较小电容(-32dB)，且在5GHz时却可迅速将较小电容拉起来。因此，在图6中，本发明较佳实施例所代表的曲线能够分布且较快速接近中心点，而这样的曲线分布就是代表本发明较佳实施例较图1、图2现有技术具有较佳的电器特性。
不过，本发明上述较佳实施例中的高频引线键合结构700还是具有过大的插入损耗(所有引线键合加传输线所产生的插入损耗)，因此考虑将在图3中的传输线380部分线段的单位传输面积变小。其原因在于电容大小与平行导电板的面积有关，故平行导电板面积越小，其所储存的电容越小，也就是插入损耗越小。
请参考图7A，图7A绘示的是本发明另一较佳实施例的示意图。在图7A中，仅将图3中的传输线380改变如传输线780的形状。请再参考图7B，图7B绘示的是传输线780的俯视图。传输线780包括被该组紧相邻的引脚340、350共享的第一区785，远离该组紧相邻的引脚的第二区(即标示790扣除795的区域)，及夹置在该第一区及该第二区的第三区795，而该第三区的单位长度传输面积小于该第二区的单位长度传输面积。又再例如此传输线780的形状类似带有长条把手790的苍蝇拍785。其中，苍蝇拍785两侧均等的部分面积分别共享于图7中紧相邻的引脚340、350，而细长条型把手790紧邻苍蝇拍785的线段795却具有较长条型把手790其它线段小的单位面积，且为其它线段将两侧宽度缩减的长方形表面。因此，传输线780如此形状的设置应可降低整个高频引线键合结构700的插入损耗。
为了证明传输线780线段795的单位长度面积缩小可降低整个高频引线键合结构700的插入损耗，本发明特别将传输线780作为图3传输线380的对照组。且此对照组还包括有将传输线780线段795单位面积缩小的长度L依序增加有case I、II、III以及IV。
请参考图8并同时对照图9A、9B，图8以及图9A、9B分别绘示的是图3实施例与对照组的插入损耗、返回损失列表以及分别比较图。请先参考图8列表以及图9A。由图8列表以及图9A可知，在信号频率为2.5GHz时，case I、II、III较图3实施例具有较小的插入损耗，而caseIV则与图3实施例具有接近的插入损耗。在信号频率为5GHz时，case I、II、III以及IV皆较图3实施例具有较小的插入损耗。但特别的是，caseIII以及IV仍具有与在信号频率为2.5GHz时接近的插入损耗。至于在信号频率为10GHz时，caseI、II、III以及IV皆较图3实施例依然具有较小的插入损耗。
请再参考图8以及图9B。由图8以及图9B可知，case I、II、III以及IV与较图3实施例的返回损耗不论在2.5、5或10GHz时都很接近。
因此，由上述可知，传输线780的长条型把手790线段795单位面积缩小的长度增加时，也就是长条型把手790总面积逐渐缩小时，的确可以降低高频引线键合结构700的插入损耗。
也因如此对照组中case I、II、III以及IV与图3实施例相比，在GSM及WLAN的运用上将有更大的操作空间(插入损耗低于20dB)，尤其是caseIII以及IV在信号频率6.5GHz时其插入损耗仍低于-30dB。
不仅如此，由图9A、9B所制成的史密斯图更显示出caseIV具有绝佳的电气特性。请参考图10，图10绘示的是图3实施例与对照组caseII、IV的史密斯图(由于case II与caseIII曲线接近，故caseIII不画)。由图10可知，caseIV曲线分布较图3实施例以及case II更接近中心点。因此，caseIV具有绝佳寄生电容与寄生电感的匹配性，即具有绝佳的电气特性。
综上所述，本发明提出使用于金属框架式封装的一种高频引线键合结构，藉由高频信号在芯片端引线键合垫上以并联方式输出，且特别分别输入至封装体端上的两紧邻引脚，更特别的是此两紧邻引脚共享一传输线。因此，本发明可在其引线键合布局时，避免引线键合间靠的过近，且根据实验，此高频引线键合结构可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
以上所述，仅为本发明的较佳实施例，不能用限制本发明的范围。凡依本发明权利要求所做的均等变化及修饰，亦不脱离本发明的范围，皆应属于本发明的涵盖范围。

Claims (10)

1、使用于金属框架式封装的一种高频引线键合结构，包括：
多个引线键合垫于一芯片端；
多个传输线，可连接引线键合垫到封装体端，该传输线包括至少一高频信号传输线，及至少一接地信号传输线；以及
多个引脚于封装体端，该引脚包括至少一组紧相邻的高频信号引脚，及一组接地信号引脚，其中该组接地信号引脚分别各自地相邻于该组紧相邻的高频信号引脚的左右两侧；
其中该组高频信号引脚共享该高频信号传输线，且芯片端与封装体端之间，通过自芯片上的该引线键合垫以两条并联引线键合方式分别连接至该组紧相邻的高频信号引脚；而在芯片端与封装体端之间，通过自芯片上的两个接地的该引线键合垫以两条并联引线键合方式分别连接至该组接地信号引脚，借此接收自芯片端输出的接地信号，而形成相邻于高频信号的接地回路。
2、如权利要求1所述的高频引线键合结构，其中该高频信号传输线包括被该组紧相邻的引脚共享的第一区，远离该组紧相邻的引脚的第二区，及夹置在该第一区及该第二区的第三区，而该第三区的单位长度传输面积小于该第二区的单位长度传输面积。
3、如权利要求2所述的高频引线键合结构，其中该第三区的宽度小于该第一区及第二区。
4、如权利要求1所述的高频引线键合结构，其中在芯片端，高频信号的引线键合垫被两个接地的引线键合垫包围。
5、如权利要求1所述的高频引线键合结构，其中该两紧相邻的引脚的宽度相等。
6、一种使用于导线架封装的高频引线键合结构，包括有
多个焊垫在一芯片端；
多个引脚于封装体端，该引脚包括至少一组紧相邻的高频信号引脚；及
多个传输线，可连接引线键合垫到封装体端，该传输线包括至少一高频信号传输线；
其中芯片端与封装体端之间，通过自芯片上的该焊垫以两条并联引线键合方式分别连接至该组紧相邻的高频信号引脚，以及该组紧相邻的高频信号引脚共享该高频信号传输线，且其中该高频信号传输线包括被两相邻引脚共享的第一区，远离两相邻引脚的第二区，及夹置在该第一区及该第二区的第三区，而该高频信号传输线的第三区的单位长度传输面积与该第二区的单位长度传输面积不同。
7、如权利要求6所述的使用于导线架封装的高频引线键合结构，其中该第三区的电容值小于该第二区的电容值。
8、如权利要求7所述的使用于导线架封装的高频引线键合结构，其中该第三区的宽度小于该第一区及第二区。
9、如权利要求8所述的使用于导线架封装的高频引线键合结构，其中该高频信号传输线的第一区宽度所超出该第三区的左右两侧均等的部分面积分别共享于封装体端用以输出该高频信号的两相邻引脚。
10、如权利要求9所述的使用于导线架封装的高频引线键合结构，其中该高频信号传输线的第三区的单位长度传输面积小于该第一及二区的单位长度传输面积。
CNB2003101131897A 2003-12-25 2003-12-25 高频引线键合结构 Expired - Lifetime CN1272850C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101131897A CN1272850C (zh) 2003-12-25 2003-12-25 高频引线键合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101131897A CN1272850C (zh) 2003-12-25 2003-12-25 高频引线键合结构

Publications (2)

Publication Number Publication Date
CN1595643A CN1595643A (zh) 2005-03-16
CN1272850C true CN1272850C (zh) 2006-08-30

Family

ID=34661389

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101131897A Expired - Lifetime CN1272850C (zh) 2003-12-25 2003-12-25 高频引线键合结构

Country Status (1)

Country Link
CN (1) CN1272850C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021218463A1 (zh) * 2020-04-26 2021-11-04 青岛海信宽带多媒体技术有限公司 一种光模块

Also Published As

Publication number Publication date
CN1595643A (zh) 2005-03-16

Similar Documents

Publication Publication Date Title
TWI229422B (en) A bonding-wire structure having desirable high-frequency characteristics for using in metal frame package
CN1237658C (zh) 在器件衬底的外表面上形成有导体的天线构件
CN1574799A (zh) 用于数字传输系统的紧凑电磁耦合器
CN102859685B (zh) 用于收发器封装的互连图案
CN1819336A (zh) 天线装置
CN1929317A (zh) 接收机装置和接收机系统
US7737553B2 (en) Semiconductor device
CN103000608B (zh) 一种多组件的芯片封装结构
US9225119B2 (en) Connector
CN209804149U (zh) 驱动芯片及显示面板
US8476747B2 (en) Leadframe, leadframe type package and lead lane
CN1489206A (zh) 集成电路芯片组件
CN1272850C (zh) 高频引线键合结构
CN103533752A (zh) 电路板的连接结构
CN1477923A (zh) 信号传输结构
CN100336218C (zh) 一种高频集成电路多排线打线结构及方法
CN2681350Y (zh) 芯片封装结构及芯片与基板间的电连接结构
CN2570979Y (zh) 芯片封装结构
US7800205B2 (en) Quad flat pack (QFP) package and flexible power distribution method therefor
US20060261496A1 (en) Chip structure with arrangement of side pads
CN2653840Y (zh) 信号传输结构
US20080128919A1 (en) Wire bond integrated circuit package for high speed i/o
CN219453856U (zh) 一种led灯串线路板连接结构
CN218917725U (zh) 一种高速光器件内桥接高频信号封装
CN210956662U (zh) 射频芯片焊盘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060830