CN111756370A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111756370A
CN111756370A CN202010200892.5A CN202010200892A CN111756370A CN 111756370 A CN111756370 A CN 111756370A CN 202010200892 A CN202010200892 A CN 202010200892A CN 111756370 A CN111756370 A CN 111756370A
Authority
CN
China
Prior art keywords
signal
clock signal
flip
flop
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010200892.5A
Other languages
English (en)
Inventor
小川绚也
松井克晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN111756370A publication Critical patent/CN111756370A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0045—Correction by a latch cascade
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供在包括进行在时钟同步系统不同的电路间的信号导通的信号同步化电路的半导体装置中抑制动作富余的降低的半导体装置。半导体装置(1)将与相位同步电路(10)的基准时钟信号RCK同步的输入信号IN输出作为与相位同步时钟信号PCK同步的输出信号OUT，该半导体装置(1)包括：第一触发器(40)，基于输入至相位同步电路(110)的相位比较器11的反馈信号FB与基准时钟信号RCK取得同步地取入输入信号IN；以及第二触发器(30)，基于相位同步时钟信号PCK取入第一触发器(40)的输出B输出作为输出信号OUT，向相位同步时钟信号PCK同步化时的设置时间被设为基准时钟信号RCK的周期的二分之一。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及包括具备PLL(Phase Locked Loop：相位同步)电路的信号同步化电路的半导体装置。
背景技术
作为以往技术所涉及的与具备PLL电路的信号同步化电路有关的文献的一个例子，例如列举专利文献1。在专利文献1中公开了一种数字输出级电路，其特征在于，具备：第一同步化电路，根据多个位数据分别被设置，使这些位数据与系统时钟信号同步化；PLL电路，输入系统时钟信号并至少由多个电压控制延迟级构成；第二同步化电路，将PLL电路的多个电压控制延迟级各自的输出分别设为规定时钟来使第一同步化电路的各输出同步化；以及驱动器电路，分别驱动第二同步化电路的输出信号。
另外，以往技术所涉及的信号同步化电路一般利用使与一个系统的时钟同步的信号与另一个系统的时钟同步化，所以由通过另一个系统的时钟控制的触发器接收通过一个系统的时钟控制的触发器输出的信号的结构。该情况下，为了确保另一个系统的触发器的设置时间以及维持时间，存在考虑一个系统的触发器与另一个系统的触发器之间的延迟、以及双重系统间的时钟偏斜，而在一个系统的触发器与另一个系统的触发器之间插入延迟元件的情况。
专利文献1：日本特开平9－181593号公报
然而，在上述以往技术所涉及的信号同步化电路的结构中，存在在设计阶段较难定量地掌握双重系统间的制造上的偏差，若量产阶段中的偏差较大，则有时产生制造时的装置检查的不良状况这个问题。另一方面，专利文献1没有假设这样的问题。
发明内容
本发明是为了解决上述的课题而完成的，其目的在于提供在包括进行时钟同步系统不同的电路间的信号的导通的信号同步化电路的半导体装置中，抑制动作富余的降低的半导体装置。
本发明所涉及的半导体装置是将与相位同步电路的基准时钟信号同步的输入信号输出作为与相位同步时钟信号同步的输出信号的半导体装置，上述半导体装置包括：第一触发器，基于输入至上述相位同步电路的相位比较器的反馈信号与上述基准时钟信号取得同步地取入上述输入信号；以及第二触发器，基于上述相位同步时钟信号取入上述第一触发器的输出并输出作为上述输出信号，向上述相位同步时钟信号同步化时的设置时间被设为上述基准时钟信号的周期的二分之一。
根据本发明，能够提供在包括进行在时钟同步系统的不同电路间的信号导通的信号同步化电路的半导体装置中抑制动作富余的降低的半导体装置。
附图说明
图1是表示实施方式所涉及的半导体装置的结构的一个例子的框图。
图2是表示实施方式所涉及的半导体装置的各部的动作的时间图。
图3是表示比较例所涉及的半导体装置的结构的框图。
附图标记的说明
1、2…半导体装置；10…PLL电路；11…相位比较器；12…电荷泵；13…低通滤波器；14…电压控制振荡器；15…分频器；20、30、40…触发器
具体实施方式
以下，参照附图，详细地对用于实施本发明的方式进行说明。在以下的实施方式中，作为本发明所涉及的半导体装置，例示包括PLL电路的信号同步化电路进行说明。
图1示出本实施方式所涉及的半导体装置1(信号同步化电路)。如图1所示，半导体装置1构成为包括PLL电路10以及触发器20、30、40。
PLL电路10构成为包括相位比较器11、电荷泵12、低通滤波器13、电压控制振荡器14以及分频器15。相位比较器11对从电压控制振荡器14经由分频器15反馈的反馈信号FB(即，作为输出时钟信号的、对PLL时钟信号PCK进行分频而得的分频信号)和基准时钟信号RCK的相位差进行比较。PLL电路10基于由相位比较器11检测到的相位差来调整电压控制振荡器14的输出信号的频率。
更具体而言，相位比较器11根据基准时钟信号RCK和反馈信号FB的相位差来生成电荷泵12的充电信号UP以及DN。充电信号UP是作用于对电荷泵进行充电的方向的信号，充电信号DN作用于对电荷泵进行放电的方向的信号。电荷泵12基于被输入的充电信号UP以及DN而输出输出信号CPOUT。输出信号CPOUT被低通滤波器13除去高频成分，成为电压控制振荡器14的控制信号(电压信号)VCNT。电压控制振荡器14生成基于控制信号VCNT进行了频率控制后的PLL时钟信号PCK(相位同步时钟信号)。
此处，为了与半导体装置1进行比较，参照图3对比较例所涉及的半导体装置2进行说明。如图3所示，半导体装置2构成为包括PLL电路10以及触发器20、30。PLL电路10是与上述的PLL电路10相同的电路。即，例如，电压控制振荡器14接受基于由相位比较器11检测到的相位差调整后的控制信号VCNT，生成与控制信号VCNT对应的频率的PLL时钟信号PCK。触发器20在基准时钟信号RCK的上升沿取入输入信号IN。触发器30在PLL时钟信号PCK的上升沿取入触发器20的输出信号A，输出输出信号OUT。通过以上的动作，进行针对输入信号IN的、从基准时钟信号RCK向PLL时钟信号PCK的同步时钟信号的转换(时钟信号的更换)。
相对于上述半导体装置2，在半导体装置1中，如图1所示那样追加了触发器40。即使是半导体装置1也与半导体装置2同样地，触发器20在基准时钟信号RCK的上升沿取入输入信号IN。触发器40在反馈信号FB的下降沿取入触发器20的输出信号A。触发器30在PLL时钟信号PCK的上升沿取入触发器40的输出信号B，并作为输出信号OUT输出。
更详细地对半导体装置1的动作进行说明。首先，在PLL电路10锁定的状态下，即在基准时钟信号RCK的频率＝反馈信号FB的频率的状态下，触发器20在基准时钟信号RCK的上升沿取入输入信号IN。由触发器40在反馈信号FB的下降沿取入触发器20的输出信号A。
反馈信号FB是与基准时钟信号RCK不同的系统的时钟，但由于PLL电路10锁定的状态能够视为基准时钟信号RCK＝反馈信号FB(换句话说，能够将基准时钟信号RCK和反馈信号FB视为同系统的时钟信号)，所以若将基准时钟信号RCK的周期设为T，则在反馈信号FB的下降沿取入的触发器40的设置时间为T/2。而且，由触发器30在与反馈信号FB相同系统的时钟信号亦即PLL时钟信号PCK的上升沿取入触发器40的输出信号B，并作为输出信号OUT输出。通过以上的动作，进行针对半导体装置1中的输入信号IN的、从基准时钟信号RCK向PLL时钟信号PCK的同步时钟信号的转换(时钟信号的更换)。
图2是与比较例所涉及的半导体装置2的设置时间相比较来示出实施方式所涉及的半导体装置1的设置时间的图。在图2中，(a)示出基准时钟信号RCK的波形，(b)示出反馈信号FB的波形，(c)示出分频器15中的分频数为2的情况下的PLL时钟信号PCK的波形，(d)示出分频器15中的分频数为4的情况下的PLL时钟信号PCK的波形，(e)示出分频器15中的分频数为8的情况下的PLL时钟信号PCK的波形。
如上述那样，半导体装置1中的设置时间，即对输入信号IN的同步化时的设置时间由触发器40的设置时间决定。由于向触发器40输入的时钟信号为反馈信号FB，所以如图2(b)所示，半导体装置1中的对输入信号IN的同步化时的设置时间为T/2。
另一方面，半导体装置2的情况下的设置时间由触发器30的设置时间决定。由于向触发器30输入的时钟信号是PLL时钟信号PCK，所以若将分频器15中的分频数设为2、4、8，则半导体装置2的设置时间分别变化为T/2、T/4、T/8。与此相对，本实施方式所涉及的半导体装置1的情况下的设置时间与分频数无关，为T/2。
如以上详述那样，根据本实施方式所涉及的半导体装置，由于设置触发器40，该触发器40在PLL电路10的反馈信号FB的下降沿取入通过不同的系统的时钟信号取入的触发器的输出，所以获得不管分频器15中的分频数如何，都将同步化的触发器的设置时间设为不同的系统的时钟信号(即基准时钟信号RCK)的周期T的T/2的效果。并且，还获得触发器40的输出能够通过相同的系统的时钟亦即PLL时钟信号PCK取入这个效果。

Claims (6)

1.一种半导体装置，将与相位同步电路的基准时钟信号同步的输入信号输出作为与相位同步时钟信号同步的输出信号，上述半导体装置包括：
第一触发器，基于输入至上述相位同步电路的相位比较器的反馈信号而与上述基准时钟信号取得同步地取入上述输入信号；和
第二触发器，基于上述相位同步时钟信号取入上述第一触发器的输出，并输出作为上述输出信号，
向上述相位同步时钟信号同步化时的设置时间被设为上述基准时钟信号的周期的二分之一。
2.根据权利要求1所述的半导体装置，其中，
上述第一触发器在上述反馈信号的下降沿取入上述输入信号，
上述第二触发器在上述相位同步时钟信号的上升沿取入上述第一触发器的输出，
向上述相位同步时钟信号同步化时的设置时间是上述第一触发器中的设置时间。
3.根据权利要求1或者权利要求2所述的半导体装置，其中，
上述相位同步电路具备：上述相位比较器，对上述基准时钟信号的相位和上述反馈信号的相位进行比较；电压控制振荡器，输出基于该相位比较器的输出而进行了频率控制后的上述相位同步时钟信号；以及分频器，对上述相位同步时钟信号进行分频来生成上述反馈信号。
4.根据权利要求1至权利要求3中的任意一项所述的半导体装置，其中，
上述半导体装置还包括第三触发器，上述第三触发器与上述基准时钟信号取得同步地取入外部输入信号并输出上述输入信号。
5.根据权利要求4所述的半导体装置，其中，
上述第三触发器在上述基准时钟信号的上升沿取入上述外部输入信号。
6.一种半导体装置，具备：
相位同步电路，被输入第一时钟信号并输出第二时钟信号，对上述第二时钟信号进行分频来生成反馈信号；
第一触发器，基于上述反馈信号而被输入与上述第一时钟信号同步的第一信号，并输出第二信号；以及
第二触发器，基于上述第二时钟信号而被输入上述第二信号，并输出输出信号。
CN202010200892.5A 2019-03-26 2020-03-20 半导体装置 Pending CN111756370A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-059399 2019-03-26
JP2019059399A JP7393079B2 (ja) 2019-03-26 2019-03-26 半導体装置

Publications (1)

Publication Number Publication Date
CN111756370A true CN111756370A (zh) 2020-10-09

Family

ID=72604336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010200892.5A Pending CN111756370A (zh) 2019-03-26 2020-03-20 半导体装置

Country Status (3)

Country Link
US (2) US11190193B2 (zh)
JP (1) JP7393079B2 (zh)
CN (1) CN111756370A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085818A1 (en) * 2019-03-26 2022-03-17 Lapis Semiconductor Co., Ltd. Semiconductor device
CN114740920A (zh) * 2022-03-22 2022-07-12 上海欧菲智能车联科技有限公司 加热控制电路、加热控制方法及相关装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102484A (ja) * 1985-10-28 1987-05-12 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH09181593A (ja) * 1995-12-26 1997-07-11 Toshiba Corp ディジタル出力段回路
EP1246368A2 (en) * 2001-03-27 2002-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2004248123A (ja) * 2003-02-17 2004-09-02 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US20090041173A1 (en) * 2005-11-14 2009-02-12 Lin Wen T Data clock recovery system using digital arrival-time detector
JP2011075699A (ja) * 2009-09-29 2011-04-14 Seiko Epson Corp 表示コントローラ及び電子機器
CN102609386A (zh) * 2010-12-03 2012-07-25 罗姆股份有限公司 串行数据的接收电路、接收方法及传输系统、传输方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1195899A (en) * 1967-11-21 1970-06-24 Mini Of Technology Improvements in or relating to Synchronising Arrangements in Digital Communications Systems.
US4604582A (en) * 1985-01-04 1986-08-05 Lockheed Electronics Company, Inc. Digital phase correlator
GB2193180B (en) * 1986-07-31 1990-02-14 Ibm A conveyor system including a buffer store
JPS63281519A (ja) * 1987-05-13 1988-11-18 Noboru Yamaguchi 同期クロック信号発生装置
US5475381A (en) * 1992-01-28 1995-12-12 Servio Logic Corp. High speed infrared communications system using pulse sets
US5191295A (en) * 1992-03-11 1993-03-02 Ltx Corporation Phase shift vernier for automatic test systems
KR950008461B1 (ko) * 1992-03-18 1995-07-31 재단법인 한국전자통신연구소 Nrz 데이터 비트 동기 장치
US5349612A (en) * 1992-06-19 1994-09-20 Advanced Micro Devices, Inc. Digital serializer and time delay regulator
JP3240762B2 (ja) * 1993-07-26 2001-12-25 ソニー株式会社 光記録媒体の再生方法及び再生装置
US5442324A (en) * 1994-09-23 1995-08-15 At&T Corp. Digital-controlled oscillator
US5777967A (en) * 1995-04-05 1998-07-07 Matsushita Electric Industrial Co., Ltd. Optical disk device
US5546434A (en) * 1995-05-16 1996-08-13 Intel Corporation Dual edge adjusting digital phase-locked loop having one-half reference clock jitter
JPH10134481A (ja) * 1996-10-30 1998-05-22 Nippon Columbia Co Ltd 光ディスク装置
US6002279A (en) * 1997-10-24 1999-12-14 G2 Networks, Inc. Clock recovery circuit
JP3424549B2 (ja) * 1998-04-10 2003-07-07 横河電機株式会社 スイッチトキャパシタ回路
KR100301043B1 (ko) * 1998-08-08 2001-09-06 윤종용 지연동기루프의위상비교기및지연동기방법
US6721255B1 (en) * 1998-10-28 2004-04-13 Matsushita Electric Industrial Co., Ltd. Device and method for recording data to optical disk using recording pulse with corrected edge position
CA2270516C (en) * 1999-04-30 2009-11-17 Mosaid Technologies Incorporated Frequency-doubling delay locked loop
US6424688B1 (en) * 1999-10-27 2002-07-23 Advanced Micro Devices, Inc. Method to transfer data in a system with multiple clock domains using clock skipping techniques
US6674772B1 (en) * 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
US6760392B1 (en) * 1999-11-12 2004-07-06 Advanced Micro Devices, Inc. Method and apparatus to provide fixed latency early response in a system with multiple clock domains with fixable clock ratios
US6329850B1 (en) * 1999-12-27 2001-12-11 Texas Instruments Incorporated Precision frequency and phase synthesis
US6959063B1 (en) * 2000-02-29 2005-10-25 Telefonaktiebolaget L M Ericsson (Publ) Fractional-N phase locked loop
JP2001345791A (ja) 2000-05-30 2001-12-14 Hitachi Ltd クロック生成回路および通信用半導体集積回路
FR2818467A1 (fr) * 2000-11-22 2002-06-21 Cs Telecom Dispositif de recuperation de l'horloge sur un signal entrant
JP2002313880A (ja) * 2001-04-19 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003198339A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 半導体装置
WO2003061129A1 (fr) * 2002-01-16 2003-07-24 Mitsubishi Denki Kabushiki Kaisha Circuit generateur d'impulsions
JP2003330445A (ja) * 2002-05-15 2003-11-19 Fujitsu Ltd 表示装置
US6897699B1 (en) * 2002-07-19 2005-05-24 Rambus Inc. Clock distribution network with process, supply-voltage, and temperature compensation
JP4158465B2 (ja) * 2002-09-10 2008-10-01 日本電気株式会社 クロック再生装置、および、クロック再生装置を用いた電子機器
JP4196657B2 (ja) * 2002-11-29 2008-12-17 株式会社日立製作所 データ再生方法およびデジタル制御型クロックデータリカバリ回路
JP4181908B2 (ja) 2003-03-28 2008-11-19 キヤノン株式会社 クロック乗換回路
JP4480536B2 (ja) * 2003-12-05 2010-06-16 株式会社リコー データリカバリ方法およびデータリカバリ回路
US7109760B1 (en) * 2004-01-05 2006-09-19 Integrated Device Technology, Inc. Delay-locked loop (DLL) integrated circuits that support efficient phase locking of clock signals having non-unity duty cycles
US7279938B1 (en) * 2004-01-05 2007-10-09 Integrated Device Technology, Inc. Delay chain integrated circuits having binary-weighted delay chain units with built-in phase comparators therein
JP2005223829A (ja) * 2004-02-09 2005-08-18 Nec Electronics Corp 分数分周回路及びこれを用いたデータ伝送装置
US7053719B2 (en) * 2004-03-11 2006-05-30 Agilent Technologies, Inc. Controlling a voltage controlled oscillator in a bang-bang phase locked loop
US7298188B2 (en) * 2004-04-30 2007-11-20 Fujitsu Limited Timing adjustment circuit and memory controller
TWI288478B (en) * 2004-08-26 2007-10-11 Realtek Semiconductor Corp High voltage tolerance output stage
US7034591B2 (en) * 2004-08-30 2006-04-25 Texas Instruments Incorporated False-lock-free delay locked loop circuit and method
US7487379B2 (en) * 2004-11-22 2009-02-03 Rmi Corporation High performance integrated circuit with low skew clocking networks and improved low power operating mode having reduced recovery time
US7287105B1 (en) * 2005-01-12 2007-10-23 Advanced Micro Devices, Inc. Asynchronous-mode sync FIFO having automatic lookahead and deterministic tester operation
US20090135885A1 (en) * 2005-11-07 2009-05-28 Keystone Semiconductor, Inc. Non-linear feedback control loops as spread spectrum clock generator
US7323940B2 (en) * 2006-02-28 2008-01-29 Agilent Technologies, Inc. Adaptive cycle-slipped detector for unlock detection in phase-locked loop applications
CN100403036C (zh) * 2006-03-10 2008-07-16 中国航天科技集团公司第五研究院第五一四研究所 一种电功率测量方法及其测量装置
KR100834393B1 (ko) * 2006-10-31 2008-06-04 주식회사 하이닉스반도체 클럭 데이터 복원장치.
US8315349B2 (en) * 2007-10-31 2012-11-20 Diablo Technologies Inc. Bang-bang phase detector with sub-rate clock
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
US8433019B2 (en) * 2009-07-24 2013-04-30 Electronics And Telecommunications Research Institute System and apparatus for synchronization between heterogeneous periodic clock domains, circuit for detecting synchronization failure and data receiving method
JP5451318B2 (ja) * 2009-10-29 2014-03-26 ラピスセミコンダクタ株式会社 伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法
US8502581B1 (en) * 2010-02-06 2013-08-06 Ion E. Opris Multi-phase digital phase-locked loop device for pixel clock reconstruction
JP5743063B2 (ja) * 2011-02-09 2015-07-01 ラピスセミコンダクタ株式会社 半導体集積回路、半導体チップ、及び半導体集積回路の設計手法
JP5653791B2 (ja) * 2011-02-18 2015-01-14 ラピスセミコンダクタ株式会社 Ｆｓｋ復調回路
US8368571B2 (en) * 2011-03-31 2013-02-05 Analog Devices, Inc. Pipelined ADC having error correction
CN102522950B (zh) * 2012-01-06 2015-04-29 开曼群岛威睿电通股份有限公司 具有输出信号转换率控制的电子芯片
JP5993174B2 (ja) * 2012-03-26 2016-09-14 ラピスセミコンダクタ株式会社 データ受信回路及びデータ受信方法
JP6121135B2 (ja) * 2012-10-31 2017-04-26 ラピスセミコンダクタ株式会社 同期化回路及びこれを含むクロックデータリカバリ回路
JP6060637B2 (ja) * 2012-11-14 2017-01-18 株式会社ソシオネクスト 並直列変換回路、インタフェース回路、及び制御装置
CN104065367B (zh) * 2013-03-20 2017-11-07 江苏多维科技有限公司 一种低功耗磁电阻开关传感器
JP6130239B2 (ja) * 2013-06-20 2017-05-17 ラピスセミコンダクタ株式会社 半導体装置、表示装置、及び信号取込方法
US8952736B1 (en) * 2013-10-09 2015-02-10 Nvidia Corporation Method and system for quantization-free and phase-dithered fractional-N generation for phase-locked-loops
EP2916141B1 (en) * 2014-03-06 2024-07-10 Acconeer AB A transmitter-receiver system
JP6268020B2 (ja) * 2014-03-26 2018-01-24 ラピスセミコンダクタ株式会社 クロック生成方法および半導体装置
WO2016061781A1 (en) * 2014-10-23 2016-04-28 Lattice Semiconductor Corporation Phase locked loop with sub-harmonic locking prevention functionality
US9411361B2 (en) * 2014-11-14 2016-08-09 Cavium, Inc. Frequency division clock alignment using pattern selection
US9417655B2 (en) * 2014-11-14 2016-08-16 Cavium, Inc. Frequency division clock alignment
JP6480226B2 (ja) * 2015-03-25 2019-03-06 ラピスセミコンダクタ株式会社 スキュー調整装置
US9543970B2 (en) * 2015-04-17 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Circuit for digitizing phase differences, PLL circuit and method for the same
CN105223555B (zh) * 2015-09-22 2017-12-26 北京理工雷科电子信息技术有限公司 一种宽带低噪声调频信号源
US9634678B1 (en) * 2016-02-25 2017-04-25 Silicon Laboratories Inc. Feedback control system with rising and falling edge detection and correction
JP6788996B2 (ja) * 2016-04-27 2020-11-25 ラピスセミコンダクタ株式会社 半導体装置、映像表示システムおよび映像信号出力方法
JP2018074231A (ja) * 2016-10-25 2018-05-10 凸版印刷株式会社 位相同期ループ
JP6809932B2 (ja) * 2017-02-23 2021-01-06 ラピスセミコンダクタ株式会社 半導体装置及びデータ同期方法
JP7040897B2 (ja) * 2017-03-30 2022-03-23 ラピスセミコンダクタ株式会社 半導体装置、非接触電子装置、および周期検出方法
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置
CN110830041B (zh) * 2019-11-25 2023-09-15 上海华力微电子有限公司 占空比50%的连续整数分频器及包括其的锁相环电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102484A (ja) * 1985-10-28 1987-05-12 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH09181593A (ja) * 1995-12-26 1997-07-11 Toshiba Corp ディジタル出力段回路
EP1246368A2 (en) * 2001-03-27 2002-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2004248123A (ja) * 2003-02-17 2004-09-02 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US20090041173A1 (en) * 2005-11-14 2009-02-12 Lin Wen T Data clock recovery system using digital arrival-time detector
JP2011075699A (ja) * 2009-09-29 2011-04-14 Seiko Epson Corp 表示コントローラ及び電子機器
CN102609386A (zh) * 2010-12-03 2012-07-25 罗姆股份有限公司 串行数据的接收电路、接收方法及传输系统、传输方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085818A1 (en) * 2019-03-26 2022-03-17 Lapis Semiconductor Co., Ltd. Semiconductor device
US11728815B2 (en) * 2019-03-26 2023-08-15 Lapis Semiconductor Co., Ltd. Semiconductor device
CN114740920A (zh) * 2022-03-22 2022-07-12 上海欧菲智能车联科技有限公司 加热控制电路、加热控制方法及相关装置
CN114740920B (zh) * 2022-03-22 2024-04-09 上海欧菲智能车联科技有限公司 加热控制电路、加热控制方法及相关装置

Also Published As

Publication number Publication date
US11728815B2 (en) 2023-08-15
JP7393079B2 (ja) 2023-12-06
US11190193B2 (en) 2021-11-30
JP2020161983A (ja) 2020-10-01
US20220085818A1 (en) 2022-03-17
US20200313679A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US10511312B1 (en) Metastable-free output synchronization for multiple-chip systems and the like
US7756232B2 (en) Clock and data recovery circuit
US7924071B2 (en) Synchronization detection circuit, pulse width modulation circuit using the same, and synchronization detection method
US7414451B2 (en) Clock generator for semiconductor memory apparatus
US6873669B2 (en) Clock signal reproduction device
KR20090074412A (ko) 분주회로 및 이를 이용한 위상 동기 루프
US20020030522A1 (en) Oversampling clock recovery circuit
US8754686B2 (en) Delay control circuit and clock generation circuit including the same
US11728815B2 (en) Semiconductor device
US7071750B2 (en) Method for multiple-phase splitting by phase interpolation and circuit the same
JP2008219866A (ja) 半導体メモリ装置及びその駆動方法
TWI465045B (zh) 延遲鎖定迴路及時脈訊號產生方法
US6384647B1 (en) Digital clock multiplier and divider with sychronization during concurrences
US8866556B2 (en) Phase shift phase locked loop
US20080303565A1 (en) Dll circuit and related method for avoiding stuck state and harmonic locking utilizing a frequency divider and an inverter
JP4015254B2 (ja) ロック検出回路及びｐｌｌ周波数シンセサイザ
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US6977539B1 (en) Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews
US20100239059A1 (en) Transmission method and transmission apparatus
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
JP6863373B2 (ja) 検出装置および検出方法
US7170963B2 (en) Clock recovery method by phase selection
JP4750739B2 (ja) 位相同期回路
EP4150760B1 (en) Frequency doubler based on phase frequency detectors using rising edge delay
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination