JP2002313880A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JP2002313880A
JP2002313880A JP2001121176A JP2001121176A JP2002313880A JP 2002313880 A JP2002313880 A JP 2002313880A JP 2001121176 A JP2001121176 A JP 2001121176A JP 2001121176 A JP2001121176 A JP 2001121176A JP 2002313880 A JP2002313880 A JP 2002313880A
Authority
JP
Japan
Prior art keywords
manufacturing
integrated circuit
semiconductor integrated
circuit device
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001121176A
Other languages
English (en)
Inventor
Michiyuki Shimizu
道行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001121176A priority Critical patent/JP2002313880A/ja
Priority to TW091103411A priority patent/TW536772B/zh
Priority to US10/091,478 priority patent/US6788996B2/en
Publication of JP2002313880A publication Critical patent/JP2002313880A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32254—Work sequence, alternative sequence
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling

Abstract

(57)【要約】 【課題】 半導体集積回路装置の生産ラインにおける製
造時間を短縮する。 【解決手段】 ロットＬ内の複数枚のウエハを、製造装
置Ｍ１〜Ｍ４の台数に応じて同数枚ずつに分割する。分
割されたウエハの一群の各々を複数の分割キャリアＳＣ
の各々に収容した状態で、複数の製造装置Ｍ１〜Ｍ４の
各々に割り当てて、複数の製造装置Ｍ１〜Ｍ４で並列的
にウエハに対して枚葉処理を施すようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、半導体集積回路装置の生産
ラインにおける生産管理技術に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】半導体集積回路装置の生産は、一般に、
ロットをもとに管理する。１ロットは、通常、例えば２
５枚程度の複数枚のウエハの集合体で構成されている。
半導体集積回路装置の生産ラインでは、ロット単位で、
すなわち、１ロットを構成する複数枚のウエハを１つの
キャリアに収納した状態で、製品の生産進行管理や処理
装置割付制御の他、製造装置間の搬送を行うようになっ
ている。そして、本発明者らが検討した生産管理技術で
は、１ロット（１キャリア）をそのまま１台の製造装置
に割り当てて、その製造装置でロット内の各ウエハに対
して１枚ずつ処理を施すようにしている。
【０００３】なお、半導体集積回路装置の生産ラインに
係る技術については、例えば特開２０００−３３２０８
０号公報に記載があり、複数の異なった処理部を枚葉搬
送機構で結び、個々の処理部に半導体基板を１枚ずつ搬
送できるようにした構成が開示されている。
【０００４】また、例えば特開平５−３４３４９７号公
報には、カセットストック部の所定のカセットに収納さ
れた検査対象の複数枚のウエハを、一枚ずつ取り出して
複数のウエハ検査部に搬送し、ウエハ検査部で検査が終
了したウエハを元のカセットに搬送して収納するウエハ
搬送技術が開示されている。
【０００５】また、例えば特開平３−２８９１５２号公
報には、カセットに収容されたウエハを搬送手段によっ
て１枚ずつ取り出した後、その搬送手段をコンピュータ
制御によって搬送路に沿って駆動させ、その搬送路の両
側に配置されている複数の測定部の各々に自動的に搬入
し検査する一連の検査工程技術について開示がある。
【０００６】また、例えば特開平５−１３６２１９号公
報には、ストッカと検査装置との間に半導体ウエハを搬
送する搬送機構と、その半導体ウエハの電気的特性を検
査するためのプローブカードを搬送する搬送機構とを設
け、検査対象の半導体ウエハに応じた検査を行えるよう
にする技術が開示されている。
【０００７】また、例えば特開平１１−４５９１６号公
報には、半導体ウエハを試験するプロービングステーシ
ョンを複数個備え、各プロービングステーションにおい
て半導体ウエハを１枚ずつ試験する技術が開示されてい
る。
【０００８】
【発明が解決しようとする課題】ところで、近年、半導
体集積回路装置の生産ラインにおいては、如何にして半
導体集積回路装置の製造時間の短縮（ＱＴＡＴ；Quick
Turn Around Time）を図るかが重要な課題となってい
る。
【０００９】本発明者らが検討した半導体集積回路装置
のＱＴＡＴ技術としては、ロットサイズ（キャリア内に
収容されるウエハの枚数）を小さくする方法がある。こ
れにより、ロット内のウエハの処理待ち時間を短縮で
き、１工程当たりの製造時間を短縮することができる。
そこで、半導体集積回路装置の製造装置における枚葉処
理装置ではウエハを１枚ずつ処理することから、ロット
サイズが１枚となるようにすることで、さらに製造時間
を短縮することが期待できる。しかし、ロットサイズを
１枚にあるいは極端に小さくすると、次のような課題が
生じることが本発明者によって初めて見い出された。す
なわち、生産ライン内のキャリア数が増え、製造装置間
（工程間）のキャリア搬送の負荷が増大し、かえって生
産効率を阻害する場合がある等のような課題である。
【００１０】本発明の目的は、半導体集積回路装置の生
産ラインにおける製造時間を短縮することのできる技術
を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１３】すなわち、本発明は、管理単位内の複数枚
のウエハを分割して、複数の同一枚葉処理装置に割り当
てて、複数の同一枚葉処理装置で並列的にウエハに対し
て処理を施す工程を有するものである。
【００１４】また、本発明は、管理単位内の複数枚のウ
エハを、異なる製造工程毎に、その製造工程で決められ
る規則で分割する工程、その分割されたウエハを各製造
工程における複数の同一枚葉処理装置に割り当てて、そ
の複数の同一枚葉処理装置で並列的にウエハに対して処
理を施す工程を有するものである。
【００１５】また、本発明は、管理単位の複数枚のウエ
ハを製造工程に搬送する工程、前記管理単位の複数枚の
ウエハを、前記製造工程で用いる複数の同一枚葉処理装
置の一群に応じて分割する工程、前記分割されたウエハ
を、前記複数の同一枚葉処理装置に割り当てて、その複
数の同一枚葉処理装置で並列的にウエハに対して処理を
施す工程を有するものである。
【００１６】また、本発明は、前記分割されたウエハを
搬送容器に収容した状態で前記複数の同一枚葉処理装置
に割り当てるものである。
【００１７】また、本発明は、前記分割処理後に用いる
空の搬送容器の管理および動作制御を行うものである。
【００１８】また、本発明は、前記分割処理後の１また
は複数枚のウエハを収容するための空の搬送容器を管理
するものである。
【００１９】また、本発明は、前記分割処理後の１また
は複数枚のウエハを収容するための空の搬送容器を管理
し、その空の搬送容器を、前記分割処理を行う装置に自
動的に搬送するものである。
【００２０】
【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。
【００２１】１．半導体集積回路装置というときは、特
に単結晶シリコン基板上に作られるものだけでなく、特
にそうでない旨が明示された場合を除き、ＳＯＩ(Silic
on On Insulator)基板やＴＦＴ(Thin Film Transistor)
液晶製造用基板などといった他の基板上に作られるもの
を含むものとする。
【００２２】２．ウエハとは、半導体集積回路装置の製
造に用いる単結晶シリコン基板（半導体ウエハまたは半
導体基板とも言い、一般にほぼ円板形）、ＳＯＳ（Sili
conOn Sapphire）基板、ガラス基板、その他の絶縁、半
絶縁または半導体基板などやそれらを複合した基板をい
う。
【００２３】３．半導体集積回路チップまたは半導体チ
ップ（以下、単にチップという）とは、ウエハ工程が完
了したウエハを単位回路群に分割したものを言う。
【００２４】４．枚葉処理とは、ウエハに対して各種の
処理を行う場合に、ウエハを１枚または２枚ずつ処理す
る方式を言う。処理条件をウエハ毎に制御できるので、
処理の精度や再現性に優れ、さらに、装置自体の小型化
に有利である。
【００２５】５．管理単位とは、等しい条件下で処理が
成される複数枚のウエハまたは所定の目的をもって取り
まとめられた複数枚のウエハの集合体で構成された半導
体集積回路装置の生産管理の単位である。一般的にはロ
ットが管理単位とされている。工完管理単位、生産進行
単位、生産単位、処理単位、注文単位または搬送単位と
同等またはこれらを含むものである。
【００２６】６．ロットサイズとは、ウエハを搬送する
ための搬送手段（キャリア）内に収容されるウエハの枚
数をサイズとして表現している。例えばロットサイズが
１２枚とは、１ロットが１２枚のウエハで構成されてい
ることを意味している。
【００２７】７．ロットの分割とは、ロット生産から枚
葉生産に移行する際に、ロット（またはロットキャリ
ア）管理から、それとは別の細分化された管理単位に分
けることを言う。ロットの分割後（再びロットに編成さ
れる前）の半導体集積回路装置の生産管理は、分割後の
１または複数枚のウエハを搬送するための搬送手段（分
割キャリア）の単位またはウエハの単位で管理される。
【００２８】８．ロットキャリアとは、ロットを構成す
るウエハの集合体を収納するキャリアを言う。
【００２９】９．分割キャリアとは、ロットを分割して
得た１または複数枚のウエハを収納するキャリアを言
う。本実施の形態では、特に限定されるものではない
が、分割キャリア内の１または複数枚のウエハ群のこと
を分割体と言う（分割ロットまたはグループとも言
う）。ウエハが収容された分割キャリアを分割体と見る
こともできる。
【００３０】１０．連続搬送とは、キャリアを、搬送路
から製造装置へ搬送する工程中において、ストッカ等の
ようなキャリア保持部を介することなく、連続的に自動
搬送することを言う。
【００３１】１１．前工程とは、ウエハプロセスともい
い、一般的に、鏡面研磨を施したウエハの主面上に素子
を形成し、配線層を形成し、表面保護膜を形成した後、
ウエハに形成された複数のチップの各々の電気的試験を
プローブ等により行える状態にするまでの工程を言う。
【００３２】１２．後工程とは、前工程後の工程であっ
て、前工程の完了したウエハをチップ毎に分割し、良品
のチップの微小電極からリード線に配線を取り出す工程
と、これらを周囲環境から保護する封止工程等とを経
て、最終製品の形にするまでの工程を言う。
【００３３】１３．工程間搬送とは、半導体集積回路装
置の製造工程において、各製造プロセス群を１つの工程
ととらえ、それら工程を結ぶ搬送を言う。一般に、工程
には、その工程用のストッカ（保管設備）が存在する。
工程間搬送は、そのストッカ間の搬送となることが多
い。
【００３４】１４．工程内搬送とは、半導体集積回路装
置の製造工程において、各製造プロセス群を１つの工程
ととらえ、それら工程内における搬送を言う。一般に、
工程には、その工程用のストッカ（保管設備）が存在す
る。工程内搬送は、そのストッカと製造装置または製造
装置間の搬送となる。
【００３５】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００３６】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００３７】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００３８】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００３９】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
【００４０】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。
【００４１】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
【００４２】（実施の形態１）図１は、半導体集積回路
装置の生産ラインにおける処理工程Ａ〜Ｆにおける処理
能力、製造装置台数およびロットサイズ毎の工程別ＴＡ
Ｔの一例を示している。半導体集積回路装置の生産ライ
ンにおいては、通常、各処理工程Ａ〜Ｆの能力（時間当
たりのウエハの処理枚数）が均等化するようにライン能
力を設計している。しかし、各処理工程Ａ〜Ｆの処理時
間は、例えば処理工程Ａではウエハ処理時間が３０分か
かるのに対して、処理工程Ｅではウエハ処理時間が２時
間かかる等、均等化していないのが一般的である。そこ
で、処理能力の均等化を図るべく、各処理工程Ａ〜Ｆに
応じて使用する製造装置台数を変えることが必要とされ
ている。例えば処理工程Ｅの製造装置は、処理工程Ａの
４倍となるようにライン設計がなされる。
【００４３】製品製造の全体のＴＡＴは、各処理工程Ａ
〜ＦのＴＡＴに依存し、処理時間の長い工程のＴＡＴを
短縮することが製品の全体のＴＡＴを短縮するのに有効
である。その方法として、ロットサイズを小さくする方
法がある。例えばロットサイズを２５枚とした場合、製
品全体のＴＡＴが１２５×ｋ１時間となるのに対して、
ロットサイズを１２枚または２枚とした場合には、それ
ぞれ製品の全体のＴＡＴを６０×ｋ２時間、１０×ｋ３
（ｋ１〜ｋ３は、待ち時間等のような変数）時間とする
ことができる。しかし、半導体集積回路装置の実際の生
産ライン内において、ロットサイズを１枚にあるいは極
端に小さくすると、生産ライン内のキャリア数が増え、
製造装置間（工程間）のキャリア搬送（すなわち、生産
ライン全体で見たときのキャリア搬送）の負荷が増大
し、かえって半導体集積回路装置の全体的な生産効率を
阻害する場合がある等のような新たな課題が生じること
を本発明者が初めて見出した。
【００４４】本実施の形態は、半導体集積回路装置の生
産ラインにおいて、上記課題が生じないように、半導体
集積回路装置の全体のＱＴＡＴを可能とする方法を説明
するものである。
【００４５】図２は、本実施の形態の半導体集積回路装
置の一製造工程における基本的な構成を例示している。
符号のＬはロット、Ｍ１〜Ｍ４は製造装置を示してい
る。ここでは、ロットサイズが１２枚、製造装置Ｍ１〜
Ｍ４が４台の場合を例示している。製造装置Ｍ１〜Ｍ４
は、基本的に同一の処理能力を持ち、同一の処理を施す
ことが可能な枚葉処理装置である。
【００４６】まず、本実施の形態では、着工に先立っ
て、１つのロットＬを分割する。具体的には、１つのロ
ットＬを複数のキャリア（分割キャリア、分割体）に分
ける。分割数は、通常、当該製造工程で着工可能な製造
装置台数とする。例えば製造装置Ｍ１〜Ｍ４の全てで着
工可能であれば、４つの分割キャリアに分ける。各分割
キャリアには、基本的にウエハを均等に分ける。ここで
は、ロットサイズが１２枚なので、例えば各分割キャリ
アには、３枚ずつウエハを収容する。ただし、均等に分
けない方が効率的な処理が可能な場合は、各分割キャリ
アに配分されるウエハの枚数が異なるようにすることも
可能である。
【００４７】このように各分割キャリアを各製造装置Ｍ
１〜Ｍ４に割り当てて、各分割キャリアのウエハに対し
て１枚ずつ処理を施す。この際、複数の分割キャリアが
同時に着工され、複数の分割キャリア内のウエハが並列
的に処理されるように、各分割キャリアを各製造装置に
割り当てる。ここで言う同時に着工するとは、分割キャ
リアを、各製造装置の待ち行列に並べることなく、とい
う意味である。あるいは各分割キャリア間で着工時刻が
異なっても最終的には、最も速く処理が終了した分割キ
ャリアの時刻から時間的に大きな差が生じないように処
理が終了するように、という意味である。分割キャリア
を単純に製造装置の待ち行列に並べるならば、ＴＡＴ短
縮の効果は低減してしまう。例えば複数の分割キャリア
を全て同じ製造装置で着工するならば、分割を施さない
場合と同等となってしまう。そこで、複数の分割キャリ
アを同時に着工し、複数の分割キャリア内のウエハが並
列的に処理されるようにすることにより、各製造装置に
おいて、ロット内のウエハの処理待ち時間を短縮できる
ので、当該工程でのロット当たりのＴＡＴを短縮するこ
とができる。したがって、この方法は、半導体集積回路
装置の製造工程中で、特に、相対的に処理時間の長い工
程や処理時間の短縮が要求される工程に適用することが
好ましい。これにより、半導体集積回路装置の全体的な
ＱＴＡＴを実現することが可能となる。
【００４８】処理が終了した後、各分割キャリアのウエ
ハを一纏めにし（以下、キャリアを合成するとも言
う）、ロットに戻して次の製造工程に搬送する。このよ
うに処理後に、分割キャリアを合成することにより、上
記課題であるキャリア数の増大を防ぐことができ、生産
効率の低下を回避できる。この場合の合成は、もとのロ
ット体系に合わせてキャリアを合成しても良いが、必ず
しもそうしなくても良い。すなわち、別のロットキャリ
アに合成しても良い。図２では、製造装置Ｍ４が何らか
の理由（状況）で処理が遅れた場合に、製造装置Ｍ１〜
Ｍ３で着工した分割キャリアを合成する場合が例示され
ている。
【００４９】このようなロットを分割する方法は、その
製造工程に仕掛かっているロットの数が複数の場合も効
果的である。図３は、これを例示するもので、例えば４
つのロットＬが製造工程に不規則に一群となって到着し
た場合を示している。また、図４は、本発明者らが検討
した方法であって、１ロットを１つの製造装置に割り当
てる方法を比較のために示した図である。図３では、各
ロットＬ毎に、３枚のウエハずつに４分割し、その分割
したものを製造装置Ｍ１〜Ｍ４に割り当てる。この場
合、製造装置Ｍ１〜Ｍ４の処理能力が０．５時間（３０
分）とすると、１ロット目は１．５時間かかる。２ロッ
ト目は、１．５＋１．５＝３．０時間、３ロット目は、
４．５時間、４ロット目は６時間かかることになる。こ
の場合、この製造工程における１ロットの処理時間は
１．５時間となる。これに対して、図４の場合では、１
ロット（１２枚のウエハ）を１つの製造装置で処理する
ので、この製造工程における１ロットの処理時間は６時
間になる。また、図３の場合では、１つの製造装置で処
理が遅くなるようなら、他の製造装置に、続く他のロッ
トの分割キャリアを割り当てて処理することで処理の滞
りを小さくすることができ、その製造工程の処理時間を
遅延を小さくできる。これにより、半導体集積回路装置
の製造工程全体での流れをスムーズにすることができ
る。これに対して、図４の場合では１つのロットが１つ
の製造装置に対応しているので、１つの製造装置で処理
が遅くなれば、その最も遅くなったロットの時間がその
製造工程の処理時間に反映されてしまう。
【００５０】次に、図５は、本実施の形態の半導体集積
回路装置の製造システムの基本構成の一例を示してい
る。また、図６は、図５の製造システムにおける工程内
搬送の説明図を示している。さらに、図７は、図５の製
造システムにおける各種情報テーブルの説明図を示して
いる。なお、図５および図６においては、ウエハが収容
されてない空の分割キャリアＳＣ（ＳＣ１）にはハッチ
ングを付さず、ウエハが収容された分割キャリアＳＣ
（ＳＣ２）にハッチングを付すことで、これらが分かり
易くなるように区別した。
【００５１】この製造システム１は、図５に示すよう
に、生産ラインコントローラＭＬＣ、分割管理コントロ
ーラＳＬＣ、ロット搬送コントローラＬＣＣ、分割搬送
コントローラＳＣＣ、製造装置コントローラＭＣ、ロッ
トキャリアＬＣ、ソータＳ、工程内搬送手段ＣＩ、分割
キャリアＳＣおよび製造装置Ｍ１〜Ｍ４を有している。
【００５２】生産ラインコントローラＭＬＣは、製造シ
ステム１の全体の動作を制御している。この生産ライン
コントローラＭＬＣは、図７（ａ）に示すロット情報テ
ーブルを管理している。ロット情報テーブルには、ロッ
ト番号、ロットキャリアＩＤ（Identification Numbe
r）、ウエハＩＤ等のようなロットの情報が記されてい
る。
【００５３】分割管理コントローラＳＬＣは、ロット分
割後のキャリアの動作を管理している。この分割管理コ
ントローラＳＬＣは、図７（ｂ）に示す分割情報テーブ
ルおよび図７（ｃ）に示す分割管理テーブルを管理して
いる。分割情報テーブルには、ロット番号、ロットキャ
リアＩＤ、ウエハＩＤ等の他、これに対応するようにウ
エハの分割情報が記されている。また、分割管理テーブ
ルには、ロット番号、ロットキャリアＩＤ、ウエハＩＤ
等の他、これに対応するように分割キャリアの情報が記
されている。
【００５４】ロット搬送コントローラＬＣＣは、ロット
キャリアＬＣの搬送動作を制御している。ロットキャリ
アＬＣは、ロットを構成する複数枚のウエハを収容する
ための搬送容器である。分割搬送コントローラＳＣＣ
は、空の分割キャリアＳＣおよびウエハを収容した分割
キャリアＳＣの搬送動作を制御している。すなわち、本
実施の形態では、分割管理コントローラＳＬＣおよび分
割搬送コントローラＳＣＣを導入し、分割キャリアＳＣ
（分割ロット、分割体）を工程内搬送可能な構成とされ
ている。分割キャリアＳＣは、ロットを分割することで
得られた１または複数枚のウエハ群（分割体）を収容す
るための搬送容器である。分割キャリアＳＣに収容され
るウエハは、本実施の形態の趣旨から言ってロット内の
ウエハの枚数より少ない。本実施の形態では、空の分割
キャリアＳＣの情報（所在、ＩＤ等）を自動的に管理
し、これをソータＳに自動搬送する機能を有している。
これにより、搬送経路中における空の分割キャリアの搬
送動作を良好にでき、かつ、ウエハを収納するときの収
納処理を円滑に行うことが可能となっている。ソータＳ
は、前記のようにロットを分割し、分割して得られた１
または複数枚のウエハ（分割体）を、別々の空の分割キ
ャリア内に収容する機能を有している。製造装置コント
ローラＭＣは、各製造装置Ｍ１〜Ｍ４の処理動作を制御
している。
【００５５】次に、この製造システム１の動作を説明す
る。まず、ロットＬが当該製造工程に到着すると、分割
管理コントーラＳＬＣは、製造装置Ｍ１〜Ｍ４の一群の
中から着工可能な製造装置をＮ台選択する。続いて、分
割搬送コントローラＳＣＣは、分割管理コントローラＳ
ＬＣから伝送された分割情報テーブルに基づき、ソータ
Ｓを動作させてロットを分割する。この時、ソータＳ
は、ウエハＩＤと分割キャリアＩＤとの整合を取り、そ
の情報を分割搬送コントーラＳＣＣから分割管理コント
ーラＳＬＣに伝送して分割管理テーブル内に記憶する。
【００５６】また、分割搬送コントローラＳＣＣは、ロ
ット分割数分の空の分割キャリアＳＣ１（図６参照）を
用意し、これを工程内搬送手段ＣＩを通じてソータＳに
搬送する。そして、ソータＳでは、ロットＬを分割する
ことで得られたウエハを、その空の分割キャリアＳＣ１
に所定個ずつ移す。その後、分割搬送コントローラＳＣ
Ｃは、ウエハを収容した複数の分割キャリアＳＣ２を、
工程内搬送手段ＣＩを通じて各製造装置Ｍ１〜Ｍ４に搬
送する。これ以降は、前記したように各製造装置Ｍ１〜
Ｍ４において並列的にウエハに対する処理を進める。
【００５７】上記ロットの分割は、分割管理コントロー
ラＳＬＣが製造装置群の情報に応じて指示するようにな
っている。基本的には、各分割キャリアＳＣ内のウエハ
の枚数が同数となるように分割する。例えば製造装置Ｍ
１〜Ｍ４が着工可能であれば、１ロットの１２枚のウエ
ハを、３枚、３枚、３枚、３枚に分割する。ただし、製
造装置群の各々の製造装置の稼働状況や仕掛かり状況に
応じて分割することもできる。例えば製造装置Ｍ１〜Ｍ
４に、それぞれ２枚、０枚、１枚、１枚のウエハが仕掛
かっている場合には、１ロットの１２枚のウエハを、２
枚、４枚、３枚、３枚に分割する。これにより、この製
造工程における各製造装置Ｍ１〜Ｍ４の負荷が均等にす
ることが可能となる。また、例えば製造装置Ｍ４が計画
的に停止する場合には、１ロットの１２枚のウエハを、
４枚、４枚、４枚というように、３分割して３台の製造
装置Ｍ１〜Ｍ３で処理を施すようにすることもできる。
これにより、製造装置の状況に応じて柔軟な対応が可能
となる。
【００５８】次に、本実施の形態の半導体集積回路装置
の製造方法を適用した具体的な製造工程の一例を図８〜
図１２により説明する。
【００５９】ここでは、本発明の技術思想を、例えばウ
エハテスト工程に適用した場合について説明する。ウエ
ハテスト工程は、図８（ａ）に示すように、前工程の
後、後工程の前に、ウエハ上のチップの外部端子上にプ
ローブ針を当てて、そのチップの電気的特性を試験する
工程である。この工程に、本実施の形態を適用したの
は、例えば次の理由からである。すなわち、ウエハの大
口径化に伴い、１枚のウエハに形成されるチップの数が
増えた結果、１枚のウエハにかかるテスト時間が長くな
るからである。
【００６０】図８（ｂ）は、本実施の形態のウエハテス
ト工程部１Ｔの構成例を示している。ウエハテスト工程
部１Ｔは、ロットキャリアストッカＬＣＳ１，ＬＣＳ
２、ソータＳ、分割キャリア移載機ＳＣＭ１，ＳＣＭ
２、工程内搬送手段ＣＩ１，ＣＩ２および複数台のウエ
ハテスタ部ＷＴＭの一群を有している。ウエハテスト工
程部１Ｔは、清浄度が中程度（例えばクラス１００）の
クリーンルーム内に構築されている。
【００６１】ロットキャリアストッカＬＣＳ１は、前工
程が終了した複数枚のウエハを収容するロットキャリア
を一時的に保管する自動倉庫である。また、ロットキャ
リアストッカＬＣＳ２は、テストが終了した複数枚のウ
エハを収容するロットキャリアを一時的に保管する自動
倉庫である。１つのロットキャリアには、例えば１２枚
のウエハが収容されている。
【００６２】図９（ａ）は、この段階のウエハ２の全体
平面図、（ｂ）は（ａ）のウエハ２に形成されたチップ
２Ｃの拡大平面図、（ｃ）は（ｂ）に対する変形例であ
るチップ２Ｃの拡大平面図をそれぞれ示している。ウエ
ハ２は、例えば直径３００ｍｍ程度の平面略円形状の単
結晶シリコン基板を基本構成としてなり、その主面（デ
バイス形成面）には、例えば平面四角形状の複数のチッ
プ２Ｃが形成されている。この段階の各チップ２Ｃに
は、既に、例えば８Ｍ（メガ）−ＳＲＡＭ（Static Ran
dom Access Memory）等のような所定の半導体集積回路
が形成されており、図９（ｂ）または図９（ｃ）に示す
ように、複数個の外部端子３が規則的に並んで配置され
ている。外部端子３は、例えばアルミニウム等のような
金属からなり、チップ２Ｃに形成された半導体集積回路
の電極を引き出すための端子である。図９（ｂ）、
（ｃ）は外部端子３の配置が異なるものを例示してお
り、図９（ｂ）では、外部端子３がチップ２Ｃの外周に
沿って配置されている場合が示され、また、図９（ｃ）
では、外部端子３がチップ２Ｃの中央に配置されている
場合が示されている。外部端子３には、ボンディングワ
イヤが接続される場合やバンプ電極が形成される場合が
ある。
【００６３】また、本実施の形態では、工程間搬送で用
いるロットキャリアと、工程内搬送で用いる分割キャリ
アとで異なるものを用いている。図１０（ａ）はロット
キャリア（第１搬送容器）ＬＣを示し、（ｂ）は分割キ
ャリア（第２搬送容器）ＳＣを示している。ロットキャ
リアＬＣとしては、例えばフープ（ＦＯＵＰ；FrontOpe
ning Unified Pod）と呼ばれる搬送容器が使用されてい
る。このフープは、ウエハ収納部を外部の雰囲気から遮
断して密閉状態とすることが可能なウエハ搬送容器であ
り、ウエハ２を支持する支持部４ａと、これを支持し、
かつ、ウエハ収納部を形成する筐体部４ｂと、ロットキ
ャリアＬＣの情報を識別可能とするための識別ＩＤ部４
ｃとを有している。識別ＩＤ部４ｃの情報を、光センサ
等のような非接触型センサによって読み取ることによ
り、ロットキャリアＬＣの管理が可能となっている。
【００６４】また、分割キャリアＳＣとしては、例えば
オープンカセットと呼ばれる搬送容器が使用されてい
る。このオープンカセットは、ウエハ収納部が、外部の
雰囲気から完全には遮断されず、開放状態とされている
ウエハ搬送容器であり、ウエハ２を支持する支持部５ａ
と、これを支持し、かつ、ウエハ収納部を形成する筐体
部５ｂと、分割キャリアＳＣの情報を識別可能とするた
めの識別ＩＤ部５ｃとを有している。識別ＩＤ部５ｃの
情報を、光センサ等のような非接触型センサによって読
み取ることにより、上記分割管理コントローラや分割搬
送コントローラによる分割キャリアＳＣ（空の分割キャ
リアＳＣおよびウエハ２が収容された分割キャリアＳＣ
の両方）の管理が可能となっている。
【００６５】分割キャリアＳＣは、ウエハ収納枚数がロ
ットキャリアＬＣに比べて少なくて済むので、図１０に
示すように、その高さ方向（複数枚のウエハ２が積み重
ねられる方向）の寸法が、ロットキャリアＬＣの高さ方
向の寸法に比べて小さくなっている。また、分割キャリ
アＳＣは、工程内搬送手段ＣＩ１，ＣＩ２の搬送動作に
対応可能になっている。工程内搬送手段において、この
ような小型の分割キャリアＳＣを用いることで空間効率
の向上を図ることが可能となる。これにより、分割キャ
リアＳＣの数の増大にも対応可能である。ただし、分割
キャリアＳＣとしてフープを用いることも可能である。
また、カセット形式のものに代えて、１または複数枚の
ウエハを保持可能な搬送アームを有する搬送手段を用い
ることもできる。
【００６６】また、図８（ｂ）の分割キャリア移載機Ｓ
ＣＭ１は、空の分割キャリアＳＣをソータＳに自動的に
移し換え、かつ、ウエハ２が収容された分割キャリアＳ
Ｃを、ソータＳから工程内搬送手段ＣＩ１に自動的に移
し換える装置である。また、分割キャリア移載機ＳＣＭ
２は、テストが収容したウエハ２を収容する分割キャリ
アＳＣを工程内搬送手段ＣＩ１からソータＳに自動的に
移し換える一方、空になった分割キャリアを工程内搬送
手段ＣＩ１に自動的に移し換える装置である。
【００６７】工程内搬送手段（連続型の第１搬送手段）
ＣＩ１は、例えば床上型のクリーンコンベアで構成され
ており、ループ状の搬送経路を形成している。分割キャ
リアＳＣは、この工程内搬送手段ＣＩ１に沿ってループ
状に循環移動が可能となっている。工程内搬送手段ＣＩ
１の後段には、工程内搬送手段（直線移動型の第２搬送
手段）ＣＩ２が図８（ｂ）の上下方向に沿って互いに平
行になるように複数経路設けられている。この工程内搬
送手段ＣＩ２は、例えば移動型移載機からなり、図８
（ｂ）の横方向に直線状に延在する搬送経路を形成して
いる。工程内搬送手段ＣＩ２に受け取られた分割キャリ
アＳＣは、その直線状に移動し、ウエハテスタ部ＷＴＭ
に搬送されるようになっている。
【００６８】工程内搬送手段ＣＩ１，ＣＩ２は、その一
部が交差するように設置されており、その重なり部分Ｃ
Ａを通じて工程内搬送手段ＣＩ１，ＣＩ２間での分割キ
ャリアＳＣの送受が、人手を介することなく、またスト
ッカを介することなく、自動的かつ連続的に行われるよ
うになっている。これにより、工程内における分割キャ
リアＳＣの搬送を、スムーズに、かつ、短時間に行うこ
とが可能となっている。また、工程内搬送ではストッカ
を不要とすることができるので、ウエハテスト工程部１
Ｔの面積の縮小を図ることができ、コストの低減が可能
となる。
【００６９】また、工程内搬送手段ＣＩ１は、どの経路
（行）の工程内搬送手段ＣＩ２とも交差するように配置
されているので、工程内搬送手段ＣＩ１に搬入された分
割キャリアＳＣを、どの経路（行）の工程内搬送手段Ｃ
Ｉ２にも自由に自動搬送することが可能となっている。
【００７０】図１１は、その工程内搬送手段ＣＩ１，Ｃ
Ｉ２の一例を示している。図１１（ａ）は工程内搬送手
段ＣＩ１，ＣＩ２の側面図、（ｂ）は工程内搬送手段Ｃ
Ｉ１の一部の斜視図、（ｃ）は（ｂ）の構成の説明図、
（ｄ）は工程内搬送手段ＣＩ２の上面図をそれぞれ示し
ている。
【００７１】工程内搬送手段ＣＩ１は、互いに平行に延
在する２本の経路形成部６ａ，６ａと、これに対して直
交する方向に延びる回転シャフト６ｂと、この回転シャ
フト６ｂの一端に機械的に接続されたモータ６ｃと、こ
れらを床面から離間させた状態で支持する支持部６ｄと
を有している。経路形成部６ａ，６ａは、分割キャリア
ＳＣの搬送経路を形成している。また、回転シャフト６
ｂは、経路形成部６ａの延在方向に沿って所定の間隔毎
に配置され、左側のプーリを突き抜けて左側の経路形成
部６ａにサポートされた状態で、分割キャリアＳＣの進
行方向に回転可能な状態で支持されている。回転シャフ
ト６ｂの回転動作は、その一端に機械的に接続されたモ
ータ６ｃによって制御されている。この回転シャフト６
ｂの回転動作によって分割キャリアＳＣが搬送されるよ
うになっている。このような工程内搬送手段ＣＩ１は、
分割キャリアＳＣの搬送機能の他に、工程内の処理速度
制御やタイミングコントロール等を行うためのバッファ
機能をも有している。これにより、工程内での搬送部と
ウエハテスタ部との時間的な整合を良好に取ることがで
きるので、工程内での分割キャリアＳＣの滞りを抑制ま
たは防止することができ、効率的なウエハテストが可能
となっている。
【００７２】一方、工程内搬送手段ＣＩ２としては、例
えばＲＧＶ（Rail Guided Vehicle）が使用されてい
る。工程内搬送手段ＣＩ２は、床に施された軌道（レー
ル）に沿って走行可能な構造となっている。レールでガ
イドされるため、安定性、高速走行性および停止精度性
に優れている。この工程内搬送手段ＣＩ２は、アームＡ
Ｒを有している。このアームＡＲの先端に設けられた把
持部ＡＲ１によって分割キャリアＳＣを把持することが
可能となっている。アームＡＲは、床面に対して水平な
方向に３６０°回転可能となっている。把持部ＡＲ１
は、直線方向に移動可能となっている。把持部ＡＲ１
は、分割キャリアＳＣを、そのウエハ取り出し口５ｄ側
が外側を向くように把持する。
【００７３】この工程内搬送手段ＣＩ２としては、ＲＧ
Ｖに代えて、例えば無軌道型搬送車（ＡＧＶ：Automati
c Guided Vehicle）、天井軌道走行型搬送方式（ＯＨ
Ｔ：Overhead Hoisting Transfer）または床下走行型搬
送方式を使用しても良い。ＡＧＶは、バッテリを原動力
とした無人搬送車である。軌道レールを必要とせず、例
えば床に貼られたガイドテープ（磁気、光学）、カメ
ラ、レーザ、超音波等に従って追従可能な構造となって
いる。ＡＧＶを採用した場合には、レイアウトや物流フ
ローの変更あるいは長く複雑な搬送経路の構築に柔軟に
対応できる。
【００７４】ＯＨＴは、軌道レールを必要とし、天井レ
ベルの空間を走行する無人搬送車である。その軌道レー
ルは、天井から吊り下げられることが多い。スペースフ
ァクタやフレキシビリティの点で優れているため、コス
トの低減が可能となる。また、ＲＧＶと同様に、レール
でガイドされるため、安定性、高速走行性および停止精
度性に優れている。
【００７５】本実施の形態においては、工程内搬送手段
ＣＩ１，ＣＩ２の床面からの高さが等しい。特に、工程
内搬送手段ＣＩ１における床面から分割キャリアＳＣの
底面までの高さと、工程内搬送手段ＣＩ２における床面
から把持部ＡＲ１で把持された分割キャリアＳＣの底面
までの高さ、すなわち、図１１（ａ）の高さ（授受高
さ）ｈが、ほぼ等しくなるように設計されている。工程
内搬送手段ＣＩ２をＯＨＴとした場合には、工程内搬送
手段ＣＩ１とＯＨＴの間に昇降機を設けて分割キャリア
ＳＣを、工程内搬送手段ＣＩ１からＯＨＴの高さ位置に
上昇させて搬送させなければならず時間的な遅延が生じ
る。これに対して、本実施の形態では、工程内搬送手段
ＣＩ１，ＣＩ２の高さｈを同等としたことにより、工程
内搬送手段ＣＩ１，ＣＩ２間の分割キャリアＳＣの授受
を、工程内搬送手段ＣＩ１，ＣＩ２間に昇降機を設ける
ことなく、スムーズに短時間で行うことが可能となって
いる。なお、高さｈは、例えば９００ｍｍ程度である。
【００７６】また、本実施の形態においては、図８
（ｂ）に示すように、各々の工程内搬送手段ＣＩ２の搬
送経路方向に沿って、その近傍に複数台のウエハテスタ
部ＷＴＭが配置されている。工程内搬送手段ＣＩ２は、
各ウエハテスタ部ＷＴＭに対して分割キャリアＳＣを自
動的に移し換える機能を有している。図１２は、ウエハ
テスタ部ＷＴＭの一例を示している。ウエハテスタ部Ｗ
ＴＭは、テストヘッド７ａ、プローブカード７ｂ、測定
部７ｃおよびコントローラ７ｄを有している。ウエハ２
は、テストヘッド７ａ上に載置（セッティング）されて
いる。プローブカード７ｂのプローブ針７ｂ１を、上記
ウエハ２の各チップ２Ｃの外部端子３（図９（ｂ）参
照）に接触することで、ウエハ２の各チップ２Ｃの電気
的特性を測定部７ｃで測定できるようになっている。コ
ントローラ７ｄは、ウエハテスタ部ＷＴＭの全体制御を
行う。ここでは、ウエハ２を１枚ずつテストする。
【００７７】次に、このウエハテスト工程部１Ｔの処理
動作を説明する。前工程が終了した複数枚のウエハを収
容したロットキャリアは、ロットキャリアストッカＬＣ
Ｓ１に収容される。このロットキャリアストッカＬＣＳ
１に収容されたロットキャリアは、ソータＳに運ばれ
る。ソータＳでは、前記のようにロットの分割処理を行
い、ウエハを空の分割キャリアＳＣに移し換える。すな
わち、１ロットを複数の分割キャリアＳＣに分割する。
ここでは、１ロットの１２枚のウエハ２を、３枚ずつ４
等分する。その他の分割の規則は、前記したので説明を
省略する。続いて、その複数の分割キャリアＳＣを工程
内搬送手段ＣＩ１に自動的に移し換える。分割キャリア
ＳＣは、工程内搬送手段ＣＩ１を通じて移送され、その
後、工程内搬送手段ＣＩ２に移し換えられ、さらにその
分割キャリアＳＣに割り当てられた所定のウエハテスタ
部ＷＴＭに送られる。この割り当ての仕方も前記したの
と同じなので説明を省略する。ウエハテスタ部ＷＴＭで
は、分割キャリアＳＣ内のウエハ２を１枚ずつ取り出
し、ウエハ２の各チップ２Ｃに対して電気的特性を試験
する。ここでは、各ウエハテスタ部ＷＴＭでは、３枚の
ウエハ２を１枚ずつテストすれば良い。１個の分割キャ
リアＳＣのテストタイムは、約６時間程度であった。こ
のようにして分割キャリアＳＣ内の全てのウエハ２に対
して試験が終了した後、そのテスト後のウエハ２を分割
キャリアＳＣに収容した後、その分割キャリアＳＣを工
程内搬送手段ＣＩ２，ＣＩ１を通じて分割キャリア移載
機ＳＣＭ２に戻し、さらにソータＳに戻す。ソータＳで
は、分割キャリアＳＣ内のテスト終了後のウエハを取り
出し、そのウエハ２を再びロットキャリアＬＣに収容す
る。また、空になった分割キャリアＳＣは、分割キャリ
ア移載機ＳＣＭ２に戻され、分割キャリア移載機ＳＣＭ
２により工程内搬送手段ＣＩ２に戻される。ウエハテス
トが終了した複数枚のウエハ２を収容するロットキャリ
アＬＣは、ロットキャリアストッカＬＣＳ２に搬入さ
れ、その後、後工程に進む。ここでは、テスト終了後の
ウエハ２を再度ロットキャリアＬＣに集める方法につい
て説明したが、これに限定されるものではなく、分割し
たものをそのままの状態（枚数）で別のキャリアに収容
して後工程に搬入することもできる。
【００７８】後工程においては、ウエハ２の裏面を研磨
した後、ダイシングソーを用いてウエハ２をチップ２Ｃ
に分割する。そして、上記ウエハテストで合格とされた
チップ２Ｃを取り出して、チップ２Ｃの外部端子３とリ
ード線とを接続した後、パッケージングする。パッケー
ジングの方法は、例えば樹脂封止パッケージでも良い
し、セラミックパッケージでも良い。
【００７９】（実施の形態２）本実施の形態２において
は、本発明の技術思想を、前工程に適用した場合につい
て説明する。
【００８０】図１３は、これを例示する図であり、洗浄
処理工程Ｐ１、拡散処理工程Ｐ２および成膜処理工程Ｐ
３が図１３の左から順に示されている。洗浄処理は、相
対的に短い時間で処理できることやバッチ処理も可能で
あることから本発明の技術思想を適用していない。ここ
では、本発明の技術思想を、拡散処理工程Ｐ２および成
膜処理工程Ｐ３に適用した場合を例示している。拡散処
理工程Ｐ２では、例えば２台の拡散処理装置（不純物導
入処理装置）ＤＦＭ１，ＤＦＭ２が用意されている。ま
た、成膜処理工程Ｐ３では、例えば４台の成膜処理装置
ＤＰＭ１〜ＤＰＭ４が用意されている。成膜処理装置Ｄ
ＰＭ１〜ＤＰＭ４は、例えば１回の成膜処理で２枚のウ
エハに対して成膜が可能な低圧ＣＶＤ（Chemical Vapor
Deposition）装置が用いられている。なお、拡散処理
装置に代えてイオン注入装置を用いることもできる。
【００８１】拡散処理工程Ｐ２および成膜処理工程Ｐ３
でのロットＬの分割の仕方は前記実施の形態１で説明し
たのと同じである。例えば成膜処理工程Ｐ３では、処理
に先立って、ロットＬの複数枚のウエハ１を、成膜処理
装置ＤＰＭ１〜ＤＰＭ４の一群の状況等に応じて分割す
る。例えばロットＬ内に１２枚のウエハ２が収容されて
いるとすると、これを４分割して３枚ずつに分ける。続
いて、その分割したもの（例えば３枚のウエハ２を収容
する分割キャリアＳＣを４個）を各成膜処理装置ＤＰＭ
１〜ＤＰＭ４に割り当てる。各成膜処理装置ＤＰＭ１〜
ＤＰＭ４の各々では、分割キャリアＳＣからウエハ２を
２枚ずつ取り出して成膜処理を施す。その後、処理が終
了したウエハ２を空のロットキャリアＬＣに戻し、その
ロットキャリアＬＣを続く製造工程に搬送する。ここで
のロットキャリアも前記したフープを使用している。ま
た、工程内搬送で用いる分割キャリアＳＣは、前工程で
もあり高い清浄度（例えばクラス１程度）を必要とする
ことからフープを使用することが好ましい。
【００８２】このような本実施の形態２によれば、前記
実施の形態１と同様に、半導体集積回路装置の前工程の
製造工程での処理時間を短縮にすることができ、半導体
集積回路装置の前工程の全工程での流れの速度を均等に
することができるので、半導体集積回路装置のＱＴＡＴ
を実現できる。
【００８３】成膜処理工程Ｐ３後のウエハ２の要部断面
図の一例を図１４に示す。ウエハ２を工程する基板２Ｓ
は、例えば単結晶シリコンからなり、その主面（デバイ
ス形成面）側の上部には、ｎウエルＮＷＬおよびｐウエ
ルＰＷＬが形成されている。また、基板２Ｓの主面側上
部には、溝型の分離部８が形成されている。この溝型の
分離部８は、基板２Ｓに掘られた溝内に酸化シリコン膜
が埋め込まれて形成されている。
【００８４】この溝型の分離部８に囲まれた活性領域に
おいて、ｎウエルＮＷＬにはｐＭＩＳＱｐが形成され、
ｐウエルＰＷＬにはｎＭＩＳＱｎが形成されている。ｐ
ＭＩＳＱｐは、ソースおよびドレイン用の半導体領域
９，９と、ゲート絶縁膜１０と、ゲート電極１１とを有
している。半導体領域９には、例えばホウ素が導入され
ている。また、ｎＭＩＳＱｎは、ソースおよびドレイン
用の半導体領域１２，１２と、ゲート絶縁膜１０と、ゲ
ート電極１１とを有している。半導体領域１２には、例
えばリンまたはヒ素が導入されている。ゲート絶縁膜１
０は、例えば酸化シリコン膜からなる。また、ゲート電
極１１は、例えば低抵抗ポリシリコン膜上にコバルトシ
リサイド等のようなシリサイド層が形成されてなる。こ
のような基板２Ｓの主面上には、例えば酸化シリコン膜
からなる層間絶縁膜１３ａ、１３ｂが下層から順に堆積
されている。上記ｎウエルＮＷＬ、ｐウエルＰＷＬおよ
び半導体領域９，１２は、上記拡散処理装置ＤＦＭ１，
ＤＦＭ２等により形成されている。また、上記層間絶縁
膜１３ａ，１３ｂは、上記成膜処理装置ＤＰＭ１〜ＤＰ
Ｍ４等により形成されている。
【００８５】（実施の形態３）本実施の形態３において
は、ロットの分割規則の変形例を図１５により説明す
る。
【００８６】図１５には、１個のロットキャリアＬＣ内
に、例えば１２枚のウエハ２が収容されている場合が示
されている。このうち、上から６枚のウエハ２は、ＪＡ
という同一条件（または同一製品）の一群であり、次の
３枚のウエハ２は、ＪＢという他の同一条件（または同
一製品）の一群であり、次の３枚のウエハ２は、ＪＣと
いうさらに他の同一条件（または同一製品）の一群とな
っている。
【００８７】すなわち、半導体集積回路装置の製造工程
（特に試作期や多品種少量生産工程等）においては、同
じ製造工程（テスト工程を含む）であっても、条件が若
干異なる場合がある。その場合、１個のロットキャリア
ＬＣの中には、異なる条件のウエハ２が混在した状態で
収容される場合がある。ここでいう条件とは、例えば不
純物の導入条件、膜の厚さ等のようなプロセスレシピで
あったり、抵抗値、容量値あるいは入力信号のクロック
周波数等のようなテスト条件であったりする。また、多
品種少量生産工程では、品種は多いが、生産量が少ない
ので、１個のロットキャリアＬＣ内に、多品種の製品用
のウエハ２が混在した状態で収容される場合がある。
【００８８】このような場合には、ロットの分割に際し
て、ロット内の複数枚のウエハ２を、その同一条件（ま
たは同一製品）毎に分割する。ここでは、製造装置Ｍ１
〜Ｍ３に対して、それぞれ６枚、３枚、３枚のウエハ２
を割り当てる。このようにすることで、例えば製造装置
Ｍ１はＪＡという条件（または製品）専用の製造装置、
製造装置Ｍ２はＪＢという条件（または製品）専用の製
造装置、さらに製造装置Ｍ３はＪＣという条件（または
製品）専用の製造装置というように、各製造装置Ｍ１，
Ｍ２，Ｍ３を専用化することができる。これにより、製
造装置Ｍ１，Ｍ２，Ｍ３において、条件等の切り換えを
無くすことができるので、その製造工程（テスト工程を
含む）における処理時間（テスト時間を含む）を短縮す
ることができる。
【００８９】（実施の形態４）本実施の形態４において
は、ロットの分割規則のさらに他の変形例を図１６によ
り説明する。
【００９０】図１６には、１個のロットキャリアＬＣ内
に、例えば１３枚のウエハ２が収容されている場合が示
されている。このうち、例えば一番下の１枚のウエハ２
は、特急で処理することが要求されているウエハである
とする。
【００９１】このような場合には、ロットの分割に際し
て、特急処理が要求されているウエハ２を１台の製造装
置Ｍ４に割り当てて、残りの１２枚のウエハ２を、製造
装置Ｍ１〜Ｍ３の台数に合わせて３等分に、または製造
装置Ｍ１〜Ｍ３の処理状況に応じて負荷が均等になるよ
うに、あるいは前記実施の形態３のように条件が同じも
の同士となるように分ける。ここでは、製造装置Ｍ１〜
Ｍ４に対して、それぞれ４枚、４枚、４枚、１枚のウエ
ハ２を割り当てる。
【００９２】このようにすることで、製造装置Ｍ４を特
急処理用のウエハ２に対して専用の製造装置にすること
ができるので、特急処理用のウエハ２に対する処理を素
早く終了させることができる。すなわち、特急処理要求
に対応することが可能となる。応用例として、割り込み
が生じた場合には、その割り込みウエハを、１台の製造
装置に割り当て、残りのウエハを前記種々の規則で分割
することもできる。これにより、半導体集積回路装置の
製造工程における割り込み処理に対しても柔軟に対応す
ることが可能となる。
【００９３】（実施の形態５）本実施の形態５において
は、前記製造装置の構成の変形例を説明する。
【００９４】前記実施の形態１〜４では、製造装置が、
１つの処理部を有する単体の製造装置とされている場合
について説明している。しかし、本実施の形態における
製造装置の概念は、これに限定されるものではなく、例
えば製造装置が、複数台の同一製造装置の一群を有する
構成とされる場合もある。
【００９５】図１７は、その一例を示している。ここで
は、製造装置Ｍ１〜Ｍ４の各々が、搬送手段ＣＩＡと、
その両側に配置された同一処理用の複数台の製造装置Ｍ
Ａの一群とを有している。この場合は、前記ロットの分
割処理によって得られた複数枚のウエハを、さらに複数
台の製造装置ＭＡの各々に割り当てて搬入し、並列的に
処理することができる。例えばロットキャリア内に１２
枚のウエハがある場合に、その１２枚のウエハを４枚ず
つに分けて製造装置Ｍ１〜Ｍ４に割り当てたとする。各
製造装置Ｍ１〜Ｍ４では、その４枚のウエハのそれぞれ
を４台の製造装置ＭＡに割り当てて並列的に処理を施す
ことができる。これにより、製造装置Ｍ１〜Ｍ４での処
理時間をさらに短縮することができる。
【００９６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００９７】例えば前工程を経てウエハに形成された複
数のチップに対して、ウエハの状態のまま一括してパッ
ケージ・プロセスを施す、いわゆるウエハプロセスパッ
ケージ（Ｗafer Process Package；以下、ＷＰＰと略
す）処理後におけるウエハ上の各チップのテストに、本
発明の技術思想を適用しても良い。
【００９８】前記実施の形態２では、本発明の技術思想
を拡散処理工程および成膜処理工程に適用した場合につ
いて説明したが、これに限定されるものではなく種々適
用可能であり、例えば露光工程に適用することもでき
る。上記大口径のウエハに対応する露光装置は非常に高
額であるため、稼働率およびスループットを高めること
が必須となるからである。
【００９９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造方法に適用した場合について説明し
たが、それに限定されるものではなく、例えば液晶基板
の製造方法、マイクロマシンの製造方法にも適用でき
る。
【０１００】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【０１０１】すなわち、管理単位内の複数枚のウエハ
を、搬送路で結ばれる複数の同一枚葉処理装置に分割し
て割り当てて、複数の同一枚葉処理装置で並列的に処理
を施す工程を有することにより、各製造工程において、
管理単位内のウエハの処理待ち時間を短縮でき、１工程
当たりの製造時間を短縮することができるので、半導体
集積回路装置の全体の製造時間を短縮することが可能と
なる。
【図面の簡単な説明】
【図１】半導体集積回路装置の生産ラインにおける処理
能力、製造装置台数、工程別ＴＡＴの説明図である。
【図２】本発明の一実施の形態である半導体集積回路装
置の製造方法における一製造工程における基本的な構成
の説明図である。
【図３】本発明の一実施の形態である半導体集積回路装
置の製造方法の効果の説明図である。
【図４】本発明者らが検討した１ロットに対して１製造
装置を割り当てる製造方法の説明図である。
【図５】本発明の一実施の形態である半導体集積回路装
置の製造システムにおける基本構成例の説明図である。
【図６】図５の製造システムにおける工程内搬送の説明
図である。
【図７】（ａ）〜（ｃ）は図５の製造システムにおける
各種情報テーブルの説明図である。
【図８】（ａ）は本発明の一実施の形態である半導体集
積回路装置の製造工程のフロー図、（ｂ）は（ａ）の製
造工程部における構成の説明図である。
【図９】（ａ）は図８の半導体集積回路装置の製造工程
におけるウエハの平面図、（ｂ）は（ａ）の半導体チッ
プの拡大平面図、（ｃ）は（ｂ）の変形例を示す半導体
チップの拡大平面図である。
【図１０】（ａ）は図８（ｂ）の半導体集積回路装置の
製造工程部で用いるロットキャリアの説明図、（ｂ）は
分割キャリアの説明図である。
【図１１】（ａ）は図８（ｂ）の半導体集積回路装置の
製造工程部における工程内搬送手段の説明図、（ｂ）は
（ａ）の右側の工程内搬送手段の要部斜視図、（ｃ）は
（ｂ）の工程内搬送手段の説明図、（ｄ）は（ａ）の左
側の工程内搬送手段の上面図である。
【図１２】図８（ｂ）の半導体集積回路装置の製造工程
部における検査装置の説明図である。
【図１３】本発明の他の実施の形態である半導体集積回
路装置の製造工程（前工程）の説明図である。
【図１４】本発明の他の実施の形態である半導体集積回
路装置の製造工程中におけるウエハの要部断面図であ
る。
【図１５】本発明の他の実施の形態である半導体集積回
路装置の製造工程におけるロットの分割規則の説明図で
ある。
【図１６】本発明のさらに他の実施の形態である半導体
集積回路装置の製造工程におけるロットの分割規則の説
明図である。
【図１７】本発明の他の実施の形態である半導体集積回
路装置の製造工程における製造装置の変形例の説明図で
ある。
【符号の説明】
１ 製造システム １Ｔ ウエハテスト工程部 ２ ウエハ ２Ｃ 半導体チップ ２Ｓ 基板 ３ 外部端子 ４ａ 支持部 ４ｂ 筐体部 ４ｃ 識別ＩＤ部 ５ａ 支持部 ５ｂ 筐体部 ５ｃ 識別ＩＤ部 ５ｄ ウエハ取り出し口 ６ａ枠体部 ６ｂ 回転シャフト ６ｃ モータ ６ｄ 支持部 ７ａ テストヘッド ７ｂ プローブカード ７ｂ１ プローブ針 ７ｃ 測定部 ７ｄ コントローラ ８ 溝型の分離部 ９ 半導体領域 １０ ゲート絶縁膜 １１ ゲート電極 １２ 半導体領域 １３ａ，１３ｂ 層間絶縁膜 Ｌ ロット Ｍ１〜Ｍ４ 製造装置 ＭＡ 製造装置 ＭＬＣ 生産ラインコントローラ ＳＬＣ 分割管理コントローラ ＬＣＣ ロット搬送コントローラ ＳＣＣ 分割搬送コントローラ ＭＣ 製造装置コントローラ Ｓ ソータ ＣＩ，ＣＩ１，ＣＩ２ 工程内搬送手段 ＣＩＡ 搬送手段 ＬＣ ロットキャリア ＳＣ，ＳＣ１，ＳＣ２ 分割キャリア ＬＣＳ１，ＬＣＳ２ ロットキャリアストッカ ＳＣＭ１，ＳＣＭ２ 分割キャリア移載機 ＷＴＭ ウエハテスタ部 ＤＦＭ１，ＤＦＭ２ 拡散処理装置 ＤＰＭ１〜ＤＰＭ４ 成膜処理装置 ＡＲ アーム ＡＲ１ 把持部 Ｑp ｐチャネル型のＭＩＳ・ＦＥＴ Ｑn ｎチャネル型のＭＩＳ・ＦＥＴ ＮＷＬ ｎウエル ＰＷＬ ｐウエル

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程を有することを特徴とする半
    導体集積回路装置の製造方法； （ａ）管理単位の複数枚のウエハを製造工程に搬送する
    工程、（ｂ）前記管理単位の複数枚のウエハを、前記製
    造工程で用いる複数の同一枚葉処理装置の一群に応じて
    分割する工程、（ｃ）前記分割された１または複数枚の
    ウエハを、前記複数の同一枚葉処理装置に割り当てる工
    程、（ｄ）前記複数の同一枚葉処理装置において並列的
    にウエハに対して処理を施す工程。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法において、前記（ｂ）工程に際して、前記管理単
    位内の複数枚のウエハを、前記複数の同一枚葉処理装置
    の台数毎に均等になるように分割することを特徴とする
    半導体集積回路装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体集積回路装置の製
    造方法において、前記（ｂ）工程に際して、前記管理単
    位内の複数枚のウエハを、前記複数の同一枚葉処理装置
    での稼働状況または仕掛かり状況に応じて分割すること
    を特徴とする半導体集積回路装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体集積回路装置の製
    造方法において、前記（ｂ）工程に際して、前記管理単
    位内の複数枚のウエハを、前記複数の同一枚葉処理装置
    での負荷が均等になるように分割することを特徴とする
    半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体集積回路装置の製
    造方法において、前記（ｂ）工程に際して、前記管理単
    位内の複数枚のウエハを、同一条件で処理するもの同士
    の集合体となるように分割することを特徴とする半導体
    集積回路装置の製造方法。
  6. 【請求項６】 請求項１記載の半導体集積回路装置の製
    造方法において、前記管理単位内の複数枚のウエハの中
    でも特急処理を要するものを、前記複数の同一枚葉処理
    装置の１つに割り当て、前記特急処理を要するウエハを
    除く残りの複数枚のウエハを、前記複数枚の同一枚葉処
    理装置の残りの一群に応じて分割することを特徴とする
    半導体集積回路装置の製造方法。
  7. 【請求項７】 請求項１記載の半導体集積回路装置の製
    造方法において、前記管理単位の複数枚のウエハを第１
    搬送容器に収容して搬送する工程と、前記分割された単
    位のウエハを第２搬送容器に収容して搬送する工程とを
    有することを特徴とする半導体集積回路装置の製造方
    法。
  8. 【請求項８】 請求項７記載の半導体集積回路装置の製
    造方法において、前記第２搬送容器の外形寸法は、前記
    第１搬送容器の外形寸法よりも小さいことを特徴とする
    半導体集積回路装置の製造方法。
  9. 【請求項９】 請求項７記載の半導体集積回路装置の製
    造方法において、前記分割された１または複数枚のウエ
    ハを第２搬送容器に収容した後、その第２搬送容器を連
    続型の第１搬送手段およびこれに搬送経路が結ばれた直
    線移動型の第２搬送手段を通じて、前記複数の同一枚葉
    処理装置に搬送することを特徴とする半導体集積回路装
    置の製造方法。
  10. 【請求項１０】 請求項９記載の半導体集積回路装置の
    製造方法において、前記第１搬送手段と、前記第２搬送
    手段との高さが同じであることを特徴とする半導体集積
    回路装置の製造方法。
  11. 【請求項１１】 請求項１記載の半導体集積回路装置の
    製造方法において、前記複数の同一枚葉処理装置が、前
    記ウエハにおける複数のチップの電気的特性を検査する
    ための検査装置であることを特徴とする半導体集積回路
    装置の製造方法。
  12. 【請求項１２】 請求項１記載の半導体集積回路装置の
    製造方法において、前記複数の同一枚葉処理装置が、不
    純物導入処理装置または成膜処理装置であることを特徴
    とする半導体集積回路装置の製造方法。
  13. 【請求項１３】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）管理単位の複数枚のウエハを第１搬送容器に収容
    した状態で製造工程に搬送する工程、（ｂ）前記第１搬
    送容器内の管理単位の複数枚のウエハを、前記製造工程
    で用いる複数の同一枚葉処理装置の一群に応じて分割す
    る工程、（ｃ）前記分割によって得られたものであっ
    て、１または複数のウエハを有する複数の分割体を複数
    の第２搬送容器の各々に収容する工程、（ｄ）前記複数
    の第２搬送容器の各々を、前記複数の同一枚葉処理装置
    に割り当てる工程、（ｅ）前記複数の同一枚葉処理装置
    において並列的にウエハに対して処理を施す工程。
  14. 【請求項１４】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際して、前記管
    理単位内の複数枚のウエハを、前記複数の同一枚葉処理
    装置の台数毎に均等になるように分割することを特徴と
    する半導体集積回路装置の製造方法。
  15. 【請求項１５】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際して、前記管
    理単位内の複数枚のウエハを、前記複数の同一枚葉処理
    装置での稼働状況または仕掛かり状況に応じて分割する
    ことを特徴とする半導体集積回路装置の製造方法。
  16. 【請求項１６】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際して、前記管
    理単位内の複数枚のウエハを、前記複数の同一枚葉処理
    装置での負荷が均等になるように分割することを特徴と
    する半導体集積回路装置の製造方法。
  17. 【請求項１７】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際して、前記管
    理単位内の複数枚のウエハを、同一条件で処理するもの
    同士の集合体となるように分割することを特徴とする半
    導体集積回路装置の製造方法。
  18. 【請求項１８】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記管理単位内の複数枚のウエハ
    の中でも特急処理を要するものを、前記複数の同一枚葉
    処理装置の１つに割り当て、前記特急処理を要するウエ
    ハを除く残りの複数枚のウエハを、前記複数枚の同一枚
    葉処理装置の残りの一群に応じて分割することを特徴と
    する半導体集積回路装置の製造方法。
  19. 【請求項１９】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記第２搬送容器の外形寸法は、
    前記第１搬送容器の外形寸法よりも小さいことを特徴と
    する半導体集積回路装置の製造方法。
  20. 【請求項２０】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記第２搬送容器を連続型の第１
    搬送手段およびこれに搬送経路が結ばれた直線移動型の
    第２搬送手段を通じて、前記複数の同一枚葉処理装置に
    搬送することを特徴とする半導体集積回路装置の製造方
    法。
  21. 【請求項２１】 請求項２０記載の半導体集積回路装置
    の製造方法において、前記第１搬送手段と、前記第２搬
    送手段との高さが同じであることを特徴とする半導体集
    積回路装置の製造方法。
  22. 【請求項２２】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記複数の同一枚葉処理装置が、
    前記ウエハにおける複数のチップの電気的特性を検査す
    るための検査装置であることを特徴とする半導体集積回
    路装置の製造方法。
  23. 【請求項２３】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記複数の同一枚葉処理装置が、
    不純物導入処理装置または成膜処理装置であることを特
    徴とする半導体集積回路装置の製造方法。
  24. 【請求項２４】 （ａ）半導体集積回路装置を製造する
    ための第１製造工程、（ｂ）前記半導体集積回路装置を
    製造するための第２製造工程、（ｃ）前記第１、第２製
    造工程間において、管理単位の複数枚のウエハを第１搬
    送容器に収容した状態で搬送する工程を有し、 前記第１、第２製造工程の各々においては、 前記第１、第２製造工程の各々で用いる複数の同一枚葉
    処理装置の一群に応じて、前記第１搬送容器内の管理単
    位の複数枚のウエハを分割する工程、 前記分割によって得られたものであって、１または複数
    のウエハを有する複数の分割体を複数の第２搬送容器の
    各々に収容する工程、 前記複数の第２搬送容器の各々を、前記第１、第２製造
    工程における複数の同一枚葉処理装置に割り当てて、そ
    の複数の同一枚葉処理装置で並列的にウエハに対して処
    理を施す工程。
  25. 【請求項２５】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記分割工程に際して、前記管理
    単位内の複数枚のウエハを、前記複数の同一枚葉処理装
    置の台数毎に均等になるように分割することを特徴とす
    る半導体集積回路装置の製造方法。
  26. 【請求項２６】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記分割工程に際して、前記管理
    単位内の複数枚のウエハを、前記複数の同一枚葉処理装
    置での稼働状況または仕掛かり状況に応じて分割するこ
    とを特徴とする半導体集積回路装置の製造方法。
  27. 【請求項２７】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記分割工程に際して、前記管理
    単位内の複数枚のウエハを、前記複数の同一枚葉処理装
    置での負荷が均等になるように分割することを特徴とす
    る半導体集積回路装置の製造方法。
  28. 【請求項２８】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記分割工程に際して、前記管理
    単位内の複数枚のウエハを、同一条件で処理するもの同
    士の集合体となるように分割することを特徴とする半導
    体集積回路装置の製造方法。
  29. 【請求項２９】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記管理単位内の複数枚のウエハ
    の中でも特急処理を要するものを、前記複数の同一枚葉
    処理装置の１つに割り当て、前記特急処理を要するウエ
    ハを除く残りの複数枚のウエハを、前記複数枚の同一枚
    葉処理装置の残りの一群に応じて分割することを特徴と
    する半導体集積回路装置の製造方法。
  30. 【請求項３０】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記第２搬送容器の外形寸法は、
    前記第１搬送容器の外形寸法よりも小さいことを特徴と
    する半導体集積回路装置の製造方法。
  31. 【請求項３１】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記第２搬送容器を連続型の第１
    搬送手段およびこれに搬送経路が結ばれた直線移動型の
    第２搬送手段を通じて、前記複数の同一枚葉処理装置に
    搬送することを特徴とする半導体集積回路装置の製造方
    法。
  32. 【請求項３２】 請求項３１記載の半導体集積回路装置
    の製造方法において、前記第１搬送手段と、前記第２搬
    送手段との高さが同じであることを特徴とする半導体集
    積回路装置の製造方法。
  33. 【請求項３３】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記第１製造工程の複数の同一枚
    葉処理装置が、不純物導入処理装置であり、前記第２製
    造工程の複数の同一枚葉処理装置が成膜処理装置である
    ことを特徴とする半導体集積回路装置の製造方法。
JP2001121176A 2001-04-19 2001-04-19 半導体集積回路装置の製造方法 Pending JP2002313880A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001121176A JP2002313880A (ja) 2001-04-19 2001-04-19 半導体集積回路装置の製造方法
TW091103411A TW536772B (en) 2001-04-19 2002-02-26 Fabrication method of semiconductor integrated circuit apparatus
US10/091,478 US6788996B2 (en) 2001-04-19 2002-03-07 Fabrication method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001121176A JP2002313880A (ja) 2001-04-19 2001-04-19 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002313880A true JP2002313880A (ja) 2002-10-25

Family

ID=18971105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001121176A Pending JP2002313880A (ja) 2001-04-19 2001-04-19 半導体集積回路装置の製造方法

Country Status (3)

Country Link
US (1) US6788996B2 (ja)
JP (1) JP2002313880A (ja)
TW (1) TW536772B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274034A (ja) * 2003-01-27 2004-09-30 Applied Materials Inc 処理ツール間で小ロットサイズの基板キャリヤを移送するシステムおよび方法
JP2010020418A (ja) * 2008-07-08 2010-01-28 Fuji Electric Holdings Co Ltd 製造情報収集管理方法および該方法を用いた製造情報収集管理装置
JP2010129603A (ja) * 2008-11-25 2010-06-10 Sokudo Co Ltd 基板処理装置
JP2011082276A (ja) * 2009-10-05 2011-04-21 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2018139322A (ja) * 2012-05-23 2018-09-06 株式会社ニコン 基板処理システム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834546B2 (ja) * 2002-12-13 2006-10-18 株式会社東芝 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置
US7778721B2 (en) * 2003-01-27 2010-08-17 Applied Materials, Inc. Small lot size lithography bays
US7591630B2 (en) 2003-08-29 2009-09-22 Casepick Systems, Llc Materials-handling system using autonomous transfer and transport vehicles
US6978191B2 (en) * 2003-09-06 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay registration control system and method employing multiple pilot lot in-line overlay registration measurement
US7720557B2 (en) 2003-11-06 2010-05-18 Applied Materials, Inc. Methods and apparatus for enhanced operation of substrate carrier handlers
US7218983B2 (en) * 2003-11-06 2007-05-15 Applied Materials, Inc. Method and apparatus for integrating large and small lot electronic device fabrication facilities
US20050209721A1 (en) * 2003-11-06 2005-09-22 Applied Materials, Inc. Methods and apparatus for enhanced operation of substrate carrier handlers
US7413069B2 (en) * 2004-02-28 2008-08-19 Applied Materials, Inc. Methods and apparatus for transferring a substrate carrier within an electronic device manufacturing facility
US7274971B2 (en) 2004-02-28 2007-09-25 Applied Materials, Inc. Methods and apparatus for electronic device manufacturing system monitoring and control
TWI316044B (en) 2004-02-28 2009-10-21 Applied Materials Inc Methods and apparatus for material control system interface
US8108470B2 (en) * 2004-07-22 2012-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Message management system and method
US20060074522A1 (en) * 2004-09-30 2006-04-06 Liang Po H Method and system of automatic dispatch
US20060142887A1 (en) * 2004-12-23 2006-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for managing lot aggregation
CN103003174B (zh) 2010-03-12 2015-05-06 西姆伯蒂克有限责任公司 补货和订单履行系统
JP6144924B2 (ja) * 2012-03-21 2017-06-07 株式会社日立国際電気 基板処理装置、メンテナンス方法及びプログラム
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952331B2 (ja) 1990-04-05 1999-09-27 東京エレクトロン株式会社 プローブ装置
JPH05136219A (ja) 1991-03-05 1993-06-01 Tokyo Electron Ltd 検査装置
JP3312748B2 (ja) 1992-06-05 2002-08-12 株式会社東京精密 ウエハ検査装置及びウエハ検査方法
JP3218571B2 (ja) 1992-06-18 2001-10-15 富士通株式会社 ロット分割・合流装置およびロット分割・合流方法
JP2739854B2 (ja) 1995-11-29 1998-04-15 日本電気株式会社 半導体装置製造ラインの生産制御方法
US5975740A (en) * 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
US5841677A (en) * 1997-05-21 1998-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for dispatching lots in a factory
JPH1145916A (ja) 1997-07-28 1999-02-16 Mitsubishi Electric Corp 半導体ウェハ試験装置および半導体ウェハの試験方法
US6092000A (en) * 1997-10-28 2000-07-18 Vanguard International Semiconductor Corporation Method for maximizing the throughput of a multiple-step workstation in a plant
JP2000252178A (ja) * 1999-03-02 2000-09-14 Nec Corp 半導体装置製造ラインの生産制御方法及び装置
JP2000332080A (ja) 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 被処理物の製造方法と製造装置
JP2001217299A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体搬送設備の特殊ロット搬送制御システム及び方法と装置並びに記録媒体
US6560507B1 (en) * 2000-10-20 2003-05-06 Novellus Systems Inc. Module classification approach for moving semiconductor wafers in a wafer processing system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274034A (ja) * 2003-01-27 2004-09-30 Applied Materials Inc 処理ツール間で小ロットサイズの基板キャリヤを移送するシステムおよび方法
JP2010020418A (ja) * 2008-07-08 2010-01-28 Fuji Electric Holdings Co Ltd 製造情報収集管理方法および該方法を用いた製造情報収集管理装置
JP2010129603A (ja) * 2008-11-25 2010-06-10 Sokudo Co Ltd 基板処理装置
JP2011082276A (ja) * 2009-10-05 2011-04-21 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2018139322A (ja) * 2012-05-23 2018-09-06 株式会社ニコン 基板処理システム

Also Published As

Publication number Publication date
US6788996B2 (en) 2004-09-07
US20020155705A1 (en) 2002-10-24
TW536772B (en) 2003-06-11

Similar Documents

Publication Publication Date Title
JP2002313880A (ja) 半導体集積回路装置の製造方法
US9659801B2 (en) High efficiency buffer stocker
JP5892479B2 (ja) オーバーヘッドホイスト搬送車
JP4220173B2 (ja) 基板の搬送方法
US5256204A (en) Single semiconductor water transfer method and manufacturing system
US6848882B2 (en) Apparatus and method for positioning a cassette pod onto a loadport by an overhead hoist transport system
KR20050072758A (ko) 단일의 트랙 위치로부터 오버헤드 호이스트 운반 수단에의한 하나 이상의 재료 저장 선반 레벨로의 접근
US9250623B2 (en) Methods and systems for fabricating integrated circuits utilizing universal and local processing management
US6453574B1 (en) Method for aligning a cassette pod to an overhead hoist transport system
JP2018121015A (ja) 加工装置
TWI646621B (zh) 基板處理系統、基板處理裝置以及基板處理方法
US7261508B2 (en) Method for aligning a loadport to an overhead hoist transport system
Chung et al. The integrated room layout for a semiconductor facility plan
KR100317000B1 (ko) 스토커-기지 이동 시스템
JPH10261555A (ja) 半導体シリコン単結晶ウエーハの工程管理方法および工程管理システム
US11587812B2 (en) Processing apparatus with erected tube
KR20240009908A (ko) 페이로드 운송 시스템
CN117002932A (zh) 用于货物转移的系统、用于跨制造厂转移的系统和方法
JP2007005503A (ja) 容器移載装置及び移載方法