JP5653791B2

JP5653791B2 - Ｆｓｋ復調回路

Info

Publication number: JP5653791B2
Application number: JP2011033875A
Authority: JP
Inventors: 貴光羽深
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2011-02-18
Filing date: 2011-02-18
Publication date: 2015-01-14
Anticipated expiration: 2031-02-18
Also published as: US8519784B2; CN102647380B; US20120212290A1; CN102647380A; JP2012175291A

Description

本発明は、ＦＳＫ受信機に関し、特に、ＦＳＫ受信機のＦＳＫ復調回路に関する。

従来のＦＳＫ受信機に含まれるＦＳＫ復調回路は、図１に示すように、一般的に、周波数検波回路１１、周波数オフセット除去回路１２、及びシンボルタイミング再生回路１３を備えている。周波数検波回路１１は受信ＩＦ信号であるＦＳＫ変調波の周波数偏移情報を振幅値に変換して周波数検波信号を生成する。周波数オフセット除去回路１２は周波数検波信号のうちの、送信機及び受信機各々の局部発振器の周波数誤差から生じる周波数オフセット成分を除去する。シンボルタイミング再生回路１３は周波数オフセット除去後の検波信号に基づいて最適なシンボルタイミングを生成及びデータ判定を行う。

周波数オフセット除去回路１２を実現するための一手法として、周波数検波波形から２次微分がゼロになるポイント(変曲点)を抽出し、それを平均化して周波数オフセット成分を算出する方法がある（特許文献１参照）。

周波数オフセット除去回路１２がこの変曲点抽出による手法を採用した場合には、周波数オフセット除去回路は、例えば、図２に示すように、変曲点検出回路２１、平均化回路２２、及び減算回路２３から構成される。変曲点検出回路２１は周波数検波回路１１の出力信号である周波数検波信号Ｓ０を入力としその周波数検波信号の変曲点タイミングを生成する。平均化回路２２は変曲点検出回路２１の出力である変曲点タイミングにおける振幅値を平均化する。減算回路２３は周波数検波回路１１の出力信号から平均化回路２２の出力信号である平均化された変曲点タイミングの振幅情報(周波数オフセット信号)を減算して周波数オフセット除去後の周波数検波信号を出力する。

変曲点検出回路２１は、例えば、図３に示すように構成されている。図３の変曲点検出回路２１はシンボルレートに対し１６倍の速度の動作クロックで変曲点を検出する場合の回路構成である。変曲点検出回路２１は、周波数検波信号Ｓ０を動作クロックに応じてサンプリングしてそのサンプル値を周波数検波信号Ｓ０の振幅値として１シンボル分だけ格納する１６段シフトレジスタ３１と、シフトレジスタ３１の１番目の出力とシフトレジスタ３１の８番目の出力との減算を行う減算回路Ｃ１と、シフトレジスタ３１の９番目の出力とシフトレジスタ３１の１６番目の出力との減算を行う減算回路Ｃ２と、減算回路Ｃ１の出力と減算回路Ｃ２の出力との減算を行う減算回路Ｃ３と、シフトレジスタ３１の１番目の出力とシフトレジスタ３１の１６番目の出力との減算を行う減算回路Ｃ４と、減算回路Ｃ３の出力の絶対値を算出する絶対値化回路Ｃ５と、減算回路Ｃ４の出力の絶対値を算出する絶対値化回路Ｃ６と、絶対値化回路Ｃ５の出力値を閾値Ａ,Ｂと大小比較を行う比較回路Ｃ７と、絶対値化回路Ｃ６の出力値を閾値Ｃと大小比較を行う比較回路Ｃ８と、比較回路Ｃ７,Ｃ８の出力の論理積を演算する論理積回路Ｃ９と、論理積回路Ｃ９の出力の立ち上がりエッジを検出するエッジ検出回路Ｃ１０と、エッジ検出回路Ｃ１０の出力である変曲点タイミング信号と周波数検波回路１１の出力信号から変曲点タイミングでの周波数検波値を抽出するプレ周波数オフセット生成回路Ｃ１１から構成される。なお、減算回路Ｃ１〜Ｃ３、絶対値化回路Ｃ６、及び比較回路Ｃ８が変曲点抽出回路３２を構成し、減算回路Ｃ４、絶対値化回路Ｃ５、及び比較回路Ｃ７が振幅監視回路３３を構成している。

かかる構成の変曲点検出回路２１において、入力される周波数検波信号Ｓ０のレベルがシフトレジスタ３１に動作クロックに同期して保存されつつシフトレジスタ番号、１番目から１６番目の方向に１つずつシフトされる。ここで、図４に示す波形の周波数検波信号Ｓ０に対して、現在、シフトレジスタ３１の１番目から１６番目までの各出力は図４に示すように信号レベルを有するとする。変曲点抽出回路３２では減算回路Ｃ１の演算結果Ｓ１及び減算回路Ｃ２の演算結果Ｓ２各々がｂ−ａ及びｄ−ｃとして得られ、それぞれ動作クロックで８クロック分に相当する期間の周波数検波信号の傾きが求められる。更に、減算回路Ｃ３による差分の差Ｓ２−Ｓ１＝(ｄ−ｃ)−(ｂ−ａ)が算出され、絶対値化回路Ｃ６により|(ｄ−ｃ)−(ｂ−ａ)|が計算される。２つの差分Ｓ２，Ｓ１の差が２次微分値に相当するため、閾値Ｃ以下となるポイントを変曲点とみなすことができる。よって、その変曲点は比較回路Ｃ８の出力から得ることができる。

また、ノイズによる変曲点の誤検出を防ぐために上記の振幅監視回路３３が備えられている。振幅監視回路３３は、受信ＩＦ信号の周波数検波信号振幅(ピーク間の値)Ｓ３が閾値Ａ以上、又は閾値Ｂ以下の振幅が検出された場合にはノイズとみなす機能を有している。比較回路Ｃ７からそのノイズの有無を示す出力が得られる。

論理積回路Ｃ９は、Ｓ３≧Ａ又はＳ３≦Ｂのために振幅監視回路３３によってノイズと見なされたタイミングで、変曲点抽出回路３２によって変曲点が検出された場合には、その変曲点を無効とする。一方、Ｂ＜Ｓ３＜Ａの条件を満たした状態で変曲点抽出回路３２によって変曲点が検出された場合には、その変曲点を有効とする。

論理積回路Ｃ９の出力からエッジ検出回路Ｃ１０でその論理積出力の立ち上がりエッジを検出することで変曲点タイミング信号Ｓ４が得られる。また、プレ周波数オフセット生成回路Ｃ１１にて変曲点タイミング信号Ｓ４で周波数検波信号Ｓ０から周波数検波信号Ｓ０の中央値を抽出し、この中央値をプレ周波数オフセット信号として生成する。このプレ周波数オフセット信号を次段の平均化回路２２において平均化することにより、オフセット成分を表す最終的な周波数オフセット信号が算出される。

特開２００６−３２５１２７号公報

しかしながら、上記した従来のＦＳＫ受信機の復調回路においては、ノイズ受信時や低Ｃ/Ｎ環境下での変曲点の誤検出が発生してしまうという問題がある。すなわち、周波数検波信号Ｓ０のピークｄ，ａ間の大きさＳ３が一定の範囲（閾値Ａ，Ｂの範囲）内にあるか否かを検知することによって抽出変曲点が有効及び無効のいずれであるかを判定しているので、ある程度ノイズの入った有効であるべき変曲点を検出しようとして大きさＳ３の許容範囲を広げようとした場合に、同範囲の拡大に比例して純粋なノイズの変曲点をも多く抽出してしまい変曲点の誤検出を招くという問題がある。誤検出した変曲点タイミングで周波数検波値が抽出されることにより、期待値からずれた周波数オフセット値が算出されてしまう。周波数オフセット値の期待値からの変動は受信特性(最小受信感度等)に大きな影響を及ぼすため、ノイズを変曲点であるとする誤検出を減少させることが必要である。

そこで、本発明の目的は、かかる点を鑑みてなされたものであり、周波数検波信号の有効であるべき変曲点をより多く抽出すると共にノイズによる変曲点の誤検出を減少させることができるＦＳＫ復調回路及び変曲点検出方法を提供することである。

本発明のＦＳＫ復調回路は、受信したＦＳＫ変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を変曲点検出回路によって検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるＦＳＫ復調回路であって、前記変曲点検出回路は、前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングし、そのサンプル値の変化に基づき前記変曲点を抽出する変曲点抽出部と、前記変曲点抽出部により抽出された前記変曲点の前後に位置し、かつ振幅値が正ならびに負のピークをとる２つのサンプル値に関し、そのピーク値間の大きさが第１所定の範囲内にあるか否かを判定する振幅判定部と、前記抽出された前記変曲点が属するシンボル及びその１つ前のシンボルのうちの少なくとも１つのシンボルの最初のサンプル値と最終のサンプルとの差分が第２所定の範囲内にあるか否かを判定するプリアンブル判定部と、前記振幅判定部により前記ピーク値間の大きさが前記第１所定の範囲内にあると判定されかつ前記プリアンブル判定部により前記差分が前記第２所定の範囲内にあると判定されたとき前記変曲点抽出部により抽出した前記変曲点を正規の変曲点として出力する論理積部と、を備えることを特徴としている。

本発明の変曲点検出方法は、受信したＦＳＫ変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるＦＳＫ復調回路における変曲点検出方法であって、前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングし、そのサンプル値の変化に基づき前記変曲点を抽出する変曲点抽出ステップと、前記変曲点抽出部により抽出された前記変曲点の前後に位置し、かつ振幅値が正ならびに負のピークをとる２つのサンプル値に関し、そのピーク値間の大きさが第１所定の範囲内にあるか否かを判定する振幅判定ステップと、前記抽出された前記変曲点が属するシンボル及びその１つ前のシンボルのうちの少なくとも１つのシンボルの最初のサンプル値と最終のサンプルとの差分が第２所定の範囲内にあるか否かを判定するプリアンブル判定ステップと、前記振幅判定ステップにより前記ピーク値間の大きさが前記第１所定の範囲内にあると判定されかつ前記プリアンブル判定ステップにより前記差分が前記第２所定の範囲内にあると判定されたとき前記変曲点抽出ステップにより抽出した前記変曲点を正規の変曲点として出力する論理積ステップと、を備えることを特徴としている。

本発明のＦＳＫ復調回路及び変曲点検出方法によれば、抽出された変曲点が属するシンボル及びその１つ前のシンボルのうちの少なくとも１つのシンボルの最初のサンプル値と最終のサンプルとの差分が第２所定の範囲内にあるか否かを判定することによってプリアンプルパターンを判定するので、周波数検波信号の変曲点抽出のために第１所定の範囲の許容範囲を広げた場合に、ノイズ周波数による変曲点の誤抽出が生じてもそれを抑制することができる。よって、周波数検波信号の変曲点を高精度でより多く抽出すると共に、純粋なノイズの変曲点の抽出を減少させることが可能となる。

従来のＦＳＫ復調回路の概略構成を示すブロック図である。図１の回路中の周波数オフセット除去回路の構成を示すブロック図である。図２の回路中の変曲点検出回路の構成を示すブロック図である。周波数検波信号と変曲点との関係を示す図である。本発明の第１実施例として変曲点検出回路の構成を示すブロック図である。図５の変曲点検出回路における周波数検波信号と変曲点との関係を示す図である。本発明の第２実施例として変曲点検出回路の構成を示すブロック図である。図７の変曲点検出回路中の変曲点連続発生検出回路の構成を示すブロック図である。図８の変曲点連続発生検出回路の動作を示すタイミングチャートである。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図５は本発明の第１実施例としてＦＳＫ復調回路に適用される変曲点検出回路の構成を示している。この変曲点検出回路は、３２段シフトレジスタ５１、変曲点抽出回路５２、振幅監視回路５３、プリアンブル検出回路５４,５５、論理積回路５６、エッジ検出回路Ｃ１０、プレ周波数オフセット生成回路Ｃ１１、及び遅延回路Ｃ１６を備えている。

３２段シフトレジスタ５１はシンボルレートに対し１６倍の速度の動作クロックに応じて周波数検波信号Ｓ０をサンプリングしてそのサンプル値を周波数検波信号Ｓ０の振幅値として２シンボル分だけ保持する。また、３２段シフトレジスタ５１は図５に示すようにシフトレジスタ番号、１番目から３２番目までの保持出力を有し、その１番目から順に入力される周波数検波信号Ｓ０のサンプル値を保持出力する。なお、サンプリングレートはシンボルレートに対して１６倍に限定されず、例えば、３２倍でも良いが、そうするとシフトレジスタ５１の段数を６４にする必要がある。
変曲点抽出回路５２は変曲点抽出部に相当し、図３に示した変曲点抽出回路３２と同様に、減算回路Ｃ１〜Ｃ３、絶対値化回路Ｃ６、及び比較回路Ｃ８を有する。ただし、減算回路Ｃ１はシフトレジスタ５１の１６番目の出力からシフトレジスタ５１の９番目の出力を差し引き、減算回路Ｃ２はシフトレジスタ５１の２４番目の出力からシフトレジスタ５１の１７番目の出力を差し引く。

振幅監視回路５３は振幅判定部に相当し、図３に示した振幅監視回路３３と同様に、減算回路Ｃ４、絶対値化回路Ｃ５、及び比較回路Ｃ７を備える。減算回路Ｃ４はシフトレジスタ５１の１６番目の出力からシフトレジスタ５１の１番目の出力を差し引く。

プリアンブル検出回路５４,５５はプリアンブル判定部に相当する。プリアンブル検出回路５４は、減算回路Ｃ１２、絶対値化回路Ｃ１３、及び比較回路Ｃ１４を備える。減算回路Ｃ１２はシフトレジスタ５１の３２番目の出力からシフトレジスタ５１の１７番目の出力を差し引く。絶対値化回路Ｃ１３は減算回路Ｃ１２の出力の絶対値を算出する。比較回路Ｃ１４は絶対値化回路Ｃ１３の出力を閾値Ｄと大小比較を行う。プリアンブル検出回路５５は、比較回路Ｃ１５からなる。比較回路Ｃ１５は振幅監視回路５３内の絶対値化回路Ｃ５の出力を閾値Ｄと大小比較を行う。遅延回路Ｃ１６は振幅監視回路５３内の比較回路Ｃ７の出力を遅延させる。

論理積回路５６は遅延回路Ｃ１６と共に論理積部を構成し、比較回路Ｃ８，Ｃ１４，Ｃ１５の各出力と遅延回路Ｃ１６の出力との論理積を演算する。

エッジ検出回路Ｃ１０及びプレ周波数オフセット生成回路Ｃ１１については図３に示した変曲点検出回路のものと同一である。

かかる構成の変曲点検出回路において、入力される周波数検波信号Ｓ０のレベルがシフトレジスタ５１に動作クロックに同期して保存されつつシフトレジスタ番号、１番目から３２番目の方向に１つずつシフトされる。ここで、図６に示す波形の周波数検波信号Ｓ０に対して、現在、シフトレジスタ５１の１番目から３２番目までの各出力は図６に示すように信号レベルを有するとする。

変曲点抽出回路５２では減算回路Ｃ１の演算結果Ｓ１及び減算回路Ｃ２の演算結果Ｓ２各々がｂ−ａ及びｄ−ｃとして得られ、それぞれ動作クロックで８クロック分に相当する期間の周波数検波信号の傾きが求められる。更に、減算回路Ｃ３による差分の差Ｓ２−Ｓ１＝(ｄ−ｃ)−(ｂ−ａ)が算出され、絶対値化回路Ｃ６により|(ｄ−ｃ)−(ｂ−ａ)|が計算される。２つの差分Ｓ２，Ｓ１の差が２次微分値に相当するため、閾値Ｃ以下となるポイントを変曲点とみなすことができる。よって、その変曲点は比較回路Ｃ８の出力からＨ（高）レベルとして得ることができる。

変曲点抽出回路５２において減算回路Ｃ１の演算結果Ｓ１＝ｂ−ａ及び減算回路Ｃ２の演算結果Ｓ２＝ｄ−ｃが得られているとき、振幅監視回路５３の減算回路Ｃ４ではｂ−ｅが得られる。遅延回路Ｃ１６のタイミング調整により、振幅監視回路５３の出力は８クロック分だけ遅れて論理積回路５６に供給されることになる。よって、８クロック分だけ前の時点の振幅監視回路５３では減算回路Ｃ４によりａ−ｄが算出されるので、受信ＩＦ信号の周波数検波信号Ｓ０の振幅(ピーク間の値)Ｓ３が絶対値化回路Ｃ５から得られる。その振幅Ｓ３が閾値Ａ以上、又は閾値Ｂ以下の振幅が検出された場合には比較回路Ｃ７からノイズ有りに対応するＨレベルの出力が生成される。

また、絶対値化回路Ｃ５の出力値Ｓ３＝|ｂ−ｅ|はプリアンブル検出回路５５の比較回路Ｃ１５で閾値Ｄと大小比較され、|ｂ−ｅ|が閾値Ｄ以下であるとき比較回路Ｃ１５はＨレベルの出力を生成する。

プリアンブル検出回路５４では、比較回路Ｃ１２ではｆ−ｃが算出され、絶対値化回路Ｃ１３から出力される絶対値|ｆ−ｃ|が閾値Ｄ以下であるとき比較回路Ｃ１４がＨレベルの出力を生成する。

遅延回路Ｃ１６の出力と比較回路Ｃ８,Ｃ１４,Ｃ１５の各出力との論理積が論理積回路５６によって求められ、その論理積出力からエッジ検出回路Ｃ１０にて立ち上がりエッジが検出される。この立ち上がりエッジが変曲点タイミング信号Ｓ４となり、プレ周波数オフセット生成回路Ｃ１１に入力される。プレ周波数オフセット回路Ｃ１１では、変曲点タイミング信号Ｓ４と周波数検波信号Ｓ０から変曲点となる周波数検波値を抽出し、この値をプレ周波数オフセット信号として次段の平均化回路２２へ出力する。プレ周波数オフセット信号は平均化回路２２において平均化されて最終的な周波数オフセット信号とされる。

このように、第１の実施例においては、従来の変曲点検出回路（図３参照）に対して|ｂ−ｅ|≦閾値Ｄ、|ｆ−ｃ|≦閾値Ｄの条件が加わったことにより、"１０１０"又は"０１０１"パターンを監視することと等価な動作となる。これはプリアンブルパターンを監視しながら、変曲点監視を行うことを意味する。従って、プリアンブルパターンに特化した変曲点検出回路とすることで誤検出を低減できる効果があり、周波数オフセット値の安定性を向上させることができる。また、プリアンブルパターンの監視を、例えば、図１のシンボルタイミング再生回路１３から得られる復調データ及び復調クロックを用いて行うことなく、変曲点検出回路内だけで構成することができるという利点もある。

なお、上記した第１実施例においては、|ｂ−ｅ|≦閾値Ｄと|ｆ−ｃ|≦閾値Ｄとの双方の条件が成立することが検出されているので、連続する２つのシンボル各々で論理"１"から論理"０"又は論理"０"から論理"１"への反転を正確に判定することができ、これによりプリアンブルパターンを確実に検出することができる。

また、本発明は|ｂ−ｅ|≦閾値Ｄと|ｆ−ｃ|≦閾値Ｄとの２つの条件のうちのいずれか一方の条件を検出するだけでも良く、一方の条件検出だけでも１シンボルの前後での論理の反転を検出することができる。例えば、図３の従来の変曲点検出回路において絶対値化回路Ｃ５の出力信号Ｓ３を閾値Ｄと比較する比較回路を設け、この比較回路の出力信号を８クロック分だけ遅延回路で遅延させて比較回路Ｃ７，Ｃ８各々の出力と共に論理積回路Ｃ９に供給する構成にしても良い。

図７は本発明の第２実施例としてＦＳＫ復調回路に適用される変曲点検出回路の構成を示している。この変曲点検出回路は、図５の回路と同様に、３２段シフトレジスタ５１、変曲点抽出回路５２、振幅監視回路５３、プリアンブル検出回路５４,５５、論理積回路５６、エッジ検出回路Ｃ１０、プレ周波数オフセット生成回路Ｃ１１、及び遅延回路Ｃ１６を備える他に、変曲点連続発生検出回路Ｃ１７を備えている。

変曲点連続発生検出回路Ｃ１７はエッジ検出回路Ｃ１０とプレ周波数オフセット生成回路Ｃ１１との間に挿入されている。

変曲点連続発生検出回路Ｃ１７は、図８に示すように、変曲点検出窓生成回路Ｃ１８、論理積回路Ｃ１９、変曲点検出結果保持回路Ｃ２０、及び論理積回路Ｃ２１を備えている。

変曲点検出窓生成回路Ｃ１８はエッジ検出回路Ｃ１０からの変曲点タイミング信号Ｓ４を入力とし、シンボルレート間隔で変曲点検出窓を生成する。論理積回路Ｃ１９は変曲点タイミング信号Ｓ4と変曲点検出窓生成回路Ｃ１８の出力である検出窓信号Ｓ６との論理積を演算して検出窓通過後の変曲点タイミング信号Ｓ７を生成する。

変曲点検出結果保持回路Ｃ２０は、論理積回路Ｃ１９の出力である検出窓通過後の変曲点タイミング信号Ｓ７と変曲点検出窓生成回路Ｃ１８の検出窓信号Ｓ６を入力とし、前回(１シンボル前)に検出窓信号がＨレベルになっている区間に変曲点タイミング信号Ｓ４が検出できたか否かの結果を保持する。論理積回路Ｃ２１は論理積回路Ｃ１９の出力Ｓ７と変曲点検出結果保持回路Ｃ２０の出力である変曲点の前回検出結果保持信号Ｓ８との論理積を演算して２回連続発生検出後の変曲点タイミング信号Ｓ５を生成する。

その他の構成は図５に示した第１実施例の構成と同一であり、よって、エッジ検出回路Ｃ１０の出力までの動作及びプレ周波数オフセット生成回路後の動作は第１実施例と同じである。

次に、変曲点連続発生検出回路Ｃ１７の動作を図９のタイムチャートを用いて説明する。

変曲点検出窓生成回路Ｃ１８は、エッジ検出回路Ｃ１０の出力である変曲点タイミング信号Ｓ4から検出窓信号Ｓ６を生成する。ここで、検出窓信号Ｓ６はシンボルレート間隔である一定期間だけＨレベルとなる信号であり、変曲点タイミング信号Ｓ４がＨレベルとなるタイミングが検出窓信号Ｓ６のＨレベル区間の中央となるように、変曲点タイミング信号Ｓ４に応じて検出窓信号Ｓ６が調整される。論理積回路Ｃ１９から出力される検出窓通過後の変曲点タイミング信号Ｓ７は変曲点タイミング信号Ｓ４を検出窓信号Ｓ６によりゲートされた信号となる。

変曲点検出結果保持回路Ｃ２０においては、検出窓信号Ｓ６の立ち下りエッジタイミングで、その直前の検出窓信号Ｓ６のＨレベル区間で検出窓通過後の変曲点タイミング信号Ｓ７がＨレベルとなったどうかを判断し、検出窓通過後の変曲点タイミング信号Ｓ７がＨレベルとなった場合にはＨレベルを出力し、Ｌレベルであった場合にはＬレベルを出力する。この判断結果の出力信号が変曲点の前回検出結果保持信号Ｓ８として論理積回路Ｃ２１に供給される。

論理積回路Ｃ２１では、検出窓通過後の変曲点タイミング信号Ｓ７を変曲点の前回検出結果保持信号Ｓ８でゲートした２回連続発生検出後の変曲点タイミング信号Ｓ５が生成され、これが変曲点連続発生検出回路Ｃ１７の出力となってプレ周波数オフセット回路Ｃ１１に供給される。

プレ周波数オフセット回路Ｃ１１では、２回連続発生検出後の変曲点タイミング信号Ｓ５と周波数検波信号Ｓ０から変曲点となる周波数検波値を抽出し、この値をプレ周波数オフセット信号として次段の平均化回路２２へ出力する。

このように、第２実施例においては、シンボルレート間隔で、すなわち２以上連続するシンボル各々で変曲点が検出された場合に限りプレ周波数オフセット生成回路で使用される変曲点タイミング信号とみなすため、期待する信号の受信中に変曲点を検出している可能性が高く、第１実施例よりもノイズ等による誤検出の低減が期待でき、周波数オフセット値の安定性を向上および受信特性を改善させることができる。

なお、第１及び第２実施例においては、２シンボル分の周波数検波信号を格納するための３２段シフトレジスタ５１を用いて変曲点検出を例に説明したが、シフトレジスタ段数を増やせばプリアンブルパターンのパターン監視長を長くすることができ、誤検出をより低減させることが可能である。

また、第２実施例においては、変曲点連続発生検出回路において、２回連続検出を例に説明したが、３回連続以上とすれば更なる誤検出の低減を図ることが可能である。

更に、上記した各実施例において変曲点検出回路のハードウエア構成を示したが、コンピュータ処理を用いて変曲点抽出ステップ、振幅判定ステップ、プリアンブル判定ステップ、及び論理積ステップを実行して変曲点を検出しても良い。

１１周波数検波回路
１２周波数オフセット除去回路
１３シンボルタイミング再生回路
２１変曲点検出回路
２２平均化回路
３２，５２変曲点抽出回路
３３，５３振幅監視回路
５４,５５プリアンブル検出回路
Ｃ１７変曲点連続発生検出回路
Ｃ１８変曲点検出窓生成回路
Ｃ２０変曲点検出結果保持回路

Claims

受信したＦＳＫ変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を変曲点検出回路によって検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるＦＳＫ復調回路であって、
前記変曲点検出回路は、
前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングし、そのサンプル値の変化に基づき前記変曲点を抽出する変曲点抽出部と、
前記変曲点抽出部により抽出された前記変曲点の前後に位置し、かつ振幅値が正ならびに負のピークをとる２つのサンプル値に関し、そのピーク値間の大きさが第１所定の範囲内にあるか否かを判定する振幅判定部と、
前記抽出された前記変曲点が属するシンボル及びその１つ前のシンボルのうちの少なくとも１つのシンボルの最初のサンプル値と最終のサンプルとの差分が第２所定の範囲内にあるか否かを判定するプリアンブル判定部と、
前記振幅判定部により前記ピーク値間の大きさが前記第１所定の範囲内にあると判定されかつ前記プリアンブル判定部により前記差分が前記第２所定の範囲内にあると判定されたとき前記変曲点抽出部により抽出した前記変曲点を正規の変曲点として出力する論理積部と、を備えることを特徴とするＦＳＫ復調回路。
前記変曲点抽出部は、前記周波数検波信号の振幅値を動作クロックに応じてサンプリングして複数のシンボル分だけ保持するシフトレジスタを有し、１シンボル分の前記周波数検波信号の複数のサンプル値に応じて２次微分値を求め、前記２次微分値が第１閾値以下であるサンプリング点を前記変曲点として抽出することを特徴とする請求項１記載のＦＳＫ復調回路。
前記プリアンブル判定部は、前記抽出された現シンボルの前記変曲点のサンプル値と前記現シンボルの最終のサンプル値との第１差分が前記第２所定の範囲内にあるか否かを判定する第１プリアンブル判定部と、前記抽出された前記現シンボルの前記変曲点のサンプル値より１シンボル分だけ前のサンプル値と前記現シンボルの前記変曲点直前のサンプル値との第２差分が前記第２所定の範囲内にあるか否かを判定する第２プリアンブル判定部と、を含み、
前記論理積部は、前記振幅判定部により前記ピーク値間の大きさが前記第１所定の範囲内にあると判定され、前記第１プリアンブル判定部により前記第１差分が前記第２所定の範囲内にあると判定され、かつ前記第２プリアンブル判定部により前記第２差分が前記第２所定の範囲内にあると判定されたとき前記変曲点抽出部により抽出した前記変曲点を前記正規の変曲点として出力することを特徴とする請求項２記載のＦＳＫ復調回路。
前記プリアンブル判定部により前記差分が前記第２所定の範囲内にあると判定されたときはシンボル周期で前記復調データが示す論理が反転しているときであることを特徴とする請求項１記載のＦＳＫ復調回路。
前記シフトレジスタは３２段シフトレジスタからなり、
前記変曲点抽出部は、前記３２段シフトレジスタの１６番目の出力からその９番目の出力を差し引く第１減算回路と、前記３２段シフトレジスタの２４番目の出力からその１７番目の出力を差し引く第２減算回路と、前記第２減算回路の出力から前記第１減算回路の出力を差し引く第３減算回路と、前記第３減算回路の出力の絶対値を算出する第１絶対値化回路と、前記第１絶対値化回路の算出絶対値を前記第１閾値と大小比較する第１比較回路と、を備え、
前記振幅判定部は、前記３２段シフトレジスタの１６番目の出力からその１番目の出力を差し引く第４減算回路と、前記第４減算回路の出力の絶対値を算出する第２絶対値化回路と、前記第２絶対値化回路の算出絶対値を前記第１所定の範囲を示す第２閾値及び第３閾値と大小比較する第２比較回路と、を備え、
前記第１プリアンブル判定部は、前記第２絶対値化回路の算出絶対値を第４閾値と大小比較する第３比較回路からなり、
前記第２プリアンブル判定部は、前記３２段シフトレジスタの３２番目の出力からその１７番目の出力を差し引く第５減算回路と、前記第５減算回路の出力の絶対値を算出する第３絶対値化回路と、前記第３絶対値化回路の算出絶対値を前記第４閾値と大小比較する第４比較回路と、を備え、
前記論理積部は、前記第２比較回路の出力を１シンボル分の時間だけ遅延させる遅延回路と、前記第１比較回路の出力、前記第３比較回路の出力、前記第４比較回路の出力及び前記遅延回路の出力の論理積をとる論理積回路と、を備えること特徴とする請求項２記載のＦＳＫ復調回路。
前記変曲点検出回路は、
前記論理積部の出力の立ち上がりエッジを検出するエッジ検出部と、前記周波数検波信号の振幅値を前記エッジ検出部による検出エッジのタイミングで検出してそれをプレ周波数オフセット信号として出力するプレ周波数オフセット生成部と、を有し、
前記周波数オフセット除去部は、プレ周波数オフセット信号を平均化して周波数オフセット信号を生成する平均化回路と、
前記周波数検波信号から前記周波数オフセット信号を差し引いて前記周波数オフセット成分除去後の前記周波数検波信号を出力する減算回路と、を備えることを特徴とする請求項１又は２記載のＦＳＫ復調回路。
前記変曲点検出回路は、
前記論理積部の出力の立ち上がりエッジを検出するエッジ検出部と、前記エッジ検出部による検出エッジが２シンボル以上連続したことを検出して前記検出エッジを出力する変曲点連連続発生検出部と、前記周波数検波信号の振幅値を前記変曲点連連続発生検出部から出力される前記検出エッジのタイミングで検出してそれをプレ周波数オフセット信号として出力するプレ周波数オフセット生成部と、を有し、
前記周波数オフセット除去部は、プレ周波数オフセット信号を平均化して周波数オフセット信号を生成する平均化回路と、
前記周波数検波信号から前記周波数オフセット信号を差し引いて前記周波数オフセット成分除去後の前記周波数検波信号を出力する減算回路と、を備えることを特徴とする請求項１又は２記載のＦＳＫ復調回路。
前記変曲点連連続発生検出部は、
前記エッジ検出部による前記検出エッジに応じて前記検出エッジの時間位置が中央となって一定期間だけ高レベルの検出窓信号をシンボル周期で生成する変曲点検出窓生成回路と、
前記エッジ検出部による検出エッジと前記検出窓信号との論理積を演算して変曲点タイミング信号を生成する第１論理積回路と、
前記検出窓信号の高レベル時の前記変曲点タイミング信号を読み取って前記検出窓信号の高レベルから低レベルへの立ち下がりでその読み取り結果を変曲点の前回検出結果保持信号として出力する変曲点検出結果保持回路と、
前記第１論理積回路から出力される前記変曲点タイミング信号と前記前回検出結果保持信号との論理積を演算することにより前記エッジ検出部による検出エッジが２シンボル以上連続したことを検出する第２論理積回路と、を備えることを特徴とする請求項７記載のＦＳＫ復調回路。
受信したＦＳＫ変調波の周波数偏移に応じた振幅値を示す周波数検波信号を生成する周波数検波部と、前記周波数検波信号の変曲点を検出して前記変曲点の検出時点の前記周波数検波信号に応じて前記周波数検波信号の周波数オフセット成分を除去する周波数オフセット除去部と、前記周波数オフセット除去部によって前記周波数オフセット成分が除去された前記周波数検波信号に応じて復調データを得るデータ復調部と、を備えるＦＳＫ復調回路における変曲点検出方法であって、
前記周波数検波信号の振幅値を所定の動作クロック毎にサンプリングし、そのサンプル値の変化に基づき前記変曲点を抽出する変曲点抽出ステップと、
前記変曲点抽出部により抽出された前記変曲点の前後に位置し、かつ振幅値が正ならびに負のピークをとる２つのサンプル値に関し、そのピーク値間の大きさが第１所定の範囲内にあるか否かを判定する振幅判定ステップと、
前記抽出された前記変曲点が属するシンボル及びその１つ前のシンボルのうちの少なくとも１つのシンボルの最初のサンプル値と最終のサンプルとの差分が第２所定の範囲内にあるか否かを判定するプリアンブル判定ステップと、
前記振幅判定ステップにより前記ピーク値間の大きさが前記第１所定の範囲内にあると判定されかつ前記プリアンブル判定ステップにより前記差分が前記第２所定の範囲内にあると判定されたとき前記変曲点抽出ステップにより抽出した前記変曲点を正規の変曲点として出力する論理積ステップと、を備えることを特徴とする変曲点検出方法。