JPH11298541A - 中心レベル誤差検出補正回路 - Google Patents
中心レベル誤差検出補正回路Info
- Publication number
- JPH11298541A JPH11298541A JP12186698A JP12186698A JPH11298541A JP H11298541 A JPH11298541 A JP H11298541A JP 12186698 A JP12186698 A JP 12186698A JP 12186698 A JP12186698 A JP 12186698A JP H11298541 A JPH11298541 A JP H11298541A
- Authority
- JP
- Japan
- Prior art keywords
- center level
- error detection
- pass filter
- level error
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＦＳＫ受信機等における復調ベースバンド信
号の中心レベルの誤差を検出補正することができる中心
レベル誤差検出補正回路を提供することである。 【解決手段】 ベースバンド信号のビット同期信号成分
を直流阻止結合器２を通して取り出すことにより直流分
を阻止して位相回転のない正弦波を得てこれをゼロクロ
スパルス発生器３に加えてそのゼロクロス点でゼロクロ
スパルスを発生させる。このゼロクロスパルスより標本
化パルスを得て、このパルスによりサンプラ５でビット
同期信号をサンプルし、ホールド回路９で１パケット時
間Ｔの間ホールドし、そのホールド出力を、減算回路８
でベースバンド信号より減算することにより中心レベル
誤差を補正する。
号の中心レベルの誤差を検出補正することができる中心
レベル誤差検出補正回路を提供することである。 【解決手段】 ベースバンド信号のビット同期信号成分
を直流阻止結合器２を通して取り出すことにより直流分
を阻止して位相回転のない正弦波を得てこれをゼロクロ
スパルス発生器３に加えてそのゼロクロス点でゼロクロ
スパルスを発生させる。このゼロクロスパルスより標本
化パルスを得て、このパルスによりサンプラ５でビット
同期信号をサンプルし、ホールド回路９で１パケット時
間Ｔの間ホールドし、そのホールド出力を、減算回路８
でベースバンド信号より減算することにより中心レベル
誤差を補正する。
Description
【０００１】
【発明の属する技術分野】本発明は、パケット通信方式
において用いられるＦＳＫ(Frequency Shift Keying)受
信機における復調ベースバンド信号等のベースバンド信
号の中心レベル誤差を検出し補正するための、中心レベ
ル誤差検出補正回路の回路構成技術に関するものであ
る。
において用いられるＦＳＫ(Frequency Shift Keying)受
信機における復調ベースバンド信号等のベースバンド信
号の中心レベル誤差を検出し補正するための、中心レベ
ル誤差検出補正回路の回路構成技術に関するものであ
る。
【０００２】
【従来の技術】ＦＳＫ信号の伝送においては、送受の周
波数に誤差がある場合や、周波数弁別器の中心周波数に
誤差があると、復調ベースバンド信号の中心レベルに誤
差を生じ、復調マージンが低下する。したがって、この
中心誤差を補正する必要があるため、従来より、種々の
中心レベル誤差検出補正回路が考えられて来た。それら
の方法には以下のようなものがある。すなわち、まずそ
の代表的なものとして、１）正負のピークホールド回路
を設け、それらの平均値から中心レベルを求める方法、
２）正負の死帯域回路を設け、この死帯電圧幅を夫々ベ
ースバンド信号の正負のピーク値幅に合わせておき、ベ
ースバンド信号のうち死帯域幅を越えて出力する成分に
より中心誤差を求める方法、３）パケット信号の先頭に
あるビット同期信号を２ビット長（２／baud secの時間
長（baudは伝送速度））に渉って積分することにより中
心レベルを求める方法、４）ビット同期信号を１／baud
secだけ離れて２回標本化し、それらサンプル値の平均
値から中心レベルを求める方法、等がある。
波数に誤差がある場合や、周波数弁別器の中心周波数に
誤差があると、復調ベースバンド信号の中心レベルに誤
差を生じ、復調マージンが低下する。したがって、この
中心誤差を補正する必要があるため、従来より、種々の
中心レベル誤差検出補正回路が考えられて来た。それら
の方法には以下のようなものがある。すなわち、まずそ
の代表的なものとして、１）正負のピークホールド回路
を設け、それらの平均値から中心レベルを求める方法、
２）正負の死帯域回路を設け、この死帯電圧幅を夫々ベ
ースバンド信号の正負のピーク値幅に合わせておき、ベ
ースバンド信号のうち死帯域幅を越えて出力する成分に
より中心誤差を求める方法、３）パケット信号の先頭に
あるビット同期信号を２ビット長（２／baud secの時間
長（baudは伝送速度））に渉って積分することにより中
心レベルを求める方法、４）ビット同期信号を１／baud
secだけ離れて２回標本化し、それらサンプル値の平均
値から中心レベルを求める方法、等がある。
【０００３】
【発明が解決しようとする課題】しかし、これらの従来
の方法には、夫々以下のような問題がある。すなわち、
１）のピークホールド回路による方法はホールド回路が
２回路必要であること、２）の死帯域回路による方法も
１）と同様、正負２つの死帯域回路が必要であること、
３）の積分による方法は、積分回路の放電、積分、保持
等の制御回路が必要であること、４）の２つのサンプル
値の平均値を求める方法は、２つのサンプルホールド回
路が必要であること、等の問題がある。
の方法には、夫々以下のような問題がある。すなわち、
１）のピークホールド回路による方法はホールド回路が
２回路必要であること、２）の死帯域回路による方法も
１）と同様、正負２つの死帯域回路が必要であること、
３）の積分による方法は、積分回路の放電、積分、保持
等の制御回路が必要であること、４）の２つのサンプル
値の平均値を求める方法は、２つのサンプルホールド回
路が必要であること、等の問題がある。
【０００４】上述のように、従来の方法では、同じ機能
の回路を２つ必要としたり、制御回路が複雑であったり
する問題を有している。そこで本発明の目的は、簡単な
機能の回路構成でベースバンド信号の中心レベルの誤差
を検出し補正する回路を提供することにある。
の回路を２つ必要としたり、制御回路が複雑であったり
する問題を有している。そこで本発明の目的は、簡単な
機能の回路構成でベースバンド信号の中心レベルの誤差
を検出し補正する回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の中心レベル誤差検出補正回路は、入力ベー
スバンド信号のビット同期信号成分を実質的に位相回転
無く直流オフセットを阻止して取り出す直流阻止結合器
と、上記直流阻止結合器の出力信号からそのゼロクロス
点で標本化パルスを発生する標本化パルス発生手段と、
上記標本化パルスによりビット同期信号成分をサンプル
しそのサンプル出力パルスを入力ベースバンド信号の１
パケット時間ホールドするサンプルホールド手段と、上
記サンプルホールド手段の出力をベースバンド信号から
減算する補正手段と、を備えたことを要旨とする。
め、本発明の中心レベル誤差検出補正回路は、入力ベー
スバンド信号のビット同期信号成分を実質的に位相回転
無く直流オフセットを阻止して取り出す直流阻止結合器
と、上記直流阻止結合器の出力信号からそのゼロクロス
点で標本化パルスを発生する標本化パルス発生手段と、
上記標本化パルスによりビット同期信号成分をサンプル
しそのサンプル出力パルスを入力ベースバンド信号の１
パケット時間ホールドするサンプルホールド手段と、上
記サンプルホールド手段の出力をベースバンド信号から
減算する補正手段と、を備えたことを要旨とする。
【０００６】また前記中心レベル誤差検出補正回路は、
バンドパスフィルタ、２次以上のハイパスフィルタとロ
ーパスフィルタとの縦続回路、ハイパスフィルタと移相
器又は遅延線との縦続回路で構成してもよい。
バンドパスフィルタ、２次以上のハイパスフィルタとロ
ーパスフィルタとの縦続回路、ハイパスフィルタと移相
器又は遅延線との縦続回路で構成してもよい。
【０００７】更に前記直流阻止結合器は、実質的に位相
回転がない、すなわち、位相回転が０°、１８０°又は
１８０°の整数倍となるものであり、また前記ベースバ
ンド信号はパケット通信システムでのＦＳＫ受信機にお
ける復調ベースバンド信号等である。
回転がない、すなわち、位相回転が０°、１８０°又は
１８０°の整数倍となるものであり、また前記ベースバ
ンド信号はパケット通信システムでのＦＳＫ受信機にお
ける復調ベースバンド信号等である。
【０００８】
【発明の実施の形態】パケット信号である復調ベースバ
ンド信号を構成するビット同期信号成分は２／(baud速
度) sec周期のほぼ正弦波の繰り返し信号であり、これ
に周波数誤差等による中心レベル誤差、すなわち直流オ
フセット電圧が重畳している。したがって正弦波として
のビット同期信号成分のゼロクロス点が分かれば、この
ゼロクロス点の時刻でのビット同期信号成分の標本値が
直流オフセット電圧を表わしているから、このゼロクロ
ス点を見つければよい。それには、このビット同期信号
成分を位相回転のない直流阻止回路（交流結合器）に通
して取り出すことにより、その出力信号のゼロクロス点
を見つければよい。したがって出力の位相回転のない直
流阻止結合器の構成法を見出せばよいことになる。この
位相回転のない直流阻止結合器を構成する方法は種々考
えられる。例えばバンドパスフィルタを用いる方法、２
次以上のハイパスフィルタを用いる方法、ハイパスフィ
ルタと移相器を組み合わせる方法、ハイパスフィルタと
遅延線を組み合わせる方法、等である。バンドパスフィ
ルタを用いる方法を除く他の何れの方法も、まず直流成
分を阻止するためのハイパスフィルタを基本として用
い、このフィルタによる進相分をさらにローパスフィル
タ、移相器、遅延線等を用いて総合移相量が０°、１８
０°、あるいは１８０°の整数倍の何れかになるよう進
相または遅相させるもので、その出力信号のゼロクロス
点で標本化パルスを発生させ、その標本化パルスから直
流オフセット分を検出し補正する。
ンド信号を構成するビット同期信号成分は２／(baud速
度) sec周期のほぼ正弦波の繰り返し信号であり、これ
に周波数誤差等による中心レベル誤差、すなわち直流オ
フセット電圧が重畳している。したがって正弦波として
のビット同期信号成分のゼロクロス点が分かれば、この
ゼロクロス点の時刻でのビット同期信号成分の標本値が
直流オフセット電圧を表わしているから、このゼロクロ
ス点を見つければよい。それには、このビット同期信号
成分を位相回転のない直流阻止回路（交流結合器）に通
して取り出すことにより、その出力信号のゼロクロス点
を見つければよい。したがって出力の位相回転のない直
流阻止結合器の構成法を見出せばよいことになる。この
位相回転のない直流阻止結合器を構成する方法は種々考
えられる。例えばバンドパスフィルタを用いる方法、２
次以上のハイパスフィルタを用いる方法、ハイパスフィ
ルタと移相器を組み合わせる方法、ハイパスフィルタと
遅延線を組み合わせる方法、等である。バンドパスフィ
ルタを用いる方法を除く他の何れの方法も、まず直流成
分を阻止するためのハイパスフィルタを基本として用
い、このフィルタによる進相分をさらにローパスフィル
タ、移相器、遅延線等を用いて総合移相量が０°、１８
０°、あるいは１８０°の整数倍の何れかになるよう進
相または遅相させるもので、その出力信号のゼロクロス
点で標本化パルスを発生させ、その標本化パルスから直
流オフセット分を検出し補正する。
【０００９】
【実施例】以下、図面を用いて、本発明の中心レベル誤
差検出回路の一実施例について説明する。図１はこの実
施例の回路構成図である。図１において、１はベースバ
ンド信号の入力端子、２は直流阻止結合器（ＤＣＣ）、
３はゼロクロス発生器（ＺＣＰ）、４はキャリア検出器
（ＣＤ）、５はサンプラ（ＳＭＰ）、６はアンド回路
（ＡＮＤ）、７は標本化パルス発生器（ＰＬＳ）、８は
減算回路（ＳＢＴ）、９はホールド回路（ＨＬＤ）、１
０は中心誤差が補正されたベースバンド信号の出力端子
である。
差検出回路の一実施例について説明する。図１はこの実
施例の回路構成図である。図１において、１はベースバ
ンド信号の入力端子、２は直流阻止結合器（ＤＣＣ）、
３はゼロクロス発生器（ＺＣＰ）、４はキャリア検出器
（ＣＤ）、５はサンプラ（ＳＭＰ）、６はアンド回路
（ＡＮＤ）、７は標本化パルス発生器（ＰＬＳ）、８は
減算回路（ＳＢＴ）、９はホールド回路（ＨＬＤ）、１
０は中心誤差が補正されたベースバンド信号の出力端子
である。
【００１０】図１の回路の動作を図２および図３の波形
図を用いて説明する。入力端子１に加えられたベースバ
ンド信号ｅの図２に示すような直流オフセットＥのある
ビット同期信号成分ｅ1は、直流阻止結合器２に入力さ
れ、これにより図２のｅ2のように直流分が阻止され位
相回転無く取り出される。この直流阻止結合器ＤＣＣは
前述のように、種々の構成で実現でき、その代表的な構
成例を図４に示す。
図を用いて説明する。入力端子１に加えられたベースバ
ンド信号ｅの図２に示すような直流オフセットＥのある
ビット同期信号成分ｅ1は、直流阻止結合器２に入力さ
れ、これにより図２のｅ2のように直流分が阻止され位
相回転無く取り出される。この直流阻止結合器ＤＣＣは
前述のように、種々の構成で実現でき、その代表的な構
成例を図４に示す。
【００１１】図４（ａ）はバンドパスフィルタＢＰＦ
（１１）を用いる構成であり、図４（ｂ）はバンドパス
特性をハイパスフィルタＨＰＦ（１２）とローパスフィ
ルタＬＰＦ（１３）で実現する構成である。図４（ｃ）
はハイパスフィルタＨＰＦ（１２）とその位相回転を補
償する移相器ＰＨＳ（１４）で実現する構成であり、図
４（ｄ）はハイパスフィルタＨＰＦ（１２）とその位相
回転を遅延線ＤＬＬ（１５）で補償することで実現する
構成である。
（１１）を用いる構成であり、図４（ｂ）はバンドパス
特性をハイパスフィルタＨＰＦ（１２）とローパスフィ
ルタＬＰＦ（１３）で実現する構成である。図４（ｃ）
はハイパスフィルタＨＰＦ（１２）とその位相回転を補
償する移相器ＰＨＳ（１４）で実現する構成であり、図
４（ｄ）はハイパスフィルタＨＰＦ（１２）とその位相
回転を遅延線ＤＬＬ（１５）で補償することで実現する
構成である。
【００１２】これら何れかの構成により、位相回転無く
直流分が阻止されるので、図２のｅ2の波形図に示すよ
うに直流オフセットが無いビット同期信号成分ＳＹＮＣ
が得られる。この信号成分ｅ2は次にゼロクロスパルス
発生器３に加えられて、図２のｅ3に示すようにｅ2の波
形のゼロクロス点でパルスｅ3を発生する。このｅ3に示
すパルスは図１のアンド回路６の一方の入力に加えられ
る。
直流分が阻止されるので、図２のｅ2の波形図に示すよ
うに直流オフセットが無いビット同期信号成分ＳＹＮＣ
が得られる。この信号成分ｅ2は次にゼロクロスパルス
発生器３に加えられて、図２のｅ3に示すようにｅ2の波
形のゼロクロス点でパルスｅ3を発生する。このｅ3に示
すパルスは図１のアンド回路６の一方の入力に加えられ
る。
【００１３】一方、図１の信号入力端子１より入力した
復調ベースバンド信号は、キャリア検出器４に加えられ
て、図３のｅ4に示すように、ベースバンド信号ｅが入
来するとこれを検出してキャリア検出信号“１”を出力
する。これは、ＦＳＫ受信機の特徴として、入力信号が
無くなるとベースバンドの帯域外雑音が急増するという
現象を利用している。
復調ベースバンド信号は、キャリア検出器４に加えられ
て、図３のｅ4に示すように、ベースバンド信号ｅが入
来するとこれを検出してキャリア検出信号“１”を出力
する。これは、ＦＳＫ受信機の特徴として、入力信号が
無くなるとベースバンドの帯域外雑音が急増するという
現象を利用している。
【００１４】図１で、キャリア検出器４の出力が立ち上
がると、これによってパルス発生器７が駆動され、その
出力に図３のｅ7に示すような制御パルスが発生する。
このパルスｅ7はアンド回路６の他方の−入力に加えら
れ、ゼロクロスパルス発生器３の出力の図２に示すパル
スｅ3をゲートして、その出力に図３に示すようなパル
スｅ6を生じる。このパルスｅ6は標本化パルスとして図
１のサンプラ５に加えられ、入力ベースバンド信号の同
期信号成分ＳＹＮＣを標本化する。これによる標本化出
力パルス波形を図２のｅ5に示す。この標本化出力パル
スｅ5はホールド回路９に加えられてそのパケットの終
わりＴまでホールドされる。ホールド回路９にはキャリ
ア検出器４より図３に示すキャリア検出信号ｅ4が加え
られているが、これは無信号時のホールド電圧をゼロと
しておくためのものである。
がると、これによってパルス発生器７が駆動され、その
出力に図３のｅ7に示すような制御パルスが発生する。
このパルスｅ7はアンド回路６の他方の−入力に加えら
れ、ゼロクロスパルス発生器３の出力の図２に示すパル
スｅ3をゲートして、その出力に図３に示すようなパル
スｅ6を生じる。このパルスｅ6は標本化パルスとして図
１のサンプラ５に加えられ、入力ベースバンド信号の同
期信号成分ＳＹＮＣを標本化する。これによる標本化出
力パルス波形を図２のｅ5に示す。この標本化出力パル
スｅ5はホールド回路９に加えられてそのパケットの終
わりＴまでホールドされる。ホールド回路９にはキャリ
ア検出器４より図３に示すキャリア検出信号ｅ4が加え
られているが、これは無信号時のホールド電圧をゼロと
しておくためのものである。
【００１５】このようにして、ホールド回路９にはゼロ
クロス点での直流オフセット電圧がホールドされるか
ら、アンド回路６で得られる標本化パルスの数は１以上
であればよい。ホールド回路９の出力は減算回路８に加
えられて、入力ベースバンド信号ｅから直流オフセット
電圧が差し引かれ、中心誤差のないベースバンド信号が
出力端子１０に再生される。
クロス点での直流オフセット電圧がホールドされるか
ら、アンド回路６で得られる標本化パルスの数は１以上
であればよい。ホールド回路９の出力は減算回路８に加
えられて、入力ベースバンド信号ｅから直流オフセット
電圧が差し引かれ、中心誤差のないベースバンド信号が
出力端子１０に再生される。
【００１６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ＦＳＫ受信機等において送受信号機の周波数誤
差等により発生するベースバンド信号の直流オフセット
電圧を、極めて簡単な方法で検出できるので、容易にこ
の中心レベルの誤差を補正することができ、復調マージ
ンを最大にすることができる。
よれば、ＦＳＫ受信機等において送受信号機の周波数誤
差等により発生するベースバンド信号の直流オフセット
電圧を、極めて簡単な方法で検出できるので、容易にこ
の中心レベルの誤差を補正することができ、復調マージ
ンを最大にすることができる。
【図１】本発明の一実施例の回路構成図である。
【図２】上記実施例の動作を説明するための波形図であ
る。
る。
【図３】上記実施例の動作を説明するための波形図であ
る。
る。
【図４】図１の構成要素の一つである直流阻止結合器の
構成例を示すための回路図である。
構成例を示すための回路図である。
１ 信号入力端子 ２ 直流阻止結合器（ＤＣＣ） ３ ゼロクロスパルス発生器（ＺＣＰ） ４ キャリア検出器（ＣＤ） ５ サンプラ（ＳＭＰ） ６ アンド回路（ＡＮＤ） ７ 標本化パルス発生器（ＰＬＳ） ８ 減算回路（ＳＢＴ） ９ ホールド回路（ＨＬＤ） １０ 信号出力端子 １１ バンドパスフィルタ（ＢＰＦ） １２ ハイパスフィルタ（ＨＰＦ） １３ ローパスフィルタ（ＬＰＦ） １４ 移相器（ＰＨＳ） １５ 遅延線（ＤＬＬ）
Claims (7)
- 【請求項１】 入力ベースバンド信号のビット同期信号
成分を実質的に位相回転無く直流オフセットを阻止して
取り出す直流阻止結合器と、 上記直流阻止結合器の出力信号からそのゼロクロス点で
標本化パルスを発生する標本化パルス発生手段と、 上記標本化パルスによりビット同期信号成分をサンプル
しそのサンプル出力パルスを入力ベースバンド信号の１
パケット時間ホールドするサンプルホールド手段と、 上記サンプルホールド手段の出力をベースバンド信号か
ら減算する補正手段と、 を備えたことを特徴とする中心レベル誤差検出補正回
路。 - 【請求項２】 前記直流阻止結合器がバンドパスフィル
タで構成されることを特徴とする請求項１記載の中心レ
ベル誤差検出補正回路。 - 【請求項３】 前記直流阻止結合器が２次以上のハイパ
スフィルタで構成されることを特徴とする請求項１記載
の中心レベル誤差検出補正回路。 - 【請求項４】 前記直流阻止結合器がハイパスフィルタ
とローパスフィルタとの縦続回路で構成されることを特
徴とする請求項１記載の中心レベル誤差検出補正回路。 - 【請求項５】 前記直流阻止結合器がハイパスフィルタ
と移相器との縦続回路で構成されることを特徴とする請
求項１記載の中心レベル誤差検出補正回路。 - 【請求項６】 前記直流阻止結合器がハイパスフィルタ
と遅延線との縦続回路で構成されることを特徴とする請
求項１記載の中心レベル誤差検出補正回路。 - 【請求項７】 前記ベースバンド信号がＦＳＫ受信機に
おける復調ベースバンド信号であることを特徴とする請
求項１〜６のいずれかに記載の中心レベル誤差検出補正
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12186698A JPH11298541A (ja) | 1998-04-15 | 1998-04-15 | 中心レベル誤差検出補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12186698A JPH11298541A (ja) | 1998-04-15 | 1998-04-15 | 中心レベル誤差検出補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298541A true JPH11298541A (ja) | 1999-10-29 |
Family
ID=14821876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12186698A Pending JPH11298541A (ja) | 1998-04-15 | 1998-04-15 | 中心レベル誤差検出補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298541A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002178920A (ja) * | 2000-12-12 | 2002-06-26 | Railway Technical Res Inst | 鉄道保安装置 |
| WO2006114845A1 (ja) * | 2005-04-08 | 2006-11-02 | Fujitsu Limited | 送受信に同一搬送波を用いる無線装置 |
| JP2006325127A (ja) * | 2005-05-20 | 2006-11-30 | Oki Electric Ind Co Ltd | Ｆｓｋ復調器 |
| JP2009071811A (ja) * | 2007-08-21 | 2009-04-02 | Rohm Co Ltd | キャリアオフセットの検出回路および検出方法 |
| JP2012175291A (ja) * | 2011-02-18 | 2012-09-10 | Lapis Semiconductor Co Ltd | Ｆｓｋ復調回路 |
| CN103166886A (zh) * | 2011-12-09 | 2013-06-19 | 拉碧斯半导体株式会社 | 频率偏置消除电路及方法以及通信设备 |
| JP2015213348A (ja) * | 2015-06-24 | 2015-11-26 | ラピスセミコンダクタ株式会社 | 周波数オフセット除去回路及び方法並びに通信機器 |
| JP2017118410A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社Ｊｖｃケンウッド | オフセット値補正装置およびオフセット値補正方法 |
-
1998
- 1998-04-15 JP JP12186698A patent/JPH11298541A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002178920A (ja) * | 2000-12-12 | 2002-06-26 | Railway Technical Res Inst | 鉄道保安装置 |
| WO2006114845A1 (ja) * | 2005-04-08 | 2006-11-02 | Fujitsu Limited | 送受信に同一搬送波を用いる無線装置 |
| JP2006325127A (ja) * | 2005-05-20 | 2006-11-30 | Oki Electric Ind Co Ltd | Ｆｓｋ復調器 |
| US7298202B2 (en) | 2005-05-20 | 2007-11-20 | Oki Electric Industry Co., Ltd. | FSK demodulator |
| JP4583240B2 (ja) * | 2005-05-20 | 2010-11-17 | Ｏｋｉセミコンダクタ株式会社 | Ｆｓｋ復調器 |
| JP2009071811A (ja) * | 2007-08-21 | 2009-04-02 | Rohm Co Ltd | キャリアオフセットの検出回路および検出方法 |
| JP2012175291A (ja) * | 2011-02-18 | 2012-09-10 | Lapis Semiconductor Co Ltd | Ｆｓｋ復調回路 |
| CN103166886A (zh) * | 2011-12-09 | 2013-06-19 | 拉碧斯半导体株式会社 | 频率偏置消除电路及方法以及通信设备 |
| JP2013123105A (ja) * | 2011-12-09 | 2013-06-20 | Lapis Semiconductor Co Ltd | 周波数オフセット除去回路及び方法並びに通信機器 |
| US8867669B2 (en) | 2011-12-09 | 2014-10-21 | Lapis Semiconductor Co., Ltd. | Circuit and method for removing frequency offset, and communication apparatus |
| US9203667B2 (en) | 2011-12-09 | 2015-12-01 | Lapis Semiconductor Co., Ltd. | Circuit and method for removing frequency offset, and communication apparatus |
| CN103166886B (zh) * | 2011-12-09 | 2018-03-30 | 拉碧斯半导体株式会社 | 频率偏置消除电路及方法以及通信设备 |
| JP2015213348A (ja) * | 2015-06-24 | 2015-11-26 | ラピスセミコンダクタ株式会社 | 周波数オフセット除去回路及び方法並びに通信機器 |
| JP2017118410A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社Ｊｖｃケンウッド | オフセット値補正装置およびオフセット値補正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| JPS5932015B2 (ja) | インパルス性雑音の除去方式 | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| JP4807645B2 (ja) | 周波数オフセットエラーを決定する装置及びそれに基づく受信機 | |
| JPH11298541A (ja) | 中心レベル誤差検出補正回路 | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| EP0238906B1 (en) | Noise detection by sampling digital baseband signal at eye openings | |
| KR20090103928A (ko) | 하이브리드 ｚｅｒｏ－ｉｆ 수신기 | |
| EP0517533B1 (en) | Demodulator for digital modulation signals | |
| JP2638273B2 (ja) | ユニーク・ワード検出方式 | |
| JP3783853B2 (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JPH11298542A (ja) | 中心誤差検出補正回路 | |
| US20020110207A1 (en) | Device for detecting timing synchronization, method thereof, and communication device using the same | |
| CA2195237A1 (en) | Method and apparatus for the synchronization of a signal receiving station | |
| KR100548234B1 (ko) | 디지탈 심볼 타이밍 복원 장치 | |
| JP2007129596A (ja) | Ｆｓｋ復調回路 | |
| US20060129318A1 (en) | Symbol position detection device and symbol position detection method | |
| JP3100281B2 (ja) | スロット同期装置 | |
| RU2038703C1 (ru) | Цифровой приемник дискретных сигналов с "вращающейся фазой" | |
| JPS62230171A (ja) | 同期検波回路 | |
| JPS6028352A (ja) | 符号識別器 | |
| KR100577170B1 (ko) | 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 락킹(ＬＯＣＫＩＮＧ)장치 및 방법 | |
| JP2010252326A (ja) | ビット検出及び同期のための方法及びシステム | |
| KR20000057637A (ko) | 심볼 로크 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A7433 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040802 |
|
| A072 | Dismissal of procedure |
Effective date: 20050412 Free format text: JAPANESE INTERMEDIATE CODE: A073 |