KR20000057637A - 심볼 로크 검출기 - Google Patents

심볼 로크 검출기 Download PDF

Info

Publication number
KR20000057637A
KR20000057637A KR1019990705438A KR19997005438A KR20000057637A KR 20000057637 A KR20000057637 A KR 20000057637A KR 1019990705438 A KR1019990705438 A KR 1019990705438A KR 19997005438 A KR19997005438 A KR 19997005438A KR 20000057637 A KR20000057637 A KR 20000057637A
Authority
KR
South Korea
Prior art keywords
signal
lock
sample
samples
produce
Prior art date
Application number
KR1019990705438A
Other languages
English (en)
Inventor
단 엘. 웨스트휄
Original Assignee
킹 가일 엠.
지티이 가번먼트 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 킹 가일 엠., 지티이 가번먼트 시스템즈 코포레이션 filed Critical 킹 가일 엠.
Publication of KR20000057637A publication Critical patent/KR20000057637A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Burglar Alarm Systems (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Fire Alarms (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

T/4 이동된 신호 샘플에 가까워지도록 보간기와 결합해서 T/2 이격된 신호 샘플을 이용하는 단순화된 심볼 로크 검출기가 종래의 심볼 로크 검출기로서 이용되었다. 근사치를 갖는 T/4 및 이동된 신호 샘플은 임계치 검출기에 입력하기 앞서 위상 검출기에 의해 처리되는데, 이 임계치 검출기는 로크 신호가 소정의 임계치를 초과할 경우 적합한 심볼로크를 나타낸다.

Description

심볼 로크 검출기 {SYMBOL LOCK DETECTOR}
디지털 데이터 통신 시스템은 종종 펄스의 형태로 정보를 전송한다. 정보의 스트림(또는 디지털 비트)은 펄스의 스트림으로 전달된다. 간단한 일실시예에서 디지털"1"은 양의 펄스로 전송되며 반면에 디지털"0"은 음의 펄스로 전송된다. 따라서 간단한 2진 시스템(즉, 보드(baud)당 1비트)이 1Mb/s를 전송하기 위해서는 매 비트마다 시간지연이 1 마이크로초가 된다. 유입신호는 보드에 할당될 디지털 비트를 결정하기 위해 보드당 한번 샘플링된다. 시스템의 보드 율이 증가하기 때문에 보드 간격은 감소하며 수신된 신호가 각각의 보드 범위 안의 시간내에서 적합한 지점에 샘플링된다는 것을 보증할 필요가 있게된다. 보드 간격은 종종 T로 표시하며, 보드 율은 1/T로 표시한다.
데이터 통신 시스템의 한 결정적인 성분은 심볼 로크 검출기이며 이것은 매 보드당 적합한 샘플링 지점이 성취되었을 때를 결정하는데 이용된다. 통신 시스템에서 다른 결정적인 성분은 위상 검출기이며 이것은 수신된 신호의 제로 위상 지점을 성취하기 위해 위상 로크 루프(PLL)에 이용된다. 즉 펄스신호를 표현하기 위해서 신호파형이 수평축(즉, 제로위상)을 교차하는 지점이 결정된다.
T/2 (두번 오버샘플링)시스템용 위상 검출기에서 수신된 신호는 기준위치와 T/2 (1/2보드 간격)다음 즉 "T/2"위치에서 샘플링 된다. 샘플링 지점중 하나는 실제 데이터 값을 결정하는데 이용되고 반면에 두 샘플은 수신된 신호의 정확한 위상을 결정하는데 이용된다.
종래의 두 번 오버샘플링 심볼 로크 검출기는 T/4(기준위치이후의 1/4보드 간격)에서 유입신호를 샘플하기위해 필요하며 또한 3T/4(기준위치이후의 3/4 보드 간격)은 적합한 동작을 위해 표현한다. 그러나 T/4와 3T/4샘플지점은 일반적으로 이용할 수 없으며 특히 기준점과 T/2샘플지점에 부가하여 결정되어야만 한다. 수신된 신호를 추가로 두 번(T/4 및 3T/4)샘플하기위한 요구는 비용과 수신기 회로의 복잡도가 가중된다.
본 발명은 일반적으로 데이터 통신 분야에 관한 것으로, 특히 본 발명은 적합한 시간을 결정하고 수신된 신호를 샘플링하기 위한 심볼 로크 검출기에 관한 것이다.
도1A 내지 도1E는 심볼 로크 검출기 회로에 의해 이용되는 신호 파형의 예시도.
도2는 열린 아이와 닫힌 아이 위치를 나타내는 데이터 신호의 예시도.
도3은 심볼 로크 검출기 회로에 의해 이용되는 S-곡선의 예시도.
도4는 심볼 로크 검출기 회로에 의해 이용되는 로크 곡선의 예시도.
도5는 심볼 로크 검출기 회로의 블록도.
본 발명은 적합한 심볼로크를 결정하기 위해서 T/4 및 3T/4위치에서 유입신호를 샘플해야하는 필요성을 제거하는 심볼 로크 검출기 회로에 관한 것이다. 본 발명에서 기준 위치 신호 및 T/2신호 샘플은 심볼 로크 검출기 회로에 이용되는 T/4 및 3T/4 샘플 지점 가까이 제공하기 위해 보간된다.
본 발명은 도면의 간단한 설명과 바람직한 실시예의 상세한 설명으로부터 더욱 명확해 질 것이다.
도1A를 보면 BPSK(binary phase shift key)신호에 대한 신호 파형x(t)를 나타낸다. BPSK신호는 본래 진폭이 +1(양의 위상)과 -1(음의 위상)사이의 범위인 펄스 신호이다. +1값은 이진수 1을 나타내는데 이용되고 -1은 이진수 0을 나타내는데 이용된다. 신호 X(t)의 심볼 주기(T; 보드 간격)는 신호 펄스의 주기로 정의된다. 수신기에서 신호 x(t)는 심볼 주기당 2번 샐플된다. 첫 번째 심볼은 위치x(t)( 예, x1, x2, x3, ...)에 있으며 특수한 심볼의 데이터 내용을 결정하는데 이용된다. 상기 첫 번째 심볼은 종종 초기의 심볼이라고 말한다. 두 번째 심볼은 T/2지점, 즉 x샘플 지점들사이에서 중간에 있으며 위상 검출과 로킹 목적을 위해 이용된다. 도1A의 특정 파형에서 기준 위치 샘플은 예시된 제1 보드 간격에 대해 보드 간격(즉, t=T/2)의 끝에 위치된다.
도1B와 도1C는 파형 x(t-T/2)과 그의 역 즉 파형 -x(t-T/2)를 나타내며, 이 파형들은 도1D에 나타낸 차 신호 xd(t)=x(t)-x(t-T/2)를 나타내는데 이용된다. 다음에 차신호 xd(t)는 제곱이 되며, 도1E에 나타낸 제곱된 신호 xd2가 된다. 제곱된 신호 xd2는 후술하는 바와 같이 심볼 로크 검출기에 의해 이용된다.
도2를 보면, 데이터 신호의 열린 눈과 닫힌 눈을 예시하기 위해 데이터 신호x(t)의 일부분을 나타내고 있다. 도2의 파형은 실제로 몇 개 파형의 중첩을 나타내는데, 하나는 디지털 1신호(상측 펄스)가 되고 다른 것은 디지털 0 신호(하측 펄스)가 된다. 신호 파형의 열린 아이 위치는 "0"또는 기준위치에 위치된다. 유사하게 닫힌 아이 위치는 T/2위치와 -T/2위치 모두에 위치된다.
위상 검출기에 의해 생성된 S-곡선은 도3에 예시되어 있으며, 다음의 관계식 즉 U(t)=E(r)-L(r-1)에 따라 xd2신호(도1)를 차동적으로 샘플링하여 얻게된다. 여기서 U(t)는 도3의 S곡선에서 예시된 신호이다. E와 L 샘플링 신호는 도1E의 xd2파형에서 나타난다. E는 열린 아이 위치에서 데이터 샘플에 해당하며, 한편 L은 이전주기의 닫힌 아이 위치에서 데이터 샘플에 해당한다.
S-곡선 신호U(r)은 xd2신호가 데이터 파형의 중앙에서 알맞게 샘플링될 때 제로이며 그이유는 E(r)과 L(r-1)이 동일한 위치에 있기 때문이다. 샘플링 지점이 초기에 델타양으로 대신하면, 즉 샘플링 지점이 좌측으로 이동하면, E(r-델타)는 더 커지고 L(r-1-델타)는 더 작아지게되어 U(r)에서 값이 증가하게 된다. 역으로 샘플링 지점이 델타양에 의해 지연되면, 즉 샘플링 지점이 우측으로 이동하면 E(r+델타)는 더 작아지고 L(r-1+델타)는 더 커지게되어 U(r)에서 값이 감소하게 된다.
이런 방법으로, U(r)은 적합한 위상이 달성될지 않될지를 결정하는데 이용된다. 이상적으로 U(r)=0은 적합한 위상을 나타내며 반면에 U(r)>0은 샘플링 지점이 너무 이르다는 것을 나타내고 U(r)<0은 샘플링 지점이 너무 늦다는 것을 나타낸다. 도3의 S-곡선에서 보는 바와 같이, 각각의 심볼 주기에 대하여 U(r) =0에는 실제로 3개의 지점 즉 t=0, t=T/2 및 t=T/2 가 있다. 그러나 적합한 샘플링 지점이 있는 것은 T=0 뿐이다. 심볼 로크 검출기 회로는 U(r)곡선의 기울기를 분석하여 3지점이 있음직한 U(r)=0 지점들 사이에서 구별한다. 도3에서 알수 있는 바와 같이, U(r)곡선의 기울기는 t=0에서 음(-)이고 한편 기울기는 t=T/2 와 t=-T/2 모두에서 양(+)이다. 따라서 U(r)의 기울기가 음인 특수한 U(r)=0은 적합한 샘플링 지점으로 선택된다.
U(r)의 기울기의 해석은 다소 복잡하기 때문에, 특수한 U(r)=0지점의 선택은 기울기를 해석하여 실행하진 못하지만 대신에 U(r)신호의 이동 버전의 크기를 해석하기 위한 임계치 검출기를 이용하여 실행하게 된다. 이 과정은 도4를 참조하여 설명하겠다. 도4에 예시된 로크 곡선은 본래 도3의 S-곡선이 좌측으로 T/4 만큼 이동된 것이다. 임계치 검출은 로크 곡선의 크기가 그 지점에서 소정의 임계치를 초과하는 때를 결정하기 위해 도4의 로크 곡선의 기준위치에서 수행된다. 소정의 임계치를 초과하면 정확하게 얻어진 로크 곡선은 데이터 신호의 적합한 샘플링을 나타낸다.
도4의 로크 곡선은 전형적으로 T/4와 3T/4위치(이 위치는 정상기준과 T/2샘플 지점으로부터 T/4이동한것에 대응한다)에서 xd**2신호를 샘플링하여 얻게된다. 종래의 심볼 로크 검출기에서 이것은 유입신호가 심볼 주기당 4번 샘플(즉 기준위치와 T/2위치에서의 정상 샘플 뿐만아니라 T/4위치와 3T/4위치에서의 부가적인 샘플)되는 것을 요구한다. 상술한 바와 같이 이것은 심볼 로크 검출기 회로의 비용과 복잡성을 증가시킨다.
본 발명에 의하면, T/4와 3T/4샘플에 대한 필요성은 제거된다. 대신에 T/4 및 3T/4샘플은 x(t-T/4)=1/2(x(t)+x(t-T/2))이도록 직선보간을 이용하면 가까워 진다. 부가적으로 S-곡선에 대한 표현은 U(r)=E(r)-L(r-1)이고 T/4 만큼 실제로 이동된 로크 곡선은 U(r-1/4)=E(r-1/4)-L(r-5/4)으로 표현된다는 것을 상기해야 한다. U(r-1/4)에 대한 후자 표현은 U(r-1/4)+x(r-3/4)*(x(r-1/4)-x(r-5/4))와 같은 데이터 신호의 함수로서 단순화되고 표현될 수 있다. U(r-1/4)에 대한 표현을 단순화하는 정확한 설명은 본 발명에서 참조용으로 인용된 내용인 플로이드 엠. 가드너(Floyd M. Gardner)의 "샘플된 수신기용 BPSK/ QPSK 타이밍 에러 검출기", 통신에 관한 IEEE 트랜잭션, 1986년 5월 볼륨. 컴-34, 5호에 개시되어 있다.
본 발명에 의하면, T/4, 3T/4 및 5T/4에서 x의 값은 0(기준위치), T/2, T 및 3T/2에서 x의 값을 보간함으로써 얻게된다. 이제 도5를 참조하면, 도5는 본 발명에 따라 보간되는 심볼 로크 검출기의 블록도를 나타내고 있다. 신호 x(r)은 T/2지연 블록 외에도 보간기(14)에 입력된다. 보간기(14)는 신호 x(r)과 지연된 신호x(r-1/2)를 입력으로서 수신하고 평균신호 x(r-1/4)를 출력한다. 신호 x(r-1/2)는 T/2지연블록(16) 이외에도 보간기(18)에 입력된다. 보간기(18)는 신호 x(r-1/2) 및 신호 x(r-1)를 입력으로 수신하고 평균신호 x(r-3/4)를 출력한다. 계속해서 신호 x(r-1)은 T/2지연블록(20)에 뿐만아니라 보간기(22)에도 입력된다. 보간기(22)는 신호 x(r-1) 및 신호 x(r-3/2)를 입력으로서 수신하고 평균신호 x(r-5/4)를 출력한다.
신호 x(r-5/4)는 감산기(24)에서 x(r-1/4)로부터 감산된다. 그후 차이 x(r-1/4)-x(r-5/4)는 곱셈기(26)에서 신호x(r-3/4)로 곱해진다. 곱셈기(26)의 출력은 로크 곡선 신호이며, 이 신호는 출력이 심볼 로크 상태 표시기인 임계치 검출기(28)로 통과된다.
도 5는 곱셈기(26)와 임계치 검출기(28)사이에 위치되는 가산기(30)를 포함한다. 가산기(30)로의 다른 입력은 BPSK신호의 경우에 제로로 설정되며, 따라서 가산기(30)는 실제로 영향을 주지 못한다. 가산기(30)는 QPSK신호의 경우 초기에 이용되며 도5의 회로는 QPSK신호의 I부분을 처리하기 위해 이용되며 회로는 QPSK신호의 Q부분을 처리하기 위해 중복된다. 곱셈기(26)의 출력(ut1)과 Q신호(도시 않됨)를 위한 해당 곱셈기의 출력(utQ)은 임계치 검출기(28)에 통과되기전에 가산기(30)에 의해 가산된다.
본 발명은 특히 바람직한 실시예와 관련하여 나타내고 설명하였지만, 본 기술분야에 숙련된 기술자에게는 본 발명의 사상과 범위에서 벗어남이 없이 본 발명에서 실행된 형태와 명세는 여러 가지 변경이 가능함을 이해하여야 한다.

Claims (9)

  1. 신호의 각 보드당 적합한 샘플링 지점을 나타내기위해 이용되고 T/2이격된 신호의 샘플을 이용하는 심볼 로크 검출기에 있어서,
    T/2이격된 신호샘플을 입력으로 수신하고 T/4이동된 신호샘플의 근사치를 출력하는 보간기;
    상기 T/4이동된 샘플을 입력으로 수신하고 로크신호를 출력하는 위상 검출기 회로;
    상기 로크신호를 소정의 임계치와 비교하고 상기 로크신호가 상기 소정의 임계치를 초과하는지의 여부를 나타내는 심볼 로크 신호를 출력하는 임계치 검출기를 포함하는 것을 특징으로 하는 심볼 로크 검출기.
  2. 제1항에 있어서, 상기 심볼 로크 신호에 따라 상기 신호샘플의 시간을 조절하는 신호샘플 조절기를 추가로 포함하는 것을 특징으로 하는 심볼 로크 검출기.
  3. 신호의 각 보드당 적합한 샘플링 지점을 나타내기위해 이용되고 T/2이격된 신호의 샘플을 이용하는 심볼 로크 검출기에 있어서,
    T/2이격된 신호 샘플을 입력으로 수신하고 T/4이동된 신호샘플의 근사치를 출력하는 보간기;
    상기 T/4이동된 샘플을 입력으로 수신하고 로크신호를 출력하는 위상 검출기 회로;
    상기 로크신호가 상기 적합한 샘플링 지점에서 적합하게 로크되고 샘플되는지의 여부를 결정하기위해 상기 로크신호의 기울기를 표시하는 기울기표시기를 포함하는 것을 특징으로 하는 심볼 로크 검출기.
  4. 제3항에 있어서, 상기 로크신호에 따라 상기 신호샘플의 시간을 조절하는 신호샘플 조절기를 추가로 포함하는 것을 특징으로 하는 심볼 로크 검출기.
  5. 신호의 0, T/2, T 및 3T/2 샘플을 이용하여 심볼 로크 검출을 수행하기 위한 방법에 있어서,
    T/4 신호샘플의 근사치를 생성하기 위해 상기 0 및 T/2 신호샘플을 보간하는 단계;
    3T/4 신호샘플의 근사치를 생성하기 위해 상기 T/2 및 T 신호샘플을 보간하는 단계;
    5T/4 신호샘플의 근사치를 생성하기 위해 상기 T 및 3T/2 신호샘플을 보간하는 단계;
    차 신호를 생성하기 위해 근사치를 갖는 T/4 및 5T/4 신호샘플을 감산하는 단계;
    로크신호를 생성하기 위해 근사치를 갖는 3T/4 신호샘플을 상기 차 신호에 곱하는 단계;
    소정의 임계치와 상기 로크 신호를 비교하고 상기 차신호가 상기 소정의 임계치를 초과하는지의 여부를 나타내는 심볼 로크 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 5항에 있어서, 상기 심볼 로크 신호에 따라 상기 신호샘플의 시간을 조절하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  7. 신호의 0, T/2, T 및 3T/2 샘플을 이용하여 심볼 로크 검출을 수행하기 위한 방법에 있어서,
    T/4 신호샘플의 근사치를 생성하기 위해 상기 0 및 T/2 신호샘플을 보간하는 단계;
    3T/4 신호샘플의 근사치를 생성하기 위해 상기 T/2 및 T신호샘플을 보간하는 단계;
    5T/4 신호샘플의 근사치를 생성하기 위해 상기 T 및 3T/2 신호샘플을 보간하는 단계;
    차신호를 생성하기 위해 근사치를 갖는 T/4 및 5T/4 신호샘플을 감산하는 단계;
    로크신호를 생성하기 위해 근사치를 갖는 3T/4 신호샘플을 상기 차신호에 곱하는 단계;
    상기 신호가 상기 적합한 샘플링 지점에서 적합하게 로크되고 샘플되는지의 여부를 결정하기위해 상기 로크신호의 기울기를 표시하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 로크 신호 기울기에 따라 상기 신호샘플의 시간을 조절하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  9. 신호의 0, T/2, T, 3T/2 및 2T 샘플을 이용하여 심볼 로크 검출을 수행하기 위한 방법에 있어서,
    T/4 신호샘플의 근사치를 생성하기 위해 상기 0 및 T/2 신호샘플을 보간하는 단계;
    3T/4 신호샘플의 근사치를 생성하기 위해 상기 T/2 및 T신호샘플을 보간하는 단계;
    5T/4 신호샘플의 근사치를 생성하기 위해 상기 T 및 3T/2 신호샘플을 보간하는 단계;
    7T/4 신호샘플의 근사치를 생성하기 위해 상기 3T/2 및 2T 신호샘플을 보간하는 단계;
    제1의 차신호를 생성하기 위해 상기 T/4 신호샘플로부터 근사치를 갖는 3T/4 신호샘플을 감산하고 그 차이를 제곱하는 단계;
    제2의 차신호를 생성하기 위해 상기 5T/4 신호샘플로부터 근사치를 갖는 7T/4 신호샘플을 감산하고 그 차이를 제곱하는 단계;
    로크신호를 생성하기 위해 상기 제1의 차신호로부터 상기 제2의 차신호를 감산하는 단계;
    상기 로크신호를 소정의 임계치와 비교하고, 상기 로크신호가 상기 소정의 임계치를 초과하면 심볼로크의 지시를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019990705438A 1996-12-24 1997-12-24 심볼 로크 검출기 KR20000057637A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77258796A 1996-12-24 1996-12-24
US8/772,587 1996-12-24

Publications (1)

Publication Number Publication Date
KR20000057637A true KR20000057637A (ko) 2000-09-25

Family

ID=25095565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990705438A KR20000057637A (ko) 1996-12-24 1997-12-24 심볼 로크 검출기

Country Status (9)

Country Link
US (1) US6091787A (ko)
EP (1) EP0953242A2 (ko)
JP (1) JP2001507197A (ko)
KR (1) KR20000057637A (ko)
AU (1) AU739051B2 (ko)
CA (1) CA2274718A1 (ko)
IL (1) IL130266A0 (ko)
NO (1) NO993129L (ko)
WO (1) WO1998028703A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549594B1 (en) * 1999-05-28 2003-04-15 Nortel Networks Timing phase recovery method and apparatus
TWI294236B (en) * 2005-06-16 2008-03-01 Realtek Semiconductor Corp Method and apparatus for correcting symbol timing

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940694A (en) * 1971-10-29 1976-02-24 Sperry Rand Corporation Apparatus and method for reducing multiplicative gain variation distortions in data recording and transmission channels
US4291277A (en) * 1979-05-16 1981-09-22 Harris Corporation Adaptive predistortion technique for linearizing a power amplifier for digital data systems
US4462001A (en) * 1982-02-22 1984-07-24 Canadian Patents & Development Limited Baseband linearizer for wideband, high power, nonlinear amplifiers
FR2542536B1 (fr) * 1983-03-07 1985-07-12 Trt Telecom Radio Electr Dispositif de recuperation de la porteuse d'un signal d'entree module par sauts d'amplitude et par sauts de phase
US4555790A (en) * 1983-06-30 1985-11-26 Betts William L Digital modem having a monitor for signal-to-noise ratio
US4615038A (en) * 1984-06-06 1986-09-30 At&T Information Systems Inc. Equalization of modulated data signals utilizing tentative and final decisions and replication of non-linear channel distortion
US4679227A (en) * 1985-05-20 1987-07-07 Telebit Corporation Ensemble modem structure for imperfect transmission media
US4827431A (en) * 1987-01-20 1989-05-02 General Datacomm, Inc. Methods and systems for the simultaneous quantitative measurement of phase and amplitude jitter impairments and signal to noise ratio in a qam data communication channel
GB2204202B (en) * 1987-04-28 1991-11-27 Racal Communications Equip Radio transmitters
US4805191A (en) * 1987-11-25 1989-02-14 Motorola, Inc. Modem with improved timing recovery using equalized data
US4980897A (en) * 1988-08-12 1990-12-25 Telebit Corporation Multi-channel trellis encoder/decoder
US4995057A (en) * 1988-11-02 1991-02-19 At&T Bell Laboratories Technique for achieving the theoretical coding gain of digital signals incorporating error correction
FR2642243B1 (fr) * 1989-01-24 1991-04-19 Labo Electronique Physique Circuit de predistorsion adaptative
FR2644638B1 (ko) * 1989-03-14 1991-05-31 Labo Electronique Physique
FR2652969A1 (fr) * 1989-10-06 1991-04-12 Philips Electronique Lab Dispositif de predistorsion pour systeme de transmission numerique.
FR2652965A1 (fr) * 1989-10-06 1991-04-12 Philips Electronique Lab Dispositif de predistorsion pour systeme de transmission numerique.
AU627953B2 (en) * 1989-11-15 1992-09-03 Digital Equipment Corporation Integrated communications link having dynamically allocatable bandwidth and a protocol for transmission or allocation information over the link
US5276908A (en) * 1990-10-25 1994-01-04 Northern Telecom Limited Call set-up and spectrum sharing in radio communication on systems with dynamic channel allocation
US5249200A (en) * 1991-07-30 1993-09-28 Codex Corporation Device and method for combining precoding with symbol-rate spectral shaping
US5295138A (en) * 1992-04-21 1994-03-15 Northwest Starscon Limited Partnership Apparatus and method for optimal frequency planning in frequency division multiplexing transmissions
US5285474A (en) * 1992-06-12 1994-02-08 The Board Of Trustees Of The Leland Stanford, Junior University Method for equalizing a multicarrier signal in a multicarrier communication system
JP3166321B2 (ja) * 1992-07-01 2001-05-14 日本電気株式会社 変調信号送信システム
US5548809A (en) * 1992-07-15 1996-08-20 Southwestern Bell Technology Resources, Inc. Spectrum sharing communications system and system for monitoring available spectrum
US5394392A (en) * 1992-12-14 1995-02-28 At&T Corp. Method for transferring information using modems
US5479447A (en) * 1993-05-03 1995-12-26 The Board Of Trustees Of The Leland Stanford, Junior University Method and apparatus for adaptive, variable bandwidth, high-speed data transmission of a multicarrier signal over digital subscriber lines
FR2717646B1 (fr) * 1994-03-16 1996-04-26 Alcatel Telspace Dispositif numérique de récupération large bande d'une porteuse.
US5519731A (en) * 1994-04-14 1996-05-21 Amati Communications Corporation ADSL compatible discrete multi-tone apparatus for mitigation of T1 noise
US5621767A (en) * 1994-09-30 1997-04-15 Hughes Electronics Method and device for locking on a carrier signal by dividing frequency band into segments for segment signal quality determination and selecting better signal quality segment
US5606577A (en) * 1995-01-26 1997-02-25 Motorola Inc. Method and apparatus for a DMT transmitter having a data for matter coupled directly to a constellation encoder
US5519356A (en) * 1995-02-13 1996-05-21 National Semiconductor Corporation Methods and apparatuses for fast decision directed carrier recovery with wide locking range
US5751766A (en) * 1995-04-27 1998-05-12 Applied Signal Technology, Inc. Non-invasive digital communications test system
US5726978A (en) * 1995-06-22 1998-03-10 Telefonaktiebolaget L M Ericsson Publ. Adaptive channel allocation in a frequency division multiplexed system
FR2739239B1 (fr) * 1995-09-27 1997-11-14 Alcatel Telspace Dispositif de correction d'un defaut de quadrature d'un modulateur en quadrature et/ou d'un demodulateur d'un signal a pluralite d'etats de phase, emetteur et recepteur correspondants
US5710766A (en) * 1995-12-26 1998-01-20 Motorola, Inc. Method and apparatus for sharing a common bandwidth between two protocols in a radio communication system
US5694440A (en) * 1996-01-02 1997-12-02 Motorola, Inc. Data synchronizer lock detector and method of operation thereof
US5732333A (en) * 1996-02-14 1998-03-24 Glenayre Electronics, Inc. Linear transmitter using predistortion

Also Published As

Publication number Publication date
AU5623898A (en) 1998-07-17
IL130266A0 (en) 2000-06-01
JP2001507197A (ja) 2001-05-29
WO1998028703A2 (en) 1998-07-02
US6091787A (en) 2000-07-18
CA2274718A1 (en) 1998-07-02
EP0953242A2 (en) 1999-11-03
AU739051B2 (en) 2001-10-04
NO993129D0 (no) 1999-06-23
NO993129L (no) 1999-08-16
WO1998028703A3 (en) 1998-09-17

Similar Documents

Publication Publication Date Title
US5459762A (en) Variable multi-threshold detection for 0.3-GMSK
CA2110826C (en) Clock recovery circuit of demodulator
US4551846A (en) FSK Demodulation circuit
US4881059A (en) Manchester code receiver
US6546063B1 (en) Asynchronous clock for adaptive equalization
US4918709A (en) Data demodulator baud clock phase locking
EP0412234B1 (en) Demodulated data recognition and decision device
JPH0828702B2 (ja) クロック再生器
US5379323A (en) DQPSK delay detection circuit
US5297164A (en) Digital communications systems
US20020110215A1 (en) RZ recovery
EP0259867B1 (en) Demodulator for psk-modulated signals
CA2110017C (en) Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals
KR20000057637A (ko) 심볼 로크 검출기
US5832039A (en) Data processing circuit
EP0569523A1 (en) High speed data detection and clock recovery in a received multi-level data signal
EP0729251B1 (en) Data reproducing unit with sampling
JPH11298541A (ja) 中心レベル誤差検出補正回路
EP0094058A2 (en) Demodulation device for composite PSK-PSK modulated waves
JPH06152667A (ja) クロック再生回路
JP3064831B2 (ja) シンボル識別点検出装置
JPH06141048A (ja) 信号検出方式及びバースト復調装置
JPS6028352A (ja) 符号識別器
JPH08111694A (ja) ビットエラーレート劣化検出回路
JPH0423457B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid