CN102647380A - Fsk解调电路 - Google Patents

Abstract

本发明提供一种能够更多地提取频率检波信号应当有效的拐点并且能够使噪声导致的拐点的错误检测减少的FSK解调电路及拐点检测方法。频率偏移除去部的拐点检测电路具有：拐点提取部，按规定的每个工作时钟对从频率检波部输出的频率检波信号的振幅值进行采样，对应于采样值的变化，提取拐点；振幅判定部，判定由拐点提取部提取到的拐点前后的频率检波信号的采样值的峰值间的大小是否在第一规定范围内；前导判定部，判定提取到的拐点所属的码元以及其前1个码元中的至少1个码元的最初的采样值与最终的采样的差分是否在第二规定范围内；以及“与”部，在由振幅判定部判定为峰值间的大小在第一规定范围内并且由前导判定部判定为差分在第二规定范围内时，将由拐点提取部提取到的拐点作为正规的拐点。

Description

FSK解调电路

技术领域

本发明涉及一种FSK接收机，特别涉及FSK接收机的FSK解调电路。

背景技术

在现有的FSK接收机中包含的FSK解调电路如图1所示，通常具有:频率检波电路11、频率偏移除去电路12以及码元（symbol）定时再现电路13。频率检波电路11将作为接收IF信号的FSK调制波的频率偏移信息变换为振幅值，生成频率检波信号。频率偏移除去电路12除去频率检波信号中的、由发送机以及接收机各自的局部振荡器的频率误差产生的频率偏移分量。码元定时再现电路13基于频率偏移除去后的检波信号，生成最佳的码元定时并进行数据判定。

作为用于实现频率偏移除去电路12的一个方法，有从频率检波波形中提取2次微分为零的点(拐点)、对其进行平均化后计算出频率偏移分量的方法(参照专利文献1)。

在频率偏移除去电路12采用了基于该拐点提取的方法的情况下，频率偏移除去电路例如图2所示，由拐点检测电路21、平均化电路22以及减法电路23构成。拐点检测电路21将作为频率检波电路11的输出信号的频率检波信号S0作为输入，生成该频率检波信号的拐点定时。平均化电路22对作为拐点检测电路21的输出的拐点定时的振幅值进行平均化。减法电路23从频率检波电路11的输出信号中减去作为平均化电路22的输出信号的、平均化后的拐点定时的振幅信息(频率偏移信号)，输出频率偏移除去后的频率检波信号。

拐点检测电路21例如图3所示那样构成。图3的拐点检测电路21是以码元速率的16倍速度的工作时钟来检测拐点的情况下的电路结构。拐点检测电路21包括：16级移位寄存器31，对应于工作时钟，对频率检波信号S0进行采样，将该采样值作为频率检波信号S0的振幅值，储存1个码元的量；减法电路C1，进行移位寄存器31的第1个输出与移位寄存器31的第8个输出的减法；减法电路C2，进行移位寄存器31的第9个输出与移位寄存器31的第16个输出的减法；减法电路C3，进行减法电路C1的输出与减法电路C2的输出的减法；减法电路C4，进行移位寄存器31的第1个输出与移位寄存器31的第16个输出的减法；绝对值化电路C5，计算出减法电路C3的输出的绝对值；绝对值化电路C6，计算出减法电路C4的输出的绝对值；比较电路C7，将绝对值化电路C5的输出值与阈值A、B进行大小比较；比较电路C8，将绝对值化电路C6的输出值与阈值C进行大小比较；“与”电路C9，对比较电路C7、C8的输出进行“与”运算；边缘（edge）检测电路C10，检测“与”电路C9的输出的上升沿；以及频率预偏移（pre frequency offset）生成电路C11，从作为边缘检测电路C10的输出的拐点定时信号与频率检波电路11的输出信号中提取出在拐点定时的频率检波值。再有，减法电路C1～C3、绝对值化电路C6以及比较电路C8构成拐点提取电路32，减法电路C4、绝对值化电路C5以及比较电路C7构成振幅监视电路33。

在上述结构的拐点检测电路21中，输入的频率检波信号S0的电平一边与工作时钟同步地保存在移位寄存器31中，一边向移位寄存器序号从第1个至第16个的方向一个一个地移位。在此，对于图4所示波形的频率检波信号S0，设当前从移位寄存器31的第1个至第16个的各输出如图4所示具有信号电平。拐点提取电路32得到减法电路C1的运算结果S1以及减法电路C2的运算结果S2分别为b-a以及d-c，分别使用工作时钟求出相当于8个时钟的量的期间的频率检波信号的倾斜。进而，计算出基于减法电路C3的差分的差S2-S1=(d-c)-(b-a)，并由绝对值化电路C6计算|(d-c)-(b-a)|。因为2个差分S2、S1的差相当于2次微分值，故能够将为阈值C以下的点视为拐点。因此，该拐点能够根据比较电路C8的输出得到。

此外，为了防止噪声导致的拐点的错误检测而具有上述的振幅监视电路33。振幅监视电路33在检测到接收IF信号的频率检波信号振幅(峰值间的值)S3为阈值A以上或阈值B以下的振幅的情况下视为具有噪声的功能。从比较电路C7中得到表示有无该噪声的输出。

在由于S3≥A或S3≤B而被振幅监视电路33视为噪声的定时，“与”电路C9由拐点提取电路32检测到拐点的情况下，设该拐点无效。另一方面，在满足了B<S3<A的条件的状态下，在由拐点提取电路32检测到拐点的情况下，设该拐点有效。

边缘检测电路C10根据“与”电路C9的输出检测该“与”输出的上升沿，从而得到拐点定时信号S4。此外，由频率预偏移生成电路C11以拐点定时信号S4从频率检波信号S0中提取频率检波信号S0的中央值，生成该中央值作为频率预偏移信号。通过在下一级平均化电路22对该频率预偏移信号进行平均化，从而计算出表示偏移分量的最终的频率偏移信号。

专利文献1：日本特开2006-325127号公报。

可是，在上述现有的FSK接收机的解调电路中，存在如下问题：产生噪声接收时或低C/N环境下的拐点的错误检测。即，通过感测频率检波信号S0的峰值d、a间的大小S3是否在规定范围(阈值A、B的范围)内，从而判定是提取拐点有效以及提取拐点无效中的哪一个，所以在将要对进入了某种程度的噪声的应有效的拐点进行检测而拓宽大小S3的容许范围的情况下，存在如下问题：与该范围的扩大成比例地也较多地提取纯粹的噪声的拐点，导致拐点的错误检测。通过在错误检测的拐点定时来提取频率检波值，从而计算出从期待值偏离的频率偏移值。因为频率偏移值从期待值起的变动给接收特性(最小接收灵敏度等)带来较大的影响，故需要减少将噪声作为拐点的错误检测。

发明内容

因此，本发明的目的鉴于上述问题点而做出的，其目的在于，提供一种能够更多地提取频率检波信号应当有效的拐点并且能够使噪声导致的拐点的错误检测减少的FSK解调电路以及拐点检测方法。

本发明的FSK解调电路具有：频率检波部，生成频率检波信号，该频率检波信号表示对应于接收到的FSK调制波的频率偏移的振幅值；频率偏移除去部，由拐点检测电路检测所述频率检波信号的拐点，对应于所述拐点的检测时刻的所述频率检波信号，除去所述频率检波信号的频率偏移分量；以及数据解调部，对应于由所述频率偏移除去部除去了所述频率偏移分量的所述频率检波信号，得到解调数据，其特征在于，所述拐点检测电路，具有：拐点提取部，按规定的每个工作时钟对所述频率检波信号的振幅值进行采样，对应于采样值的变化，提取所述拐点；振幅判定部，判定由所述拐点提取部提取到的所述拐点前后的所述频率检波信号的采样值的峰值间的大小是否在第一规定范围内；前导判定部，判定所述提取到的所述拐点所属的码元以及其前一个码元中的至少一个码元的最初的采样值与最终的采样的差分是否在第二规定范围内；以及“与”部，在由所述振幅判定部判定为所述峰值间的大小在所述第一规定范围内并且由所述前导判定部判定为所述差分在所述第二规定范围内时，将由所述拐点提取部提取到的所述拐点作为正规的拐点。

本发明的拐点检测方法是FSK解调电路中的拐点检测方法，所述FSK解调电路具有：频率检波部，生成频率检波信号，该频率检波信号表示对应于接收到的FSK调制波的频率偏移的振幅值；频率偏移除去部，检测所述频率检波信号的拐点，对应于所述拐点的检测时刻的所述频率检波信号，除去所述频率检波信号的频率偏移分量；以及数据解调部，对应于由所述频率偏移除去部除去了所述频率偏移分量的所述频率检波信号，得到解调数据，其特征在于，所述拐点检测方法包括：拐点提取步骤，按规定的每个工作时钟对所述频率检波信号的振幅值进行采样，对应于采样值的变化，提取所述拐点；振幅判定步骤，判定由所述拐点提取部提取到的所述拐点前后的所述频率检波信号的采样值的峰值间的大小是否在第一规定范围内；前导判定步骤，判定所述提取到的所述拐点所属的码元以及其前1个码元中的至少1个码元的最初的采样值与最终的采样的差分是否在第二规定范围内；以及“与”步骤，在通过所述振幅判定步骤判定为所述峰值间的大小在所述第一规定范围内并且通过所述前导判定步骤判定为所述差分在所述第二规定范围内时，将由所述拐点提取步骤提取到的所述拐点作为正规的拐点。

发明效果

根据本发明的FSK解调电路以及拐点检测方法，通过判定提取的拐点所属的码元以及其前1个码元中的至少1个码元的最初的采样值与最终的采样的差分是否在第二规定范围内来判定前导图案，因此，在为了提取频率检波信号的拐点而拓宽第一规定范围的容许范围的情况下，即便产生噪声频率所导致的拐点的错误提取，也能够抑制该错误提取。因此，能够以高精度更多地提取频率检波信号的拐点，并且能够使纯粹的噪声的拐点提取减少。

附图说明

图1是表示现有的FSK解调电路的概略结构的框图。

图2是表示图1的电路中的频率偏移除去电路的结构的框图。

图3是表示图2的电路中的拐点检测电路的结构的框图。

图4是表示频率检波信号与拐点的关系的图。

图5是表示作为本发明第一实施例的拐点检测电路的结构的框图。

图6是表示图5的拐点检测电路中的频率检波信号与拐点的关系的图。

图7是表示作为本发明第二实施例的拐点检测电路的结构的框图。

图8是表示图7的拐点检测电路中的拐点连续发生检测电路的结构的框图。

图9是表示图8的拐点连续发生检测电路的工作的时序图。

附图标记的说明

11  频率检波电路

12  频率偏移除去电路

13  码元定时再现电路

21  拐点检测电路

22  平均化电路

32、52  拐点提取电路

33、53  振幅监视电路

54、55  前导检测电路

C17  拐点连续发生检测电路

C18  拐点检测窗生成电路

C20  拐点检测结果保持电路。

具体实施方式

以下，一边参照附图,一边详细地说明本发明的实施例。

图5表示作为本发明的第一实施例而应用在FSK解调电路中的拐点检测电路的结构。该拐点检测电路具有：32级移位寄存器51、拐点提取电路52、振幅监视电路53、前导检测电路54、55、“与”电路56、边缘检测电路C10、频率预偏移生成电路C11以及延迟电路C16。

32级移位寄存器51对应于码元速率的16倍速度的工作时钟，对频率检波信号S0进行采样，将该采样值作为频率检波信号S0的振幅值，并保持2个码元的量。此外，32级移位寄存器51如图5所示，具有移位寄存器序号从第1个至第32个的保持输出，对从该第1个起按顺序输入的频率检波信号S0的采样值进行保持输出。再有，采样速率并不限定于码元速率的16倍，例如是32倍也可以，但这样做，需要将移位寄存器51的级数设为64。拐点提取电路52相当于拐点提取部，与图3所示的拐点提取电路32同样地，具有减法电路C1～C3、绝对值化电路C6以及比较电路C8。其中，减法电路C1从移位寄存器51的第16个输出中减去移位寄存器51的第9个输出，减法电路C2从移位寄存器51的第24个输出中减去移位寄存器51的第17个输出。

振幅监视电路53相当于振幅判定部，与图3所示的振幅监视电路33同样地，具有减法电路C4、绝对值化电路C5及比较电路C7。减法电路C4从移位寄存器51的第16个输出中减去移位寄存器51的第1个输出。

前导检测电路54、55相当于前导判定部。前导检测电路54具有减法电路C12、绝对值化电路C13及比较电路C14。减法电路C12从移位寄存器51的第32个输出中减去移位寄存器51的第17个输出。绝对值化电路C13计算出减法电路C12的输出的绝对值。比较电路C14将绝对值化电路C13的输出与阈值D进行大小比较。前导检测电路55由比较电路C15构成。比较电路C15将振幅监视电路53内的绝对值化电路C5的输出与阈值D进行大小比较。延迟电路C16使振幅监视电路53内的比较电路C7的输出延迟。

“与”电路56与延迟电路C16一起构成“与”部，对比较电路C8、C14、C15的各输出和延迟电路C16的输出进行“与”运算。

边缘检测电路C10以及频率预偏移生成电路C11，与图3所示的拐点检测电路的相应电路是相同的。

在这样的结构的拐点检测电路中，输入的频率检波信号S0的电平一边与工作时钟同步地保存在移位寄存器51中，一边向移位寄存器序号第1个至第32个的方向一个一个地移位。在此，对于图6所示波形的频率检波信号S0，假设当前移位寄存器51的第1个至第32个的各输出如图6所示具有信号电平。

在拐点提取电路52中，可得到减法电路C1的运算结果S1以及减法电路C2的运算结果S2分别为b-a以及d-c，分别使用工作时钟求出相当于8个时钟的量的期间的频率检波信号的倾斜。进而，计算出基于减法电路C3的差分的差S2-S1=(d-c)-(b-a)，由绝对值化电路C6计算|(d-c)-(b-a)|。因为两个差分S2、S1的差相当于2次微分值，故能够将为阈值C以下的点视为拐点。因此，该拐点可根据比较电路C8的输出而作为H(高)电平得到。

在拐点提取电路52中得到减法电路C1的运算结果S1=b-a以及减法电路C2的运算结果S2=d-c时，在振幅监视电路53的减法电路C4中得到b-e。利用延迟电路C16的定时调整，从而振幅监视电路53的输出延迟8个时钟的量并向“与”电路56供给。因此，在8个时钟的量之前的时刻的振幅监视电路53中利用减法电路C4计算出a-d，故从绝对值化电路C5中得到接收IF信号的频率检波信号S0的振幅(峰值间的值)S3。在检测出该振幅S3为阈值A以上或阈值B以下的振幅的情况下，从比较电路C7生成对应于有噪声的H电平的输出。

此外，绝对值化电路C5的输出值S3=|b-e|由前导检测电路55的比较电路C15与阈值D进行大小比较，当|b-e|为阈值D以下时，比较电路C15生成H电平的输出。

在前导检测电路54中，比较电路C12计算出f-c，当从绝对值化电路C13输出的绝对值|f-c|为阈值D以下时，比较电路C14生成H电平的输出。

延迟电路C16的输出与比较电路C8、C14、C15的各输出的“与”由“与”电路56求出，根据该“与”输出，由边缘检测电路C10检测上升沿。该上升沿成为拐点定时信号S4，并向频率预偏移生成电路C11输入。在频率预偏移生成电路C11中，从拐点定时信号S4与频率检波信号S0中提取出成为拐点的频率检波值，将该值作为频率预偏移信号，向下一级的平均化电路22输出。频率预偏移信号在平均化电路22中进行平均化，作为最终的频率偏移信号。

像这样，在第一实施例中，对现有的拐点检测电路(参照图3)附加|b-e|≤阈值D和|f-c|≤阈值D的条件，由此变为与监视“1010”或“0101”图案（pattern）等效的工作。这意味着一边监视前导图案一边进行拐点监视。因此，通过作为对前导图案进行了特殊化的拐点检测电路，从而具有能够减少错误检测的效果，能够提高频率偏移值的稳定性。此外，还具有如下优点，即：不使用例如从图1的码元定时再现电路13得到的解调数据及解调时钟来进行前导图案的监视，能够仅在拐点检测电路内构成。

再有，在上述的第一实施例中，检测出|b-e|≤阈值D与|f-c|≤阈值D两者的条件均成立，因此，能够在连续的两个码元中分别正确地判定从逻辑“1”向逻辑“0”或从逻辑“0”向逻辑“1”的反转，由此能够可靠地检测出前导图案。

此外，本发明只要检测出|b-e|≤阈值D与|f-c|≤阈值D的两个条件中的任意一个条件即可，即便仅检测出一个条件，也能够检测出在1个码元前后的逻辑反转。例如也可以构成为在图3的现有的拐点检测电路中，设置将绝对值化电路C5的输出信号S3与阈值D进行比较的比较电路，由延迟电路使该比较电路的输出信号延迟8个时钟的量，与比较电路C7、C8各自的输出一起向“与”电路C9供给。

图7表示作为本发明第2实施例而应用在FSK解调电路中的拐点检测电路的结构。该拐点检测电路除和图5的电路同样地，具有32级移位寄存器51、拐点提取电路52、振幅监视电路53、前导检测电路54、55、“与”电路56、边缘检测电路C10、频率预偏移生成电路C11以及延迟电路C16之外，还具有拐点连续发生检测电路C17。

拐点连续发生检测电路C17插入在边缘检测电路C10与频率预偏移生成电路C11之间。

拐点连续发生检测电路C17如图8所示，具有拐点检测窗生成电路C18、“与”电路C19、拐点检测结果保持电路C20以及“与”电路C21。

拐点检测窗生成电路C18将来自边缘检测电路C10的拐点定时信号S4作为输入，以码元速率间隔生成拐点检测窗。“与”电路C19对拐点定时信号S4与作为拐点检测窗生成电路C18的输出的检测窗信号S6进行“与”运算，生成检测窗通过后的拐点定时信号S7。

拐点检测结果保持电路C20将作为“与”电路C19的输出的检测窗通过后的拐点定时信号S7与拐点检测窗生成电路C18的检测窗信号S6作为输入，在前次(一个码元前)检测窗信号变为H电平的区间中，保持能否检测出拐点定时信号S4的结果。“与”电路C21对“与”电路C19的输出S7与拐点检测结果保持电路C20的输出，即拐点的前次检测结果保持信号S8进行“与”运算，生成2次连续发生检测后的拐点定时信号S5。

其它结构与图5所示的第1实施例的结构相同，因此，边缘检测电路C10的输出之前的工作以及频率预偏移生成电路后的工作和第一实施例是相同的。

接着，使用图9的时间图来说明拐点连续发生检测电路C17的工作。

拐点检测窗生成电路C18根据作为边缘检测电路C10的输出的拐点定时信号S4，生成检测窗信号S6。在此，检测窗信号S6是仅在作为码元速率间隔的固定期间中变为H电平的信号，对应于拐点定时信号S4来调整检测窗信号S6，以使拐点定时信号S4成为H电平的定时为检测窗信号S6的H电平区间的中央。从“与”电路C19输出的检测窗通过后的拐点定时信号S7成为由检测窗信号S6对拐点定时信号S4进行选通（gate）的信号。

在拐点检测结果保持电路C20中，在检测窗信号S6的下降沿定时，判断在其刚好之前的检测窗信号S6的H电平区间中检测窗通过后的拐点定时信号S7是否变为了H电平，在检测窗通过后的拐点定时信号S7变为H电平的情况下，输出H电平，在为L电平的情况下，输出L电平。将该判断结果的输出信号作为拐点的前次检测结果保持信号S8向“与”电路C21供给。

在“与”电路C21中，生成以拐点的前次检测结果保持信号S8对检测窗通过后的拐点定时信号S7进行选通的2次连续发生检测后的拐点定时信号S5，该拐点定时信号S5成为拐点连续发生检测电路C17的输出，并向频率预偏移电路C11供给。

在频率预偏移电路C11中，从2次连续发生检测后的拐点定时信号S5与频率检波信号S0中提取变为拐点的频率检波值，将该值作为频率预偏移信号，向下一级平均化电路22输出。

像这样，在第二实施例中，仅在以码元速率间隔、即以连续2个以上的码元分别检测出拐点的情况下，才视为在频率预偏移生成电路中使用的拐点定时信号，因此，在接收所期待的信号的过程中检测出拐点的可能性高，与第一实施例相比，能够期待噪声等导致的错误检测的减少，并能够提高频率偏移值的稳定性以及改善接收特性。

再有，在第1以及第2实施例中，以使用用于储存2个码元的量的频率检波信号的32级移位寄存器51来检测拐点为例进行了说明，但如果使移位寄存器级数增加的话，则能够使前导图案的图案监视长度变长，并能够使错误检测进一步减少。

此外，在第二实施例中，以在拐点连续发生检测电路中进行2次连续检测为例进行了说明，但如果设为3次连续以上的话，则能够进一步降低错误检测。

进而，在上述的各实施例中示出了拐点检测电路的硬件结构，但也可以使用计算机处理来执行拐点提取步骤、振幅判定步骤、前导判定步骤以及“与”步骤来检测拐点。

Claims (9)

1.一种FSK解调电路，具有：频率检波部，生成频率检波信号，该频率检波信号表示对应于所接收到的FSK调制波的频率偏移的振幅值；频率偏移除去部，由拐点检测电路检测所述频率检波信号的拐点，对应于所述拐点的检测时刻的所述频率检波信号，除去所述频率检波信号的频率偏移分量；以及数据解调部，对应于由所述频率偏移除去部除去了所述频率偏移分量的所述频率检波信号，得到解调数据，其特征在于，

所述拐点检测电路具有：

拐点提取部，按规定的每个工作时钟对所述频率检波信号的振幅值进行采样，对应于采样值的变化，提取所述拐点；

振幅判定部，判定由所述拐点提取部提取到的所述拐点前后的所述频率检波信号的采样值的峰值间的大小是否在第一规定范围内；

前导判定部，判定所述提取到的所述拐点所属的码元以及其前一个码元中的至少一个码元的最初的采样值与最终的采样的差分是否在第二规定范围内；以及

“与”部，在由所述振幅判定部判定为所述峰值间的大小在所述第一规定范围内并且由所述前导判定部判定为所述差分在所述第二规定范围内时，将由所述拐点提取部提取到的所述拐点作为正规的拐点。

2.根据权利要求1所述的FSK解调电路，其特征在于，

所述拐点提取部具有：对应于工作时钟，对所述频率检波信号的振幅值进行采样，并保持多个码元的量的移位寄存器，对应于1个码元的量的所述频率检波信号的多个采样值求出2次微分值，提取所述2次微分值为第一阈值以下的采样点作为所述拐点。

3.根据权利要求2所述的FSK解调电路，其特征在于，

所述前导判定部包括：第一前导判定部，判定所述提取到的当前码元的所述拐点的采样值与所述当前码元的最终的采样值的第一差分是否在所述第二规定的范围内；以及第二前导判定部，判定比所述提取到的所述当前码元的所述拐点的采样值提前一个码元的量的采样值与所述当前码元的所述拐点刚好之前的采样值的第二差分是否在所述第二规定范围内，

所述“与”部在由所述振幅判定部判定为所述峰值间的大小在所述第一规定范围内、由所述第一前导判定部判定为所述第一差分在所述第二规定范围内、并且由所述第二前导判定部判定为所述第二差分在所述第二规定范围内时，将由所述拐点提取部提取到的所述拐点作为正规的拐点。

4.根据权利要求1所述的FSK解调电路，其特征在于，在

由所述前导判定部判定为所述差分在所述第二规定范围内的时间为在码元周期内所述解调数据所表示的逻辑发生了反转的时间。

5.根据权利要求2所述的FSK解调电路，其特征在于，

所述移位寄存器由32级移位寄存器构成，

所述拐点提取部具有：第一减法电路，从所述32级移位寄存器的第16个输出中减去其第9个输出；第二减法电路，从所述32级移位寄存器的第24个输出中减去其第17个输出；第3减法电路，从所述第二减法电路的输出中减去所述第一减法电路的输出；第一绝对值化电路，计算所述第三减法电路的输出的绝对值；以及第一比较电路，将所述第一绝对值化电路的计算出的绝对值与所述第1阈值进行大小比较，

所述振幅判定部具有：第四减法电路，从所述32级移位寄存器的第16个输出中减去其第1个输出；第二绝对值化电路，计算所述第四减法电路的输出的绝对值；以及第二比较电路，将所述第二绝对值化电路的计算出的绝对值与表示所述第一规定范围的第二阈值及第三阈值进行大小比较，

所述第一前导判定部由将所述第二绝对值化电路的计算出的绝对值与第四阈值进行大小比较的第三比较电路构成，

所述第二前导判定部具有：第五减法电路，从所述32级移位寄存器的第32个输出中减去其第17个输出；第三绝对值化电路，计算所述第五减法电路的输出的绝对值；以及第四比较电路，将所述第三绝对值化电路的计算出的绝对值与所述第四阈值进行大小比较，

所述“与”部具有：延迟电路，使所述第二比较电路的输出延迟1个码元的量的时间；以及“与”电路，取所述第一比较电路的输出、所述第三比较电路的输出、所述第四比较电路的输出以及所述延迟电路的输出的“与”。

6.根据权利要求1或2所述的FSK解调电路，其特征在于，

所述拐点检测电路具有：边缘检测部，检测所述“与”部的输出的上升沿；以及频率预偏移生成部，在所述边缘检测部检测边缘的定时对所述频率检波信号的振幅值进行检测，并将其作为频率预偏移信号输出，

所述频率偏移除去部具有：平均化电路，对频率预偏移信号进行平均化，生成频率偏移信号；以及减法电路，从所述频率检波信号中减去所述频率偏移信号，输出所述频率偏移分量除去后的所述频率检波信号。

7.根据权利要求1或2所述的FSK解调电路，其特征在于，

所述拐点检测电路具有：边缘检测部，检测所述“与”部的输出的上升沿；拐点连续发生检测部，检测基于所述边缘检测部的检测边缘连续了2个码元以上后，输出所述检测边缘；以及频率预偏移生成部，在从所述拐点连续发生检测部输出的所述检测边缘的定时检测所述频率检波信号的振幅值，将其作为频率预偏移信号输出，

所述频率偏移除去部具有：平均化电路，对频率预偏移信号进行平均化，生成频率偏移信号；以及减法电路，从所述频率检波信号中减去所述频率偏移信号，输出所述频率偏移量分量除去后的所述频率检波信号。

8.根据权利要求7所述的FSK解调电路，其特征在于，

所述拐点连续发生检测部具有：

拐点检测窗生成电路，对应于基于所述边缘检测部的所述检测边缘，所述检测边缘的时间位置变为中央，仅在固定期间内以码元周期生成高电平的检测窗信号；

第一“与”电路，对基于所述边缘检测部的检测边缘与所述检测窗信号进行“与”运算，生成拐点定时信号；

拐点检测结果保持电路，读取所述检测窗信号的高电平时的所述拐点定时信号，在所述检测窗信号从高电平向低电平的下降沿，输出该读取结果作为拐点的前次检测结果保持信号；以及

第二“与”电路，对从所述第一“与”电路输出的所述拐点定时信号与所述前次检测结果保持信号进行“与”运算，从而对基于所述边缘检测部的检测边缘连续了2个码元以上进行检测。

9.一种FSK解调电路中的拐点检测方法，所述FSK解调电路具有：频率检波部，生成频率检波信号，该频率检波信号表示对应于所接收到的FSK调制波的频率偏移的振幅值；频率偏移除去部，检测所述频率检波信号的拐点，对应于所述拐点的检测时刻的所述频率检波信号，除去所述频率检波信号的频率偏移分量；以及数据解调部，对应于由所述频率偏移除去部除去了所述频率偏移分量的所述频率检波信号，得到解调数据，其特征在于，

所述拐点检测方法具有：

拐点提取步骤，按规定的每个工作时钟对所述频率检波信号的振幅值进行采样，对应于采样值的变化，提取所述拐点；

振幅判定步骤，判定由所述拐点提取部提取到的所述拐点前后的所述频率检波信号的采样值的峰值间的大小是否在第一规定范围内；

前导判定步骤，判定所述提取到的所述拐点所属的码元以及其前1个码元中的至少1个码元的最初的采样值与最终的采样的差分是否在第二规定范围内；以及

“与”步骤，在通过所述振幅判定步骤判定为所述峰值间的大小在所述第一规定范围内并且通过所述前导判定步骤判定为所述差分在所述第二规定范围内时，将由所述拐点提取步骤提取到的所述拐点作为正规的拐点。

Images