CN113098808B - 一种具有快速自动频率补偿的cpfsk解调装置及方法 - Google Patents

一种具有快速自动频率补偿的cpfsk解调装置及方法 Download PDF

Info

Publication number
CN113098808B
CN113098808B CN202110640478.0A CN202110640478A CN113098808B CN 113098808 B CN113098808 B CN 113098808B CN 202110640478 A CN202110640478 A CN 202110640478A CN 113098808 B CN113098808 B CN 113098808B
Authority
CN
China
Prior art keywords
signal
analog
frequency
cpfsk
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110640478.0A
Other languages
English (en)
Other versions
CN113098808A (zh
Inventor
王仁智
张春泽
杨继超
孔雅
展鹏飞
刘建梁
何志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Xunlian Technology Co ltd
Original Assignee
Tianjin Xunlian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Xunlian Technology Co ltd filed Critical Tianjin Xunlian Technology Co ltd
Priority to CN202110640478.0A priority Critical patent/CN113098808B/zh
Publication of CN113098808A publication Critical patent/CN113098808A/zh
Application granted granted Critical
Publication of CN113098808B publication Critical patent/CN113098808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明提供了一种具有快速自动频率补偿的CPFSK解调装置及方法，包括以下步骤：S1、将CPFSK解调装置启动；S2、将射频信号通过CPFSK解调装置处理后得到输入信号；S3、将输入信号、本振的正交信号分别传送至CPFSK解调装置后得到输出信号。本发明所述的一种具有快速自动频率补偿的CPFSK解调装置及方法具有简单易实现、硬件资源消耗少、功耗低、体积小的特点。同时该方法不仅可以实现大范围的多普勒频偏的捕获和跟踪，还能实现较大范围的多普勒变化率跟踪。该发明的另一个特点就是每次误差电压的计算更新时间短，算法收敛速度快；该方法具有架构简洁、硬件资源消耗少，易于FPGA实现等诸多优点。

Description

一种具有快速自动频率补偿的CPFSK解调装置及方法
技术领域
本发明属于无线遥测遥控领域，尤其是涉及一种具有快速自动频率补偿的CPFSK解调装置及方法。
背景技术
在航空航天的遥测领域，调频调制体制是使用最为广泛的调制体制，这是因为调频调制与调相调制等其他调制方法相比具有诸多优点。在数字通信系统中调频技术通常是指FSK（Frequency Shift Keying，频移键控），而CPFSK（Continuous Phase FrequencyShift Keying，连续相位频移键控）是一种特殊的FSK调制，CPFSK调制具有相位连续、包络恒定、带外衰减快和频带利用率高的优点。目前遥测领域使用的调频多为CPFSK调制技术；
在使用过程中，由于通信双方通常存在着快速度的移动，诸如导弹和卫星。快速运动会使的收发双方存在着多普勒频偏，另外考虑到收发双方的时钟的固有系统偏差，这些收发双方存在的频偏容易造成接收端判决错误，造成误码。因此在进行CPFSK解调的时候进行自动频率控制（AFC）能有效提高解调性能；
目前现有的CPFSK解调多采用非相干解调方法，这种解调方法在多普勒频偏较大的时候解调性能较差，也有一些解调方法具有一定的多普勒频偏抑制能力，但需要较长的积分和调整时间，频偏调整速度较慢，这些方法对于固定多普勒频偏的抑制能力尚可，但对具有较快多普勒变化率的应用场景的跟随能力较差。
发明内容
有鉴于此，本发明旨在提出一种具有快速自动频率补偿的CPFSK解调装置，以克服多普勒频偏对解调性能的影响，对多普勒频偏变化率对解调性能的影响同样有很好的抑制能力。
为达到上述目的，本发明的技术方案是这样实现的：
一种具有快速自动频率补偿的CPFSK解调装置，包括依次信号连接的预处理结构、捷变频芯片和FPGA芯片，所述捷变频芯片包括本振、一号乘法器、二号乘法器、一号低通滤波器、二号低通滤波器、一号模数转换和二号模数转换，本振两侧分别信号连接至一号乘法器输入端、二号乘法器输入端，一号乘法器输出端信号连接至一号低通滤波器输入端，一号低通滤波器输出端信号连接至一号模数转换输入端，一号模数转换输出端信号连接至FPGA芯片，二号乘法器输出端信号连接至二号低通滤波器输入端，二号低通滤波器输出端信号连接至二号模数转换输入端，二号模数转换输出端信号连接至FPGA芯片；
所述FPGA芯片包括依次信号连接的自动频率控制、cordic鉴相、差分鉴频和位同步/判决，自动频率控制的输入端分别信号连接至一号模数转换、二号模数转换、cordic鉴相。
进一步的，所述预处理结构包括依次信号连接的一号低噪声放大器、带通滤波器和二号低噪声放大器，一号低噪声放大器输入端用于接收射频信号，二号低噪声放大器输出端用于输出输入信号。
进一步的，所述自动频率控制包括依次信号连接的误差计算、三号低通滤波器、数字控制振荡器和复数乘法器，且误差计算输入端信号连接至cordic鉴相输出端，cordic鉴相输入端信号连接至复数乘法器输出端，复数乘法器输入端信号连接至一号模数转换、二号模数转换，误差计算、三号低通滤波器、数字控制振荡器、复数乘法器、cordic鉴相形成AFC环路控制。
相对于现有技术，本发明所述的一种具有快速自动频率补偿的CPFSK解调装置具有以下优势：
（1）本发明所述的一种具有快速自动频率补偿的CPFSK解调装置，该解调装置结构简单，设计合理，具有架构简洁、硬件资源消耗少，易于FPGA实现等诸多优点。
本发明的另一目的在于提出一种具有快速自动频率补偿的CPFSK解调方法，以解决需要较长的积分和调整时间，频偏调整速度较慢以及应用场景的跟随能力较差的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种具有快速自动频率补偿的CPFSK解调方法，包括以下步骤：
S1、将CPFSK解调装置启动，将射频信号通过预处理结构处理后得到输入信号；
S2、将输入信号、本振的正交信号分别传送至一号乘法器输入端、二号乘法器输入端，一号乘法器输入端接收到正交信号经相乘后输出一号幅度归一化信号，并将一号幅度归一化信号传送给一号低通滤波器，一号低通滤波器处理后得到一号模拟信号，并将一号模拟信号传送给一号模数转换，一号模数转换处理后得到一号数字信号，并将一号数字信号传送给自动频率控制，二号乘法器输入端接收到正交信号经相乘后输出二号幅度归一化信号，并将二号幅度归一化信号传送给二号低通滤波器，二号低通滤波器处理后得到二号模拟信号，并将二号模拟信号传送给二号模数转换，二号模数转换处理后得到二号数字信号，并将二号数字信号传送给自动频率控制；
S3、自动频率控制接收到信号，并经AFC环路控制后，得到复数表达式，并将复数表达式传送给cordic鉴相，cordic鉴相对复数表达式处理后得到cordic鉴相处理信号，并将cordic鉴相处理信号传送给差分鉴频，差分鉴频对cordic鉴相处理信号处理后得到差分鉴频信号，并将差分鉴频信号传送给位同步/判决，位同步/判决对差分鉴频信号处理后得到输出信号。
进一步的，在步骤S1中的所述输入信号的表达式为
Figure DEST_PATH_IMAGE001
，其中，
Figure 100002_DEST_PATH_IMAGE002
为调制射频频点，
Figure DEST_PATH_IMAGE003
为输入信号的调制频偏，
Figure 100002_DEST_PATH_IMAGE004
为输入信号的初始相位。
进一步的，在步骤S2中的所述本振的正交信号为
Figure DEST_PATH_IMAGE005
和
Figure 100002_DEST_PATH_IMAGE006
，其中
Figure DEST_PATH_IMAGE007
表示收发双方的频偏，
Figure 801187DEST_PATH_IMAGE002
为调制射频频点，
Figure 38133DEST_PATH_IMAGE004
为输入信 号的初始相位，
Figure 100002_DEST_PATH_IMAGE008
为本地信号的初始相位。
进一步的，在步骤S2中的所述一号幅度归一化信号的表达式为
Figure DEST_PATH_IMAGE009
；所述二号幅度归一化 信号的表达式为
Figure 100002_DEST_PATH_IMAGE010
， 其中，
Figure 717507DEST_PATH_IMAGE002
为调制射频频点，
Figure 790636DEST_PATH_IMAGE003
为输入信号的调制频偏，
Figure DEST_PATH_IMAGE011
表示收发双方的频偏，
Figure 666188DEST_PATH_IMAGE004
为输 入信号的初始相位，
Figure 508374DEST_PATH_IMAGE008
为本地信号的初始相位。
进一步的，在步骤S2中的所述一号模拟信号为
Figure 100002_DEST_PATH_IMAGE012
， 所述二号模拟信号为
Figure DEST_PATH_IMAGE013
，所述一号数字信号为
Figure 100002_DEST_PATH_IMAGE014
，所述二号数字信号为
Figure DEST_PATH_IMAGE015
，其中n表示对时间t采样后的离散时间，
Figure 355719DEST_PATH_IMAGE003
为输入信号的调制频偏，
Figure 899833DEST_PATH_IMAGE011
表示收发双方的频 偏，
Figure 251180DEST_PATH_IMAGE004
为输入信号的初始相位，
Figure 947872DEST_PATH_IMAGE008
为本地信号的初始相位。
进一步的，在步骤S3中的所述复数表达式为
Figure 100002_DEST_PATH_IMAGE016
，所述cordic鉴相处理 信号为
Figure DEST_PATH_IMAGE017
，其中n表示对时间t采样后的离散时间，
Figure 421579DEST_PATH_IMAGE003
为输入信 号的调制频偏，
Figure 100002_DEST_PATH_IMAGE018
表示通过自动频偏控制抵消了大部分收发双方的频偏
Figure 531617DEST_PATH_IMAGE011
的残留频偏， 系统正常工作时
Figure DEST_PATH_IMAGE019
接近为0，
Figure 765283DEST_PATH_IMAGE008
为输入信号的初始相位，
Figure 100002_DEST_PATH_IMAGE020
为本地信号的初始相位。
进一步的，在步骤S3中的所述鉴相处理信号为
Figure DEST_PATH_IMAGE021
，所述 差分鉴频信号为
Figure 100002_DEST_PATH_IMAGE022
，其中
Figure 844710DEST_PATH_IMAGE003
为输入信号的调制频偏也是解调算法的所求值，
Figure 427001DEST_PATH_IMAGE018
表示为残留频偏。
相对于现有技术，本发明所述的一种具有快速自动频率补偿的CPFSK解调方法具有以下优势：
（1）本发明所述的一种具有快速自动频率补偿的CPFSK解调方法，该方法具有简单易实现、硬件资源消耗少、功耗低、体积小的特点。同时该方法不仅可以实现大范围的多普勒频偏的捕获和跟踪，还能实现较大范围的多普勒变化率跟踪。该发明的另一个特点就是每次误差电压的计算更新时间短，算法收敛速度快；该方法具有架构简洁、硬件资源消耗少，易于FPGA实现等诸多优点。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的一种具有快速自动频率补偿的CPFSK解调装置及方法整体结构原理框图；
图2为本发明实施例所述的一种具有快速自动频率补偿的CPFSK解调装置及方法自动频率控制8内部细化原理框图；
图3为本发明实施例所述的一种具有快速自动频率补偿的CPFSK解调装置及方法中解调装置示意图。
附图标记说明：
1-本振；2-一号乘法器；3-二号乘法器；4-一号低通滤波器；5-二号低通滤波器；6-一号模数转换；7-二号模数转换；8-自动频率控制；9-cordic鉴相；10-差分鉴频；11-位同步/判决；12-误差计算；13-三号低通滤波器；14-数字控制振荡器；15-复数乘法器。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
如图1至图3所示，一种具有快速自动频率补偿的CPFSK解调方法，包括以下步骤：
S1、将一种具有快速自动频率补偿的CPFSK解调装置启动，一种具有快速自动频率补偿的CPFSK解调装置包括依次信号连接的预处理结构、捷变频芯片和FPGA芯片；
所述捷变频芯片包括本振1、一号乘法器2、二号乘法器3、一号低通滤波器4、二号低通滤波器5、一号模数转换6和二号模数转换7，本振1两侧分别信号连接至一号乘法器2输入端、二号乘法器3输入端，一号乘法器2输出端信号连接至一号低通滤波器4输入端，一号低通滤波器4输出端信号连接至一号模数转换6输入端，一号模数转换6输出端信号连接至FPGA芯片，二号乘法器3输出端信号连接至二号低通滤波器5输入端，二号低通滤波器5输出端信号连接至二号模数转换7输入端，二号模数转换7输出端信号连接至FPGA芯片；
所述FPGA芯片包括依次信号连接的自动频率控制8、cordic鉴相9、差分鉴频10和位同步/判决11，自动频率控制8的输入端分别信号连接至一号模数转换6、二号模数转换7、cordic鉴相9；
S2、将射频信号通过预处理结构处理后得到输入信号；
S3、将输入信号、本振1的正交信号分别传送至一号乘法器2输入端、二号乘法器3输入端，一号乘法器2输入端接收到正交信号经相乘后输出一号幅度归一化信号，并将一号幅度归一化信号传送给一号低通滤波器4，一号低通滤波器4处理后得到一号模拟信号，并将一号模拟信号传送给一号模数转换6，一号模数转换6处理后得到一号数字信号，并将一号数字信号传送给自动频率控制8，二号乘法器3输入端接收到正交信号经相乘后输出二号幅度归一化信号，并将二号幅度归一化信号传送给二号低通滤波器5，二号低通滤波器5处理后得到二号模拟信号，并将二号模拟信号传送给二号模数转换7，二号模数转换7处理后得到二号数字信号，并将二号数字信号传送给自动频率控制8；
S4、自动频率控制8接收到信号，并经AFC环路控制后，得到复数表达式，并将复数表达式传送给cordic鉴相9，cordic鉴相9对复数表达式处理后得到cordic鉴相处理信号，并将cordic鉴相处理信号传送给差分鉴频10，差分鉴频10对cordic鉴相处理信号处理后得到差分鉴频信号，并将差分鉴频信号传送给位同步/判决11，位同步/判决11对差分鉴频信号处理后得到输出信号，该解调方法的输入信号是来自于硬件中频或者零中频正交信号通过ADC芯片转换而来的数字信号，该信号通过一个AFC环路控制后，经过CORDIC鉴相和差分鉴频后通过位同步模块完成CPFSK解调，该方法具有简单易实现、硬件资源消耗少、功耗低、体积小的特点。同时该方法不仅可以实现大范围的多普勒频偏的捕获和跟踪，还能实现较大范围的多普勒变化率跟踪。该发明的另一个特点就是每次误差电压的计算更新时间短，算法收敛速度快；该方法具有架构简洁、硬件资源消耗少，易于FPGA实现等诸多优点。
如图3所示，在步骤S1中的所述预处理结构包括依次信号连接的一号低噪声放大器、带通滤波器和二号低噪声放大器，一号低噪声放大器输入端用于接收射频信号，二号低噪声放大器输出端用于输出输入信号，射频信号首先通过一号低噪声放大器进行初次信号放大，信号放大后经过一号带通滤波抑制带外噪声；之后信号经过二号低噪声放大器再次进行信号放大，信号之后接着进入捷变频芯片，在该芯片中完成下变频，低通滤波以及AD转换功能。随后数字化之后的信号进入FPGA芯片进行其余信号处理过程。信号处理完成输出输出信号，即解调之后的PCM信号。
在步骤S1中的所述自动频率控制8包括依次信号连接的误差计算12、三号低通滤波器13、数字控制振荡器14和复数乘法器15，且误差计算12输入端信号连接至cordic鉴相9输出端，cordic鉴相9输入端信号连接至复数乘法器15输出端，复数乘法器15输入端信号连接至一号模数转换6、二号模数转换7，误差计算12、三号低通滤波器13、数字控制振荡器14、复数乘法器15、cordic鉴相9形成AFC环路控制，在实际解调中，误差计算12、三号低通滤波器13、数字控制振荡器14和复数乘法器15均为自动频率控制8的内部细化模块，从而简化CPFSK解调装置结构，提高CPFSK解调装置实用性。
误差计算12的原理是，首先对cordic鉴相9输出的信号
Figure DEST_PATH_IMAGE023
进行差分鉴频。得到信号
Figure 100002_DEST_PATH_IMAGE024
，由于
Figure DEST_PATH_IMAGE025
受调制信号的 影响是变化值，但是其值只有
Figure 100002_DEST_PATH_IMAGE026
两个可能，
Figure DEST_PATH_IMAGE027
为所求值。通过每个符号的采样点个数 以及调制指数能够确定出
Figure 100002_DEST_PATH_IMAGE028
的期望数值，从而误差计算12输出的误差表达式为：
Figure DEST_PATH_IMAGE029
。
误差计算12的误差计算更新时间短，算法收敛速度快，进一步提高了本发明的解调速度。
三号低通滤波器13将计算误差12输出的误差电压
Figure 100002_DEST_PATH_IMAGE030
进行低通滤波处理，使误 差电压变化平滑，方便进行控制；数字控制振荡器14根据三号低通滤波器13输出的误差电 压产生特定频率的正交本振信号，形成复数形式的正弦信号；复数乘法器15根据数字控制 振荡器14产生的正交本振信号与一号模数转换6和二号模数转换7组成的复信号相乘，从而 完成信号的频移，多次循环迭代完成自动频率控制功能。
在步骤S2中的所述输入信号的表达式为
Figure 430861DEST_PATH_IMAGE001
，其中，
Figure 999376DEST_PATH_IMAGE002
为调制 射频频点，
Figure 529715DEST_PATH_IMAGE003
为输入信号的调制频偏，
Figure 407541DEST_PATH_IMAGE004
为输入信号的初始相位，对于CPFSK信号经过幅 度归一化操作，具体的，幅度认为是经过归一化处理了的。
在步骤S3中的所述本振1的正交信号为
Figure 288909DEST_PATH_IMAGE005
和
Figure 392607DEST_PATH_IMAGE006
，其中
Figure 43031DEST_PATH_IMAGE007
表示收发双方的频偏，
Figure 826179DEST_PATH_IMAGE002
为调制射频频点，
Figure 194844DEST_PATH_IMAGE004
为输入信 号的初始相位，
Figure 105162DEST_PATH_IMAGE008
为本地信号的初始相位，本振1为本地产生的固定频率信号，其输出一组 正交的正弦信号，用于实现接收信号的下变频。
在步骤S3中的所述一号幅度归一化信号的表达式为
Figure DEST_PATH_IMAGE031
，具体的，一号乘法器2将 接收信号
Figure 100002_DEST_PATH_IMAGE032
与本振1输出信号
Figure DEST_PATH_IMAGE033
相乘，输出信号 为：
Figure 751038DEST_PATH_IMAGE031
；所述二号幅度归一化 信号的表达式为
Figure 100002_DEST_PATH_IMAGE034
，具体 的，二号乘法器3将接收信号
Figure DEST_PATH_IMAGE035
与本振1输出信号
Figure 100002_DEST_PATH_IMAGE036
相乘，输出信号为：
Figure 986979DEST_PATH_IMAGE034
；其中，
Figure 967573DEST_PATH_IMAGE002
为调制射频频 点，
Figure 806216DEST_PATH_IMAGE003
为输入信号的调制频偏，
Figure 772510DEST_PATH_IMAGE011
表示收发双方的频偏，
Figure 163041DEST_PATH_IMAGE004
为输入信号的初始相位，
Figure 240718DEST_PATH_IMAGE008
为本地信号的初始相位。
在步骤S3中的所述一号模拟信号为
Figure 758418DEST_PATH_IMAGE012
，所述二号 模拟信号为
Figure 237941DEST_PATH_IMAGE013
，所述一号数字信号为
Figure 799372DEST_PATH_IMAGE014
，所述二号数字信号为
Figure 98767DEST_PATH_IMAGE015
，其中n表示对时间t采样后的离散时间，
Figure 154578DEST_PATH_IMAGE003
为输入信号的调制频偏，
Figure 488608DEST_PATH_IMAGE011
表示收发双方的频 偏，
Figure 220940DEST_PATH_IMAGE004
为输入信号的初始相位，
Figure 273210DEST_PATH_IMAGE008
为本地信号的初始相位，为了便于后续数字化处理，将 一号模拟信号、二号模拟信号经过一号模数转换6和二号模数转换7转变为数字信号。
在步骤S4中的所述复数表达式为
Figure 867134DEST_PATH_IMAGE016
，所述cordic鉴相处理 信号为
Figure 321249DEST_PATH_IMAGE017
，其中n表示对时间t采样后的离散时间，
Figure 224483DEST_PATH_IMAGE003
为输入信 号的调制频偏，
Figure 370906DEST_PATH_IMAGE018
表示通过自动频偏控制抵消了大部分收发双方的频偏
Figure 893154DEST_PATH_IMAGE011
的残留频偏， 系统正常工作时
Figure DEST_PATH_IMAGE037
接近为0，
Figure 795251DEST_PATH_IMAGE008
为输入信号的初始相位，
Figure 620118DEST_PATH_IMAGE020
为本地信号的初始相位。
在步骤S4中的所述鉴相处理信号为
Figure 381401DEST_PATH_IMAGE021
，所述差分鉴频 信号为
Figure 566395DEST_PATH_IMAGE022
，其中
Figure 729523DEST_PATH_IMAGE003
为输入信号的调制频偏也是解调算法的所求值，
Figure 725292DEST_PATH_IMAGE018
表示为 残留频偏，自动频率控制8是为了消除多普勒频偏
Figure 239450DEST_PATH_IMAGE007
，经过一段时间的计算自动频率控制8 会在输出抵消掉输入的多普勒频偏
Figure 228134DEST_PATH_IMAGE007
，此时残余多普勒频偏
Figure 100002_DEST_PATH_IMAGE038
接近为0。
实施例1
射频信号首先通过一号低噪声放大器TQP3M9036进行初次信号放大，信号放大后经过带通滤波器CBP-2250A+，抑制带外噪声，中心频点为2250Mhz，带宽为100Mhz。信号经过二号低噪声放大器GALI-S66+再次进行信号放大。信号接着进入捷变频芯片AD9361BBCZ，在该芯片中完成下变频，低通滤波以及AD转换功能。随后数字化之后的信号进入FPGA芯片XC7A100T-2CSG324进行其余信号处理过程。信号处理完成输出解调之后的PCM信号。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种具有快速自动频率补偿的CPFSK解调装置，其特征在于：包括依次信号连接的预处理结构、捷变频芯片和FPGA芯片，所述捷变频芯片包括本振(1)、一号乘法器(2)、二号乘法器(3)、一号低通滤波器(4)、二号低通滤波器(5)、一号模数转换(6)和二号模数转换(7)，本振(1)两侧分别信号连接至一号乘法器(2)输入端、二号乘法器(3)输入端，一号乘法器(2)输出端信号连接至一号低通滤波器(4)输入端，一号低通滤波器(4)输出端信号连接至一号模数转换(6)输入端，一号模数转换(6)输出端信号连接至FPGA芯片，二号乘法器(3)输出端信号连接至二号低通滤波器(5)输入端，二号低通滤波器(5)输出端信号连接至二号模数转换(7)输入端，二号模数转换(7)输出端信号连接至FPGA芯片；
所述FPGA芯片包括依次信号连接的自动频率控制(8)、cordic鉴相(9)、差分鉴频(10)和位同步/判决(11)，自动频率控制(8)的输入端分别信号连接至一号模数转换(6)、二号模数转换(7)、cordic鉴相(9)。
2.根据权利要求1所述的一种具有快速自动频率补偿的CPFSK解调装置，其特征在于：所述预处理结构包括依次信号连接的一号低噪声放大器、带通滤波器和二号低噪声放大器，一号低噪声放大器输入端用于接收射频信号，二号低噪声放大器输出端用于输出输入信号。
3.根据权利要求1所述的一种具有快速自动频率补偿的CPFSK解调装置，其特征在于：所述自动频率控制(8)包括依次信号连接的误差计算(12)、三号低通滤波器(13)、数字控制振荡器(14)和复数乘法器(15)，且误差计算(12)输入端信号连接至cordic鉴相(9)输出端，cordic鉴相(9)输入端信号连接至复数乘法器(15)输出端，复数乘法器(15)输入端信号连接至一号模数转换(6)、二号模数转换(7)，误差计算(12)、三号低通滤波器(13)、数字控制振荡器(14)、复数乘法器(15)、cordic鉴相(9)形成AFC环路控制。
4.一种具有快速自动频率补偿的CPFSK解调方法，应用于如权利要求1至3任一所述的一种具有快速自动频率补偿的CPFSK解调装置，其特征在于：包括以下步骤：
S1、将CPFSK解调装置启动，将射频信号通过预处理结构处理后得到输入信号；
S2、将输入信号、本振(1)的正交信号分别传送至一号乘法器(2)输入端、二号乘法器(3)输入端，一号乘法器(2)输入端接收到正交信号经相乘后输出一号幅度归一化信号，并将一号幅度归一化信号传送给一号低通滤波器(4)，一号低通滤波器(4)处理后得到一号模拟信号，并将一号模拟信号传送给一号模数转换(6)，一号模数转换(6)处理后得到一号数字信号，并将一号数字信号传送给自动频率控制(8)，二号乘法器(3)输入端接收到正交信号经相乘后输出二号幅度归一化信号，并将二号幅度归一化信号传送给二号低通滤波器(5)，二号低通滤波器(5)处理后得到二号模拟信号，并将二号模拟信号传送给二号模数转换(7)，二号模数转换(7)处理后得到二号数字信号，并将二号数字信号传送给自动频率控制(8)；
S3、自动频率控制(8)接收到信号，并经AFC环路控制后，得到复数表达式，并将复数表达式传送给cordic鉴相(9)，cordic鉴相(9)对复数表达式处理后得到cordic鉴相处理信号，并将cordic鉴相处理信号传送给差分鉴频(10)，差分鉴频(10)对cordic鉴相处理信号处理后得到差分鉴频信号，并将差分鉴频信号传送给位同步/判决(11)，位同步/判决(11)对差分鉴频信号处理后得到输出信号。
5.根据权利要求4所述的一种具有快速自动频率补偿的CPFSK解调方法，其特征在于：在步骤S1中的所述输入信号的表达式为
Figure DEST_PATH_IMAGE002
，其中，
Figure DEST_PATH_IMAGE004
为调制射频频点，
Figure DEST_PATH_IMAGE006
为输入信号的调制频偏，
Figure DEST_PATH_IMAGE008
为输入信号的初始相位。
6.根据权利要求4所述的一种具有快速自动频率补偿的CPFSK解调方法，其特征在于：在步骤S2中的所述本振(1)的正交信号为
Figure DEST_PATH_IMAGE010
和
Figure DEST_PATH_IMAGE012
，其中
Figure DEST_PATH_IMAGE014
表示收发双方的频偏，
Figure 889309DEST_PATH_IMAGE004
为调制射频频点，
Figure 478553DEST_PATH_IMAGE008
为初始相位，
Figure DEST_PATH_IMAGE016
为本地信号的初始相位。
7.根据权利要求4所述的一种具有快速自动频率补偿的CPFSK解调方法，其特征在于：在步骤S2中的所述一号幅度归一化信号的表达式为
Figure DEST_PATH_IMAGE018
；所述二号幅度归一化信号的表达式为
Figure DEST_PATH_IMAGE020
，其中，
Figure 68410DEST_PATH_IMAGE004
为调制射频频点，
Figure 401303DEST_PATH_IMAGE006
为输入信号的调制频偏，
Figure DEST_PATH_IMAGE022
表示收发双方的频偏，
Figure 668205DEST_PATH_IMAGE008
为输入信号的初始相位，
Figure 162771DEST_PATH_IMAGE016
为本地信号的初始相位。
8.根据权利要求4所述的一种具有快速自动频率补偿的CPFSK解调方法，其特征在于：在步骤S2中的所述一号模拟信号为
Figure DEST_PATH_IMAGE024
，所述二号模拟信号为
Figure DEST_PATH_IMAGE026
，所述一号数字信号为
Figure DEST_PATH_IMAGE028
，所述二号数字信号为
Figure DEST_PATH_IMAGE030
，其中n表示对时间t采样后的离散时间，
Figure 866023DEST_PATH_IMAGE006
为输入信号的调制频偏，
Figure 799344DEST_PATH_IMAGE022
表示收发双方的频偏，
Figure 937064DEST_PATH_IMAGE008
为输入信号的初始相位，
Figure 851799DEST_PATH_IMAGE016
为本地信号的初始相位。
9.根据权利要求4所述的一种具有快速自动频率补偿的CPFSK解调方法，其特征在于：在步骤S3中的所述复数表达式为
Figure DEST_PATH_IMAGE032
，所述cordic鉴相处理信号为
Figure DEST_PATH_IMAGE034
，其中n表示对时间t采样后的离散时间，
Figure 497806DEST_PATH_IMAGE006
为输入信号的调制频偏，
Figure DEST_PATH_IMAGE036
表示残留频偏，
Figure 375764DEST_PATH_IMAGE016
为输入信号的初始相位，
Figure DEST_PATH_IMAGE038
为本地信号的初始相位。
10.根据权利要求4所述的一种具有快速自动频率补偿的CPFSK解调方法，其特征在于：在步骤S3中的所述鉴相处理信号为
Figure DEST_PATH_IMAGE040
，所述差分鉴频信号为
Figure DEST_PATH_IMAGE042
，其中
Figure 670389DEST_PATH_IMAGE006
为输入信号的调制频偏也是解调算法的所求值，
Figure 83922DEST_PATH_IMAGE036
表示为残留频偏。
CN202110640478.0A 2021-06-09 2021-06-09 一种具有快速自动频率补偿的cpfsk解调装置及方法 Active CN113098808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110640478.0A CN113098808B (zh) 2021-06-09 2021-06-09 一种具有快速自动频率补偿的cpfsk解调装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110640478.0A CN113098808B (zh) 2021-06-09 2021-06-09 一种具有快速自动频率补偿的cpfsk解调装置及方法

Publications (2)

Publication Number Publication Date
CN113098808A CN113098808A (zh) 2021-07-09
CN113098808B true CN113098808B (zh) 2021-08-27

Family

ID=76664530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110640478.0A Active CN113098808B (zh) 2021-06-09 2021-06-09 一种具有快速自动频率补偿的cpfsk解调装置及方法

Country Status (1)

Country Link
CN (1) CN113098808B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114448763B (zh) * 2022-04-11 2022-06-07 天津讯联科技有限公司 一种任意码率通用mpsk解调系统及其解调方法
CN114448761B (zh) * 2022-04-11 2022-06-21 天津讯联科技有限公司 调制指数自适应的多符号检测解调装置及其解调方法
CN115604063B (zh) * 2022-10-10 2024-04-30 电子科技大学 一种基于频相转换的高速磁悬浮列车通信系统解调方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453233A (zh) * 2007-11-28 2009-06-10 锐迪科微电子（上海）有限公司 Fm收发器
CN201708787U (zh) * 2010-03-31 2011-01-12 上海集成电路研发中心有限公司 一种工艺波动自适应锁相环频率综合器
CN103746692A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种基于全数字动态加速锁定技术的pll频率综合器
CN103957007A (zh) * 2014-05-09 2014-07-30 武汉工程大学 低信噪比下任意波形的微弱信号检测方法及系统
CN104320137A (zh) * 2014-10-22 2015-01-28 华中科技大学 一种锁相环频率合成器
CN105634480A (zh) * 2015-12-21 2016-06-01 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法
CN108173545A (zh) * 2018-01-17 2018-06-15 上海交通大学 锁相环电路、多锁相环系统及其输出相位同步方法
CN108270440A (zh) * 2016-12-30 2018-07-10 天津朗波微电子有限公司 一种复合体制频率合成电路
CN110277992A (zh) * 2019-05-30 2019-09-24 芯创智（北京）微电子有限公司 一种无偏置电流的半数字锁相环

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453233A (zh) * 2007-11-28 2009-06-10 锐迪科微电子（上海）有限公司 Fm收发器
CN201708787U (zh) * 2010-03-31 2011-01-12 上海集成电路研发中心有限公司 一种工艺波动自适应锁相环频率综合器
CN103746692A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种基于全数字动态加速锁定技术的pll频率综合器
CN103957007A (zh) * 2014-05-09 2014-07-30 武汉工程大学 低信噪比下任意波形的微弱信号检测方法及系统
CN104320137A (zh) * 2014-10-22 2015-01-28 华中科技大学 一种锁相环频率合成器
CN105634480A (zh) * 2015-12-21 2016-06-01 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法
CN108270440A (zh) * 2016-12-30 2018-07-10 天津朗波微电子有限公司 一种复合体制频率合成电路
CN108173545A (zh) * 2018-01-17 2018-06-15 上海交通大学 锁相环电路、多锁相环系统及其输出相位同步方法
CN110277992A (zh) * 2019-05-30 2019-09-24 芯创智（北京）微电子有限公司 一种无偏置电流的半数字锁相环

Also Published As

Publication number Publication date
CN113098808A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN113098808B (zh) 一种具有快速自动频率补偿的cpfsk解调装置及方法
KR101299332B1 (ko) 고감도 복조기를 포함하는 ｆｓｋ 무선 주파수 신호용 수신기 및 이를 구동시키기 위한 방법
US10484215B2 (en) Asynchronous transmission for NFC card emulation mode
US10187100B2 (en) Apparatus and method for direct radio frequency (RF) sampling in near field communication (NFC) devices
CN114448761B (zh) 调制指数自适应的多符号检测解调装置及其解调方法
CN112350970B (zh) 一种多相位频移键控调制、解调方法及设备
CN114448763B (zh) 一种任意码率通用mpsk解调系统及其解调方法
CN108199761B (zh) Usb应答机基带数字化方法
FI98412C (fi) Kooditon GPS-paikannusmenetelmä sekä laitteisto kooditonta paikannusta varten
CN113328765A (zh) 一种高动态下多种扩频体制通用接收机的实现方法
CN107786479B (zh) 一种qpsk载波恢复大频偏补偿系统及方法
CN112383494A (zh) 基于dsss-oqpsk的猝发通信接收系统
CN108123723B (zh) 一种基于无线电技术的定位系统及方法
US6549588B2 (en) Communications system and corresponding receiver unit
US20140023164A1 (en) Receiving apparatus and method in smart utility network communication system
CN111492533B (zh) 相位同步装置
CN109525533A (zh) 一种应用于mapsk调制的载波相位误差提取系统
CN116016072B (zh) 零中频结构低复杂度msk正交解调装置及其解调方法
CN110138470B (zh) 一种usb测控应答机测音功率数字归一化系统及方法
US6748030B2 (en) Differential phase demodulator incorporating 4th order coherent phase tracking
CN106341123B (zh) 一种单音干扰的滤波方法和装置
CN103124247A (zh) 一种信号解调系统、接收器以及解调滤波方法
CN113709073B (zh) 一种正交相移键控调制信号的解调方法
CN111131111B (zh) 一种调幅信号数字相干解调系统及方法
Li et al. An effective approach for parameter determination of the digital phase-locked loop in the z-domain

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant