CN104320137A - 一种锁相环频率合成器 - Google Patents

Abstract

本发明公开了一种锁相环频率合成器，包括频率合成单元、射频开关、鉴频鉴相器、第一环路滤波器、压控振荡器、预分频器、直接数字频率合成器和第二环路滤波器；频率合成单元的输入端用于接收一级参考频率，频率合成单元将一级参考频率进行合成处理并输出i个频率，射频开关在i个频率中任意选择一个与输出频率不成倍数关系的频率作为二级参考频率；鉴频鉴相器将二级参考频率和滤波后的反馈频率进行相位比较，并根据比较结果输出鉴相电压；第一环路滤波器对鉴相电压进行滤波处理输出误差电压；压控振荡器将误差电压转换为输出频率；直接数字频率合成器用于对预分频器输出的频率进行小数分频处理后输出反馈频率。本发明利用多个参考源的切换，可以有效抑制杂散。

Description

一种锁相环频率合成器

技术领域

本发明属于无线电技术领域，具体涉及一种锁相环频率合成器。

背景技术

在近现代电子装备与电子系统中，频率合成技术已经成为一项不可或缺的关键技术，在各个领域都得到了十分广泛的应用。时至今日，为了满足不同的应用需求，各种各样的新型频率合成方案仍然在源源不断地涌现出来。

频率合成技术作为一项能够产生高质量正弦波的关键技术，在电子测量系统与电子设备中得到了广泛的应用。在接收机中，利用频率合成技术设计的频率源作为本地振荡器，将载波信号混频下变频为基带信号；在发射机中，频率源同样作为本振，将基带信号混频上变频，调制到载波上，然后通过天线发射到空间中；在电子测量系统中，频率源作为整个测量系统的参考信号，在实现各种信号测量的过程中起着至关重要的作用。在这些应用中，频率源的性能直接影响了整个系统和设备的性能。

在测试测量领域，以安捷伦和罗格与施瓦茨为代表的仪器仪表生产商，都在频率合成技术领域有非常深厚的技术积累。在频谱仪、信号分析仪、网络分析仪等诸多仪器仪表中，频率合成器是最为根本的核心部件。作为整个仪器设备的参考与工作时钟，不仅仅是频率分辨率和杂散抑制，工作带宽、频率转换时间、频率准确度与稳定度、相位噪声等指标的好坏都会直接影响整个仪器的测试性能，可以说没有一个性能优越的频率合成器就不可能有性能优越的测试测量设备。

总之，频率合成器作为微波射频系统的核心，其研究、设计、使用已经贯穿到整个行业的各个环节。研制更宽工作带宽、更高频率分辨率、更短频率转换时间、更高频率准确度与稳定度、更低相位噪声、更高杂散抑制、更小体积的频率合成器是整个射频微波行业的总体趋势。

对应不同的需求，频率合成技术会有各式各样的解决方案，但归根结底都是基于三种最基本的方案：直接频率合成、间接频率合成、直接数字合成。

直接频率合成(Direct Synthesis，DS)技术是最早发展起来的一项频率合成技术。用到的关键射频微波器件有混频器、倍频器、分频器、梳状谱发生器以及滤波器等。利用这些器件，将输入的参考信号进行加、减、乘、除运算，最后通过开关切换得到需要的频率信号。因为只用到一些无源的二极管器件，所以利用这种方案设计的频率合成器具有相位噪声低的特点。同时，频率切换速度仅仅依赖于开关的切换速度，可以做到纳秒级别得快速切换。但是，由于使用了混频器、倍频器、分频器、梳状谱发生器等非线性器件，输出信号中存在复杂的杂散信号。为了抑制这些杂散，需要合理规划频段，使用大量的滤波器，效果却很有限，因此直接频率合成技术具有体积大，杂散抑制差的缺点。

间接频率合成技术是一项以锁相环(Phase-Locked Loop，PLL)为核心的频率合成技术。主要部件包括：鉴频鉴相器(Phase Frequency Detector，PFD)、环路低通滤波器(Low Pass Filter，LPF)、压控振荡器(VoltageControlled Oscillator，VCO)、分频器等。利用锁相环的负反馈环路，将输出频率锁定在参考频率的N倍频。根据N的不同，可以将锁相环分为小数锁相环和整数锁相环，两者各有特点，应用于不同的场合。锁相环频率合成器的输出带宽由VCO决定，具有频带宽的优点。另外，由于锁相环对输入参考呈现低通滤波器的特性，可以通过调节环路带宽来得到很好的频谱纯度，避免了大量滤波器的使用，减小了体积。但是，由于较窄的环路带宽限制了压控振荡器电压控制端电容的充放电时间，锁相环频率合成器的转换时间相对较慢。同时，因为环路带内增加了PFD的鉴相噪声，带外相位噪声又由Q值相对较低的压控振荡器决定，所以这种方案的相位噪声指标与直接频率合成技术相比相对较差。随着锁相环技术的发展，已经发展出模拟锁相环、混合锁相环、全数字锁相环、集成锁相环和软件锁相环等不同类别的锁相环。

直接数字频率合成(Direct Digital Synthesis，DDS)技术是随着数字IC技术、模拟IC技术和计算机技术的不断发展而产生的一项全新的技术，并在现代频率合成技术中发挥着越来越重要的作用。其原理是将输出信号的幅度与相位对应起来，相位与时间对应起来，输出的幅度由存储在ROM中的数字量表征。在不同时刻对不同ROM地址中的幅度值做数模转换，得到该时间片的模拟幅度值，因此，理论上可以合成任意波形的信号。这种技术具有相对频带宽、频率分辨率高、集成度高的优点，但是受到CMOS工艺等因素的影响，其输出的绝对频率相对较低。同时，由于技术本身的缺陷，造成输出信号中存在较大的杂散信号。另外，这种技术具有较强的数字调制能力，所以在基带信号处理中也具有十分广泛的应用。目前，这项技术往往与间接频率合成技术相结合，发挥各自的优势，设计出结构复杂多变的频率合成方案。

如上所述，DDS采用全数字化结构，具有频率转换时间短、频率分辨率高、相位噪声低等许多优点，但其合成频率较低，输出频率杂散分量较大，频谱纯度不如锁相环合成器PLL；PLL频率合成技术具有工作频率高、宽带、频谱质量好的优点，但频率分辨率低，频率建立时间短，所以将两种技术结合起来构成DDS+PLL组合频率综合器，取长补短实现频率合成，可以达到单一技术难以达到的效果。DDS+PLL组合频率综合器的关键技术问题是DDS输出带有很多杂散信号，尤其是输出信号近端的杂散无法用滤波器滤除，这在一定程度上将影响系统的频谱纯度。

一般情况下，在系统允许的情况下，减小环路的带宽有利于小数分频杂散的抑制。但由于一般系统带宽受到稳定性、抗震性、频率转换速度等指标的限制，不能太窄，因而，减小小数分频杂散主要依靠对系统进行适当的相位补偿。其中一种相位补偿方法是将分数N控制部分的数字累加器输出加到D/A变换器。该变换器提供一个反向的电流斜升给鉴相器输出来抵消其产生的相位误差的影响，这种校正就叫做模拟相位内插(AnalogPhase Interpolation，API)。当环路工作在小数分频时，API校正电路能产生抵消鉴相器输出变化的信号。

校正电路由电平转换器、二极管开关和电流源组成。这些电流源全部连接到电流相加积分放大器的输入端节点上，经积分放大后输出，电流源向节点提供保持电流，电流保持时间取决于输入端的负脉冲宽度。API校正技术要求精度高，调整十分困难，0.03％的API精度才能把调制信号边带降低到-70dBc。

现在已研究并获得应用的一种更为有效的方法是数字校正方法。这种采用数字校正方法的小数分频器是采用∑-Δ调制器来实现，∑-Δ技术就是将输入信号以远超过奈奎斯特频率的采样频率进行高速采样，对每个采样信号量化位数常采用1位，通过这一过采样技术及反馈环本身的结构对由于A/D变换产生的量化噪声进行整形，使其变化到信号带宽之外，同时利用锁相环路本身对于输入噪声的低通滤波特性，在小数分频噪声加到VCO之前就把它滤除掉，这样就大大改善了小数分频器的频谱纯度。虽然∑-Δ技术比较好地解决了小数杂散的问题，但杂散依然相对较大，能达到接近-60dBc左右，杂散性能仍然不够高，不满足某些技术要求。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种锁相环频率合成器，旨在解决现有技术不能避免锁相环输出频率在参考频率整数倍附近的杂散的问题。

本发明提供了一种锁相环频率合成器，包括：频率合成单元、射频开关、鉴频鉴相器、第一环路滤波器、压控振荡器、预分频器、直接数字频率合成器和第二环路滤波器；所述频率合成单元的输入端用于接收一级参考频率f_r，所述频率合成单元用于将一级参考频率f_r进行合成处理并输出i个频率f_i，i为大于等于2的正整数；所述射频开关的输入端连接至所述频率合成单元的输出端，用于在所述i个频率中任意选择一个与输出频率f_o不成倍数关系的频率作为二级参考频率f_t；所述鉴频鉴相器的输入端连接至所述射频开关的输出端，所述第一环路滤波器的输入端连接至所述鉴频鉴相器的输出端，所述压控振荡器的输入端连接至所述第一环路滤波器的输出端，所述预分频器的输入端连接至所述压控振荡器的输出端，所述直接数字频率合成器的输入端连接至所述预分频器的输出端，所述第二环路滤波器的输入端连接至所述小数分频器的输出端，所述第二环路滤波器的输出端连接至所述鉴频鉴相器的反馈端；所述鉴频鉴相器用于将二级参考频率f_t和滤波后的反馈频率f_f进行相位比较，并根据比较结果输出鉴相电压u_d(t)；第一环路滤波器用于对所述鉴相电压u_d(t)进行滤波处理后输出误差电压u_c(t)；所述压控振荡器用于将所述误差电压u_c(t)转换为输出频率f_o；所述预分频器用于对所述输出频率进行分频处理使得预分频器输出的频率在直接数字频率合成器的工作频率范围内；直接数字频率合成器用于对预分频器输出的频率进行小数分频处理后输出反馈频率；第二环路滤波器用于对直接数字频率合成器输出的反馈频率进行滤波处理后输出频率f_f给所述鉴频鉴相器。

其中，所述频率合成单元包括锁相环以及i个分频器，所述锁相环的输入端作为所述频率合成单元的输入端用于接收一级参考频率f_r，每一个分频器的输入端连接至所述锁相环的输出端，每一个分频器的输出端作为所述频率合成单元的输出端。

其中，所述直接数字频率合成器包括：依次连接的频率寄存器、累加器、相位寄存器、正弦查找表、D/A变换器和模拟滤波器；所述频率寄存器的输入端用于存放频率控字K，所述相位寄存器的输出端还与所述累加器连接；所述模拟滤波器的输出端用于连接所述第二环路低通滤波器的输入端；所述累加器、所述正弦查找表和所述D/A变换器还分别与所述预分频器的输出端连接。

其中，所述频率合成单元输出的频率f_i与所述压控振荡器的输出频率f_o之间的关系为：f₁、f₂……f_i的最小公倍数大于锁相环频率合成器的最高输出频率f_omax，且所述输出频率f_o与所述二级参考频率f_t不成倍数关系。本发明采用DDS内插锁相环分频反馈的形式，利用多个参考源的切换，避免锁相环输出频率在参考频率整数倍附近的杂散，可以有效抑制杂散。

附图说明

图1是本发明实施例提供的可变参考源的锁相频率合成器原理图；

图2是本发明实施例提供的锁相环分频方案原理框图；

图3是本发明实施例提供的DDS原理框图；

图4(a)是本发明实施例提供的鉴相器相位累加过程图；

图4(b)是本发明实施例提供的VCO调谐端电压图；

图5是本发明实施例提供的结合DDS原理的相噪分析模型；

图6(a)是本发明实施例提供的100MHz参考频率步进分布图；

图6(b)是本发明实施例提供的103MHz参考频率步进分布图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供的锁相环频率合成器是一个能够跟踪输入信号相位的闭环自动控制系统，锁相环路有其独特的优良特性，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。

图1是按照本发明提出的一种可变参考源的锁相频率合成器原理图，在该方案中，我们使用可变参考源替代传统的单一参考频率源，该锁相环频率合成器包括：频率合成单元1、射频开关2、鉴频鉴相器(PFD)3、第一环路滤波器4、压控振荡器(VCO)5、预分频器6、直接数字频率合成器(DDS)7和第二环路滤波器8；频率合成单元1的输入端用于接收一级参考频率f_r，射频开关2的输入端连接至所述频率合成单元1的输出，鉴频鉴相器3的输入端连接至射频开关2的输出端，第一环路滤波器4的输入端连接至鉴频鉴相器3的输出端，压控振荡器5的输入端连接至第一环路滤波器4的输出端，预分频器6的输入端连接至压控振荡器5的输出端，直接数字频率合成器7的输入端连接至预分频器6的输出端，第二环路滤波器8的输入端连接至直接数字频率合成器7的输出端，第二环路滤波器8的输出端连接至鉴频鉴相器3的反馈端；其中f_r作为一级参考频率，经过频率合成，得到多个频率，经由射频开关2控制，提供可变输出频率，输送给鉴频鉴相器3作为二级参考频率f_i。初始时刻，直接数字频率合成器7经过第二环路滤波器8滤波后的输出频率与二级参考频率不相等，两个信号的相位差以其频率差为速度不断地增大。这时的锁相环并不能锁定。鉴频鉴相器3的输出经过第一环路滤波器4后与压控振荡器5的调谐端相连。根据两个输入信号的相位关系，鉴频鉴相器3不断改变电压u_d(t)，从而改变压控振荡器5的输出频率f₀，最终使直接数字频率合成器7经过第二环路滤波器8的输出频率和参考频率相等，且相位保持一致。这时锁相环进入锁定状态，鉴频鉴相器3的输出也不再变化。

本发明实施例中，频率合成单元1输出的频率f_i与压控振荡器5的输出频率f_o之间的关系为：f₁、f₂……f_i的最小公倍数大于锁相环频率合成器的最高输出频率f_omax，且所述输出频率f_o与所述二级参考频率f_t不成倍数关系。

当i以为2为例，可以提供两个参考频率f₁和f₂给鉴相器，根据输出频率决定选哪个频率作为二级参考频率，输出频率f_o与输入频率f_t不能成倍数关系，并且满足f₁*f₂＞f_omax-f_omin(输出频率带宽)，当i为3或者更大整数时，以此类推。

本发明相比传统的频率合成器增加了频率合成单元1和射频开关2，输出频率f_o在鉴相器输入频率整数倍附近会出现很多近端杂散，传统的方法都没有很好的解决杂散问题，这两个模块为鉴相器提供了可变参考源，使得与输入频率f_i不成整数倍关系，从而杂散会大大减小。

参考源的设计是这个方案的关键所在。为了能在2.6GHz-3.2GHz频段实现高分辨率，低杂散的性能，多个二级参考频率的最小公倍数要在600MHz以上。本发明中使用锁相环分频方案，原理框图如图2所示，锁相环接收一级参考频率f_r，并产生一个高频信号，再用i个不同分频比的分频器将这个高频信号分频，变为i个不同的频率f_i，最后用一个射频开关进行选择，得到频率f_t。其中，射频开关2为一个i选一开关。锁相环分频方案的杂散相对较低，容易控制，保证了后级锁相环的准确锁定。

为了更好的说明本发明实施例提供的锁相环频率合成器，下面将描述各个模块的工作原理。

在可变参考源的具体实现上，本发明中的频率合成单元1和射频开关2，可以选择ADI公司的时钟芯片AD9517-2和开关芯片ADG904来完成。芯片AD9517-2集成了PFD、VCO、分频器，只需要外接环路低通滤波器就可以构成一个完整的锁相环，并可以利用内置分频器和延时电路对相位、频率和占空比进行调节。ADG904是一个四合一开关，导通状态下，100MHz带宽内的插入损耗小于0.5dB，隔离度大于50dB。四个支路在关断状态下内置50欧姆负载，即使在关断时也能做到端口匹配。

AD9517-2的内置锁相环工作在10MHz鉴相频率时，相位噪声达到了-151dBc/Hz，内置压控振荡器的输出范围在2.05GHz到2.33GHz之间。芯片有四路输出信号，其中两路是高频低压正发射极耦合逻辑(Low Voltage Positive Emitter-Couple Logic，LVPECL)信号，另两路是可配置差分或者单端输出CMOS信号。LVPECL的最大输出频率为2.9GHz，单端CMOS输出也可以达到250MHz。内置分频器的附加噪声在50MHz输出时，达到了-142dBc/Hz1KHz，可以满足低相位噪声输出的要求和鉴频鉴相器的输入要求。

为了降低成本与系统复杂度，我们选择使用内置压控振荡器，设置VCO的输出频率为2300MHz。通过内置VCO分频器的2分频，输出最大范围接近1150MHz，而且目标输出范围正好在2300MHz到3450MHz之间，可以在全带内做到小步进。同时为了降低芯片功耗，我们放弃使用功率较大的LVPECL输出，选择两路单端COMS输出，并选择46MHz和50MHz两个接近的频率作为参考频率以降低因为参考频率变化导致的后级锁相环环路带宽变化的效应。通过计算，可以得到在200kHz环路带宽70°相位裕度时有较为理想的压控振荡器相位噪声和50MHz输出相位噪声。

AD9517-2的四路输出与ADG904的四路输入相连，通过控制端口控制RFC端的输出频率选择，产生二级参考频率，这样就构成了一个完整的可变参考信号源。

本发明中的鉴频鉴相器3，也称为相位比较器，它用来比较小数分频器产生的反馈信号u_f和二级参考信号u_i的相位差，产生误差电压。在理论上，通常采用正弦模拟PFD的理论对其进行分析。

在这里使用模拟乘法器作为PFD的模型。设鉴相器的相乘系数为K_m(单位为1/V)，在统一以ω₀t为参考的表示下，输入信号u_i与反馈信号u_f可以表示为：u_i＝V_icos[ω₀t+θ₁(t)]；u_f＝V_fcos[ω₀t+θ₂(t)]；其中，二级参考频率f_i和滤波后的反馈频率f_f的表达式分别为： 这两信号加到鉴相器的两端，经相乘作用后的输出鉴相电压u_d(t)为： $u_d\left(t\right)=\frac{1}{2}{K}_m{V}_f{V}_i\sin [2{\mathrm{\ω}}_{0}t+{\mathrm{\θ}}_1\left(t\right)+{\mathrm{\θ}}_2\left(t\right)]+\frac{1}{2}{K}_m{V}_f{V}_i\sin [{\mathrm{\θ}}_1\left(t\right)-{\mathrm{\θ}}_2\left(t\right)];$ 再经过第一低通滤波器滤除2ω₀成分之后，得到的误差电压u_c(t)只和输入与反馈信号的相位差有关； $u_c\left(t\right)=\frac{1}{2}{K}_m{V}_f{V}_i\sin [{\mathrm{\θ}}_1\left(t\right)-{\mathrm{\θ}}_2\left(t\right)].$

本发明中的第一环路滤波器4和第二环路滤波器8结构相同，环路滤波器在电路中起低通滤波作用，更重要的是，它对环路参数调整起着决定性的作用。环路滤波器是一个线性电路，由于电路是由线性电阻、线性电容以及运算放大器组成，因此是一个线性系统。环路低通的传输函数可以在复频域内计算，在没有对环路低通有细节分析要求时，可以用F(s)代替。对VCO引入的相位噪声，锁相环呈高通滤波器特性，为了抑制VCO的噪声，希望环路带宽越宽越好，但是对于鉴相器、分频器引入的噪声锁相环呈现低通滤波特性，若要抑制它们的噪声，则希望环路带宽越低越好，所以为了兼顾这一矛盾，选择其相位噪声交叉点为环路带宽，这样可以合理抑制它们的相位。

本发明中的压控振荡器5作为锁相环的输出元件，对输出信号的带外相位噪声起着决定性的作用。理想压控振荡器的输出频率与调谐电压之间的关系为ω(t)＝ω₀+K_v*u_c(t)；理想压控振荡器输出频率与调谐电压之间呈线性关系，K_v为调谐斜率。

在本发明中，使用DDS起小数分频的作用，所以下面主要介绍DDS的原理：直接数字合成技术的原理是将输出信号的幅度与相位对应起来，相位与时间对应起来，输出的幅度由存储在ROM中的数字量表征。在不同时刻对不同ROM地址中的数字幅度值做数模转换，就可以得到该时间片的模拟幅度值，不断循环往复，产生不同波形。因此，理论上可以合成任意形式的信号。直接数字频率合成器(DDS)7具体实现的原理如图3所示，具体包括频率寄存器71、累加器72、相位寄存器73、正弦查找表74、D/A变换器75和模拟滤波器76；频率寄存器71的输入端用于存放频率控字K，所述累加器的72输入端连接至所述频率寄存器71的输出端，累加器72的输入端连接至频率寄存器71的输出端，相位寄存器73的输入端连接至累加器72的输出端，正弦查找表74的输入端连接至相位寄存器73的输出端，D/A变换器75的输入端连接至正弦查找表74的输出端，模拟滤波器76的输入端连接至D/A变换器75的输出端，模拟滤波器76的输出端连接至第二环路低通滤波器8的输入端。

F_r为相位步进频率，在本发明中F_r为预分频器6的输出频率，频率寄存器71用于存放频率控制字K(步长)，相位累加器是DDS系统的核心，它由一个累加器72和一个n位相位寄存器73组成。每来一个时钟脉冲，相位寄存器以步长K增加。正弦查找表74中存储着正弦函数的幅度量化值。在F_r的同步下，累加器72对步长不断进行累加，并以累加的结果作为ROM正弦查找表74的地址对正弦幅度量化值进行读取，然后通过D/A变换器75将它转换成模拟量，最后经过模拟滤波器76输出。输出频率与K、F_r、n之间的关系为

VCO与DDS之间的预分频器6是可选的，预分频器的作用就是将VCO的输出频率调到DDS的工作频率范围内，如果VCO的输出范围在DDS工作频率范围之内可以不使用预分频器。

直接数字频率合成器7的功能是实现小数分频，所以先分析一下小数分频中会出现的小数杂散问题，若小数分频比为N.F(N表示整数部分，F表示小数部分)，直接数字频率合成器的输入参考频率为F_PFD，那么输出频率为(N.F)*F_PFD。值得注意的是，小数分频是以平均的形式实现的。在分频过程中，为实现小数N.F分频，会在一定周期内进行N分频，另外的周期内进行N+1分频，如此往复。所以不管在何种状态下，都与参考频率不同，因此会在PFD输出中产生纹波。

直观的分析，相位误差以360°为周期，每个鉴相周期相位误差增加(0.F)*360°，所以每1/(0.F)个鉴相周期完成一次相位积累过程，如图4(a)，PFD通过环路低通之后的输出电压与相位差成正比，所以可以得到如图4(b)输出电压曲线。

从图中可以看出，压控振荡器的输出电压为锯齿波，其中锯齿波的傅里叶变换表达式为，

$f\left(t\right)=\frac{A}{2}+\frac{A}{\mathrm{\π}}(\sin \frac{2\mathrm{\π}}{T}t+\frac{1}{2}\sin 2\frac{2\mathrm{\π}}{T}t+\frac{1}{3}\sin 3\frac{2\mathrm{\π}}{T}t+\frac{1}{4}\sin 4\frac{2\mathrm{\π}}{T}t+...)$

其中T为锯齿波的周期。从中可以看到，控制电压中不仅存在直流分量，使输出频率保持在(N.F)*F_PFD，同时还存在着频率为n/T的各个正弦分量。这些正弦分量将对输出信号产生调制，产生调制杂散。

因为每1/(0.F)个鉴相周期完成一次相位积累过程，所以这里的T＝1/(F_PFD*0.F)。因此会在(N.F)*F_PFD左右频偏m*(F_PFD*0.F)(m为正整数)处出现调制杂散，使锁相环的性能恶化。

作为本发明的一个实施例，小数分频采用DDS实现。实际使用的DDS产品的输出信号中会包含更多的杂散。主要包括参考时钟引入的杂散、相位截断误差引入的杂散和D/A转换的非线性引入的杂散。当DDS的相位步进频率F_r相对较高，输出频率f_out相对较低时，通过合理选择DDS输出频率f_out，可以尽量减小由D/A转换的非线性引入的杂散。所以，此时DDS的近端杂散主要是由相位截断误差引起的。

图5给出了相位截断误差Δφ_cut与输出Δφ_no之间的关系。图5是结合DDS相噪分析模型，假定整个环路的开环增益为G(s)，因为正弦查找表地址是线性的，理想情况下的D/A变换器也是线性的。从控制原理的角度，可以将它们看作比例环节。由此可以得出G(s)的方程和输入输出的闭环传递函数H(s)。

$G\left(s\right)=A_{\mathrm{DAC}}*A_{\mathrm{ROM}}*K_m*F\left(s\right)*\frac{K_v}{s}$

$H\left(s\right)=\frac{\mathrm{\Δ\φno}}{\mathrm{\Δ\φcut}}=\frac{G\left(s\right)}{1+G\left(s\right)}=\frac{A_{\mathrm{DAC}}*A_{\mathrm{ROM}}*K_m*F\left(s\right)*K_v}{s+A_{\mathrm{DAC}}*A_{\mathrm{ROM}}*K_m*F\left(s\right)*K_v}$

其中A_DAC为D/A转换器增益，A_ROM为正弦查找表增益，K_m为鉴相器增益，F(s)为低通滤波器的传递函数，K_v为压控振荡器的调谐斜率。由闭环传递函数可以看出，环路对相位截断误差呈低通特性，而且通带内的增益为1，DDS的杂散不会被环路放大。

本发明克服了现有技术中杂散抑制方法的缺陷，提供一种有效抑制杂散的方法，采用DDS内插锁相环分频反馈的形式，利用多个参考源的切换，避免锁相环输出频率在参考频率整数倍附近的杂散。

当输出频率为(N.F)*F_PFD时，载波左右频偏m*(F_PFD*0.F)处会出现小数调制杂散。如果频偏小于环路带宽，低频调制信号能完全通过，带内的调制杂散相对较大。但是当m*(F_PFD*0.F)远大于低通截止频率时，调制信号会被环路低通抑制，调制杂散大大降低。所以，在二级参考频率的整数倍频率附近，调制杂散较大的频段。在现有技术中，以100MHz参考频率，锁相环环路带宽400kHz为例，当输出频率为3GHz时，能够得到纯净的频谱。但是现有技术中，当输出频率在(3GHz-400kHz，3GHz+400kHz)且除3GHz以外的范围内时，输出频谱中将包含很大的调制杂散。

下面针对不同参考源数目对系统进行说明。

(1)当后级锁相环只有一个参考源(传统)

以100MHz参考频率，锁相环环路带宽500kHz为例，当输出频率为100MHz的整数倍3GHz时，能够得到纯净的频谱。但是当输出频率在3GHz±500kHz(除3GHz)范围内时，输出频谱中将包含很大的调制杂散。超过这个范围，调制杂散会随着频偏的增大渐渐被抑制。所以我们可以得到图6(a)。当频率落在斜线区域(100MHz的整数倍±500kHz)内，无法做到高分辨率，在空白区域，可以实现小步进。

(2)当后级锁相环拥有两个可变参考源

以100MHz和103MHz的参考频率为例，当使用参考频率100MHz的时候，输出频率落在斜线区域时，我们将参考频率变为另一个频率103MHz。仍然以锁相环环路带宽500kHz为例，这个频率的反斜线区域(103MHz的整数倍±500kHz)与原来100MHz的斜线区域没有重叠。这样，原来100MHz的斜线区域就变为了现在103MHz的空白区域，原来的调制杂散将会被环路低通抑制，所以这些区域分辨率同样可以做得很高，如图6(b)反斜线区域所示。

使用这种解决方案的关键在于如何得到无重叠区域的频率组A、B，甚至更多过。不难看出，如果一个频率C，数值上是A、B的公倍数，那么无论使用哪个频率作为参考频率，都无法在C附近实现微小的步进。所以，参考频率的最小公倍数将决定频率合成器的输出带宽，且最小公倍数不能落在要求输出的频段内。例如100MHz和103MHz最小公倍数是10.3GHz，因此在10.3GHz及其谐波附近依然无法做到高分辨率，最宽的输出范围也就是10.3GHz。

(3)后级锁相环拥有多个可变参考源

采用多个互质的参考频率以增大他们最小公倍数，同时使其公倍数落在输出频段范围以外，这样便能得到更高的输出频率带宽。

采用可变参考源方案的小数锁相环频率合成器很好的解决了小数锁相环杂散性能差的问题，实现了在2.6GHz到3.2GHz的频率输出范围内，分辨率高于100Hz，杂散抑制高于75dBc，具有高分辨率、低杂散的特点。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种锁相环频率合成器，其特征在于，包括：频率合成单元(1)、射频开关(2)、鉴频鉴相器(3)、第一环路滤波器(4)、压控振荡器(5)、预分频器(6)、直接数字频率合成器(7)和第二环路滤波器(8)；

所述频率合成单元(1)的输入端用于接收一级参考频率f_r，所述频率合成单元(1)用于将一级参考频率f_r进行合成处理并输出i个频率f_i，i为大于等于2的正整数；

所述射频开关(2)的输入端连接至所述频率合成单元(1)的输出端，用于在所述i个频率中任意选择一个与输出频率f_o不成倍数关系的频率作为二级参考频率f_t；

所述鉴频鉴相器(3)的输入端连接至所述射频开关(2)的输出端，所述第一环路滤波器(4)的输入端连接至所述鉴频鉴相器(3)的输出端，所述压控振荡器(5)的输入端连接至所述第一环路滤波器(4)的输出端，所述预分频器(6)的输入端连接至所述压控振荡器(5)的输出端，所述直接数字频率合成器(7)的输入端连接至所述预分频器(6)的输出端，所述第二环路滤波器(8)的输入端连接至所述小数分频器(7)的输出端，所述第二环路滤波器(8)的输出端连接至所述鉴频鉴相器(3)的反馈端；

所述鉴频鉴相器(3)用于将二级参考频率f_t和滤波后的反馈频率f_f进行相位比较，并根据比较结果输出鉴相电压u_d(t)；第一环路滤波器(4)用于对所述鉴相电压u_d(t)进行滤波处理后输出误差电压u_c(t)；所述压控振荡器(5)用于将所述误差电压u_c(t)转换为输出频率f_o；所述预分频器(6)用于对所述输出频率进行分频处理使得预分频器(6)输出的频率在直接数字频率合成器(7)的工作频率范围内；直接数字频率合成器(7)用于对预分频器(6)输出的频率进行小数分频处理后输出反馈频率；第二环路滤波器(8)用于对直接数字频率合成器(7)输出的反馈频率进行滤波处理后输出频率f_f给所述鉴频鉴相器(3)。

2.如权利要求1所述的锁相环频率合成器，其特征在于，所述频率合成单元(1)包括锁相环以及i个分频器，所述锁相环的输入端作为所述频率合成单元(1)的输入端用于接收一级参考频率f_r，每一个分频器的输入端连接至所述锁相环的输出端，每一个分频器的输出端作为所述频率合成单元(1)的输出端。

3.如权利要求1或2所述的锁相环频率合成器，其特征在于，所述射频开关(2)输出的频率f_t与所述压控振荡器(5)的输出频率f_o不成倍数关系，且i个频率应该满足的关系为：f₁、f₂……f_i的最小公倍数大于最高输出频率f_omax。