CN117157881A - 一种频率发生器 - Google Patents

一种频率发生器 Download PDF

Info

Publication number
CN117157881A
CN117157881A CN202280000508.4A CN202280000508A CN117157881A CN 117157881 A CN117157881 A CN 117157881A CN 202280000508 A CN202280000508 A CN 202280000508A CN 117157881 A CN117157881 A CN 117157881A
Authority
CN
China
Prior art keywords
signal
frequency
order
generator
fundamental wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000508.4A
Other languages
English (en)
Inventor
郭俊伟
曲峰
李必奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117157881A publication Critical patent/CN117157881A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Transmitters (AREA)

Abstract

本公开提供一种频率发生器，属于通信技术领域。本公开提供的频率发生器包括：N阶混频模块和N阶梳状谱发生模块；其中，N≥2。一个梳状谱发生模块被配置为向同阶混频模块提供依据第二参考信号生成的一阶基波信号组；且生成的不同阶的基波信号组所依据的第二参考信号不同。第1阶混频模块根据第1阶基波信号组和第一参考信号，生成第1阶混频信号，第1阶基波信号组包括以第1频率为基波频率的多个谐波信号。第i阶混频模块根据第i阶基波信号组和第i‑1阶混频信号，生成第i阶混频信号，第i阶基波信号组包括以第i频率为基波频率的多个谐波信号；2≤i≤N。

Description

一种频率发生器 技术领域
本公开属于通信技术领域，具体涉及一种频率发生器。
背景技术
在无线通信系统中，频率发生器用于提供精确且稳定的时钟信号。为了得到高精度的时钟信号，通常采用石英晶体振荡器，但石英晶体振荡器的频率不容易改变，无法应用于多信道频率的通信系统中，而利用锁相环(PLL，Phase Lock Loop)、倍频、分频等频率合成技术，可以获得多频率、高稳定的时钟信号输出。
随着无线通信系统中的射频系统所覆盖的频率范围和带宽的不断扩大，对频率发生器的频率覆盖范围提出了更高的要求。在现有技术中，频率发生器的频率覆盖范围十分有限，常需要多次变频，其频率覆盖范围方可覆盖目标频率，增大了系统的设计成本并降低了系统的可靠性。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种频率发生器。
第一方面，本公开提供一种频率发生器，其包括：N阶混频模块和N阶梳状谱发生模块；其中，N≥2；一个所述梳状谱发生模块，被配置为向同阶所述混频模块提供依据第二参考信号生成的一阶基波信号组；且生成的不同阶的所述基波信号组所依据的第二参考信号不同；第1阶混频模块，根据第1阶基波信号组和第一参考信号，生成第1阶混频信号；所述第1阶基波信号组包括以第1频率为基波频率的多个谐波信号；第i阶混频模块，根据第i阶基波信号组和第i-1阶混频信号，生成第i阶混频信号；所述第i阶基波信号组包括以第i频率为基波频率的多个谐波信号；2≤i≤N。
其中，至少部分所述梳状谱发生模块包括：阶跃二极管；所述阶跃二极管，被配置为根据所述第二参考信号，生成以所述第二参考信号的频率为基 波频率的多个谐波信号。
其中，至少部分所述梳状谱发生模块还包括：带通滤波器组，被配置为对所述以第二参考信号的频率为基波频率的多个谐波信号进行滤波，生成所述基波信号组。
其中，至少部分所述梳状谱发生模块包括：第一DDS信号发生器和分频器组；所述第一DDS信号发生器，被配置为根据所述频率发生器待输出的信号，生成所述第二参考信号；所述分频器组，被配置为根据所述第二参考信号，生成多个第一分频信号；所述第一分频信号包括以所述第i频率为基波频率的多个谐波信号。
其中，至少部分所述梳状谱发生模块还包括开关滤波器组；所述开关滤波器组，根据多个所述第一分频信号和所述第二参考信号，生成多个以所述第i频率为基波频率的多个谐波信号。
其中，至少部分所述梳状谱发生模块还包括第一混频器；所述第一混频器，被配置为根据第三参考信号和所述以所述第i频率为基波频率的多个谐波信号，生成所述基波信号组。
其中，所述分频器组包括第一分频器、第二分频器以及第三分频器；所述第一分频信号包括第一子分频信号、第二子分频信号以及第三子分频信号；所述第一分频器，被配置为根据所述第二参考信号，生成第一子分频信号；所述第一子分频信号的频率为所述第二参考信号频率的二分之一；所述第二分频器，被配置为根据所述第二参考信号，生成第二子分频信号；所述第二子分频信号的频率为所述第二参考信号频率的四分之一；所述第三分频器，被配置为根据所述第二参考信号，生成第三子分频信号；所述第三子分频信号的频率为所述第二参考信号频率的六分之一。
其中，所述混频模块包括双平衡混频器；一个所述双平衡混频器包括第一信号输入端、第二信号输入端以及第一信号输出端；所述第一信号输入端，被配置为接收所述基波信号组内的谐波信号；所述第二信号输入端，被配置 为接收所述第一参考信号或所述第i-1阶混频信号；所述第一信号输出端，被配置为根据所述第一信号输入端接收到的信号和所述第二信号输入端接收到的信号，生成所述混频信号。
其中，所述第1频率小于等于所述第一参考信号的频率的两倍。
其中，所述第N阶混频模块包括第四分频器和第一倍频器；所述第四分频器，被配置为根据所述第N阶混频模块内的所述双平衡混频器的所述第一信号输出端输出的所述混频信号，生成第一子混频信号；所述第一倍频器，被配置为根据所述第N阶混频模块内的所述双平衡混频器的所述第一信号输出端输出的所述混频信号，生成第二子混频信号；所述第N阶混频模块生成的所述第N阶混频信号包括所述第一子混频信号、所述第二子混频信号以及所述第N阶混频模块内的所述双平衡混频器的所述第一信号输出端输出的所述混频信号。
其中，还包括：第一信号发生模块；所述第一信号发生模块，被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。
其中，所述第一信号发生模块包括锁相环；所述锁相环，被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。
其中，所述第一信号发生模块包括第二DDS信号发生器；所述第二DDS信号发生器，被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。
其中，N的值为2，i的值为2。
附图说明
图1为示例性的一种频率发生器的示意图；
图2为本公开实施例的频率发生器的一种示意图；
图3为本公开实施例的梳状谱发生模块的输出频率示意图；
图4为本公开实施例的频率发生器的另一种示意图；
图5为本公开实施例的第一DDS信号发生器和/或第二DDS信号发生器的示意图；
图6为本公开实施例的一种梳状谱发生模块的示意图；
图7为本公开实施例的另一种梳状谱发生模块的示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
第一方面，如图1所示，图1是一种示例性的频率发生器的示意图，通过锁相环(phase locked loop，PPL)与第二信号发生模块15直接结合的方式，以使其可以作为宽频带频率源。具体参照图1，示例性的频率发生器包括：第二信号发生模块15、第三信号发生模块16、第二混频器17、第三混频器18、第四混频器19、带通滤波器20、鉴相器21、环路滤波模块22以及压控振荡器23。其中，第二信号发生模块15被配置为生成参考基准信号组，参考基准信号组包括多个频率不同的参考基准信号。参考基准信号组被配置为根据示例性的频率发生器待输出的第一输出信号的频率，传输至第二混频器17。第三信号发生器被配置为根据示例性的频率发生器待输出的第一输出信 号的频率，生成粗调节信号，并将粗调节信号传输至第二混频器17。第二混频器17将参考基准信号组内的参考基准信号和存调节信号进行混频，生成第一待鉴相信号，并将第一待鉴相信号传输至带通滤波器20。通过该种方式，对第二信号发生模块15生成的信号进行粗调节，以减小频率发生器的变频锁定时间。带通滤波器20对第一待鉴相信号进行滤波，生成第二待鉴相信号。
在示例性的频率发生器中，鉴相器21、环路滤波模块22、压控振荡器23、第三混频器18以及第三信号发生模块16构成锁相环PPL。鉴相器21被配置为根据输入至其中的鉴相信号和反馈信号，生成第一误差信号。在一些示例性的实施例中，当鉴相信号和反馈信号存在相位差时，鉴相器21所生成的第一误差信号包括低频信号变化分量；当鉴相信号和反馈信号不存在相位差时，鉴相器21所生成的第一误差信号包括高频分量和直流信号。环路滤波模块22被配置为对鉴相器21生成的第一误差信号进行滤波，并生成第二误差信号。当鉴相信号和反馈信号存在相位差时，环路滤波模块22生成的第二误差信号包括低频信号变化分量，其可控制压控振荡器23输出的信号频率发生变化；当鉴相信号和反馈信号不存在相位差时，环路滤波模块22生成的第二误差信号也为直流信号。通过该种方式，以滤除误差信号中的高频信号和噪声，并保证锁相环PPL的功能和性能。压控震荡器23被配置为根据第二误差信号，生成第三待鉴相信号。当第二误差信号包括低频信号变化分量时，第三待鉴相信号的频率发生改变，且第三待鉴相信号的频率与鉴相器21被输入的鉴相信号的频率之差的绝对值发生改变；当第二误差信号为直流信号时，第三待鉴相信号的频率不变。通过不断改变压控振荡器23输出的第三待鉴相信号的频率，压控振荡器23最终将锁相环PPL的输出频率锁定。第四信号发生模块33被配置为根据示例性的频率发生器待输出的第一输出信号的频率，生成精调节信号。第三混频器18将精调节信号和第三待鉴相信号混频并生成第一反馈信号，通过该种方式，完成压控振荡器23输出的反馈回路，同时由于设置有第四信号发生模块33和第三混频器18对 压控振荡器23反馈的第三待鉴相信号进行精调节，以减小频率发生器的变频锁定时间。
在示例性的锁相环PPL中，其工作过程如下：鉴相器21被输入至其中的鉴相信号为第二待鉴相信号，鉴相器21被输入至其中的反馈信号为第一反馈信号。鉴相器21根据第二待鉴相信号和第一反馈信号之间的相位差生成第一误差信号，并将第一误差信号传输至环路滤波模块22中，此时第一误差信号包括低频信号变化分量。环路滤波模块22对接收到的第一误差信号进行滤波，过滤掉第一误差信号中的高频信号和噪声信号，生成第二误差信号。此时由于第一误差信号包括低频信号变化分量，因此环路滤波模块22输出的第二误差信号也包括低频信号变化分量。同时，第二误差信号被传输至压控振荡器23。压控振荡器23接收第二误差信号，且由于第二误差信号包括低频信号变化分量，因此压控振荡器23输出的第三待鉴相信号的频率发生改变。第三待鉴相信号被传输至第三混频器18，且由于第三混频器18将第四信号发生模块33生成的精调节信号和第三待鉴相信号混频，生成混频后的第一反馈信号。第一反馈信号由于第三鉴相信号的频率发生改变以及经过第三混频器18与精调节信号混频，因此第一反馈信号的频率也发生改变，且第一反馈信号的频率与第二待鉴相信号的频率之间的差值的绝对值变小。
当第一反馈信号的频率经过多次循环后，其频率和第二待鉴相信号的频率基本一致。此时鉴相器21输出的第一误差信号仅包括直流信号和高频分量，环路滤波模块22对第一误差信号进行滤波，过滤掉第一误差信号中的高频分量和噪声信号，生成第二误差信号。此时由于第二误差信号仅包括直流分量，因此压控振荡器23输出的第三鉴相信号的频率不发生改变。第三待鉴相信号被传输至第三混频器18，且由于第三混频器18将第四信号发生模块33生成的精调节信号和第三待鉴相信号混频，生成混频后的第一反馈信号。第一反馈信号由于第三鉴相信号的频率不变，因此第一反馈信号的频率和第二待鉴相信号的频率之间的差值也不发生变化，锁相环PPL完成信号 频率的锁定。
在示例性的频率发生器中，为进一步的以减小频率发生器的变频锁定时间，频率发生器还包括第四混频器19。第四混频器19将锁相环PPL输出的第三待鉴相信号和第四信号发生模块33生成的精调节信号混频，生成第一输出信号作为示例性的频率发生器的输出信号。
在示例性的频率发生器中，通过第二信号发生模块15生成参考基准信号组，参考基准信号组包括多个频率不同的参考基准信号，参考基准信号通过锁相环PPL和第四混频器19的处理，生成第一输出信号作为示例性的频率发生器的输出信号。由于可以切换不同的参考基准信号，以使得示例性的频率发生器的输出信号发生改变。且通过该种方式，示例性的频率发生器可以作为宽带频率源。
但是在示例性的频率发生器中，第一输出信号的频率范围受限于锁相环PPL自身性能，示例性的频率发生器无法作为超宽带频率源。
针对上述问题，本公开实施例提供了一种新型的频率发生器。
第一方面，如图2所示，本公开提供了一种频率发生器，其包括：N阶混频模块和N阶梳状谱发生模块2；其中，N≥2。一个梳状谱发生模块2被配置为向同阶混频模块提供依据第二参考信号生成的一阶基波信号组，且生成的不同阶的基波信号组所依据的第二参考信号不同。第1阶混频模块101根据第1阶基波信号组和第一参考信号，生成第1阶混频信号，第1阶基波信号组包括以第1频率为基波频率的多个谐波信号。第i阶混频模块103根据第i阶基波信号组和第i-1阶混频信号，生成第i阶混频信号，第i阶基波信号组包括以第i频率为基波频率的多个谐波信号；2≤i≤N。
在本公开实施例中，梳妆谱发生模块用于为各阶混频模块提供其所需要的混频信号。具体的如图3所示，梳状谱发生模块2可以将输入的单频信号倍进，生成一组以输入的单频信号的频率为基准频率的谐波信号。在本公开实施例中，梳状谱发生模块2输入的单频信号为第二参考信号，因此其生成 以第二参考信号的频率为基准频率的基波信号组。由于本公开实施例包括多阶混频模块和多阶梳妆谱发生模块，不同阶混频模块所需要的基波信号组的频率不同，因此生成的不同阶的基波信号组所依据的第二参考信号不同。通过该种方式，梳妆谱发生模块可以为不同阶的混频模块提供以不同的第二基准频率为基准频率的基波信号组。
在本公开实施例中，继续参照图2，由于第1阶混频模块101对第1阶基波信号组内的第1阶谐波信号和第一参考信号进行混频，因此生成的第1阶混频信号的频率范围被扩大。第i(2≤i≤N)阶混频模块对第i阶梳状谱发生模块103生成的第i阶基波信号组内的第i阶谐波信号和第i-1阶混频信号进行混频，因此生成的第i阶混频信号的频率范围被扩大。直至第N阶混频模块对第N阶基波信号组内的第N阶谐波信号和第N-1阶混频信号进行混频，最终生成的第N阶混频信号作为本公开实施例的频率发生器的输出信号。在本公开实施例中，通过设置多阶混频模块，将梳妆谱发生模块生成的基波信号组和上一阶混频模块输出的混频信号进行混频，最终得到超宽频带的第N阶混频信号，并将其作为频率发生器的输出信号。通过该种方式，使得频率发生器可以作为超宽带频率源。且由于在变频过程中，无需通过锁相环PPL进行锁相，降低了频率发生器的调频捷变时间。
在一些实施例中，参照图4，图4是本公开实施例的频率发生器的另一种示意图。图4所示的频率发生器中，N的值为2，i的值为2。也就是说，图4所示的频率发生器仅包括两阶混频模块，同时下述实施例仅以N的值为2，i的值为2进行说明。在本公开实施例中，频率发生器包括2阶混频模块和2阶梳状谱发生模块2。第1阶梳状谱发生模块201被配置为向第1阶混频模块101提供依据第二参考信号201生成的第1阶基波信号组。第1阶混频模块101根据第1阶基波信号组和第一参考信号，生成第1阶混频信号，第1阶基波信号组包括以第1频率为基波频率的多个谐波信号。第2阶梳状谱发生模块202被配置为向第2阶混频模块102提供依据第二参考信号202生成的第2阶基波信号组。第2阶混频模块102根据第2阶基波信号组和第 1阶混频信号，生成第2阶混频信号，第2阶基波信号组包括以第2频率为基波频率的多个谐波信号，第2阶混频模块102作为频率发生器的输出模块。通过该种方式，本公开实施例电路结构简单，易于制备。
在一些实施例中，继续参照图4，混频模块包括双平衡混频器；一个双平衡混频器包括第一信号输入端、第二信号输入端以及第一信号输出端。第一信号输入端被配置为接收基波信号组内的谐波信号。第二信号输入端被配置为接收第一参考信号或第1阶混频信号。第一信号输出端被配置为根据第一信号输入端接收到的信号和第二信号输入端接收到的信号，生成混频信号。
在本公开实施例中，由于频率发生器仅包括两阶混频模块，因此第1阶混频模块101包括第一双平衡混频器9。第一双平衡混频器9的第一信号输入端接受第1基波信号组内的以第1频率为基波频率的谐波信号，第一双平衡混频器9的第二信号输入端接收第一参考信号。由于双平衡混频器的输出为两个输入端的信号频率之和或差，因此第一双平衡混频器9的第一信号输出端输出的第1阶混频信号的频率等于第1基波信号组内的以第1频率为基波频率的谐波信号的与第一参考信号的频率之和或差。例如：第1基波信号组内的谐波信号的阶数为3，第1基波信号组内的各阶谐波信号的频率可以分别是1.2GHz、1.8GHz以及2.4GHz；第一参考信号可以是0.3GHz，此时第一双平衡混频器9的第一信号输出端输出的第1阶混频信号的频率范围可以是0.9GHz-2.7GHz之间。在一些实施例中，为保证第1阶混频信号的频率连续性，第1频率小于等于所述第一参考信号的频率的两倍。
在本公开实施例中，第2阶混频模块102包括第二双平衡混频器10。第二双平衡混频器10的第二信号输入端接收第2基波信号组内的以第2频率为基波频率的谐波信号，第二双平衡混频器10的第二信号输入端接收第1阶混频信号。由于双平衡混频器的输出为两个输入端的信号频率之和或差，因此第二双平衡混频器10的第一信号输出端输出的第2阶混频信号的频率等于第2基波信号组内的以第2频率为基波频率的谐波信号的与第1阶混频 信号的频率之和或差。例如：第2基波信号组内的谐波信号的阶数为4，第2基波信号组内的各阶谐波信号的频率可以分别是12GHz、14GHz、16GHz以及18GHz。此时第二双平衡混频器10的第一信号输出端输出的第2阶混频信号的频率范围可以是10GHz-20GHz之间。通过该种方式，频率发生器输出的频率带宽被扩大。
在一些实施例中，为了进一步扩大频率发生器输出的频带带宽，并使其覆盖常用的频率范围。频率发生器内的第2阶混频模块102还包括第四分频器11和第一倍频器12。第四分频器11被配置为根据第2阶混频模块102内的第二双平衡混频器10的第一信号输出端输出的混频信号，生成第一子混频信号；第一倍频器12被配置为根据第2阶混频模块102内的第二双平衡混频器10的第一信号输出端输出的混频信号，生成第二子混频信号。第2阶混频模块102生成的第2阶混频信号包括第一子混频信号、第二子混频信号以及第N阶混频模块内的双平衡混频器的第一信号输出端输出的混频信号。
具体参照图4，由于本公开实施例中，第二双平衡混频器10的第一信号输出端输出的第2阶混频信号的频率范围可以是10GHz-20GHz之间。因此第四分频器11将第二双平衡混频器10的第一信号输出端输出的第2阶混频信号分分频，生成的第一子混频信号的频率范围可以是5GHz-10GHz之间。第一倍频器12将第二双平衡混频器10的第一信号输出端输出的第2阶混频信号倍频，生成的第二子混频信号的频率范围可以是20GHz-40GHz之间。第二双平衡混频器10的第一信号输出端输出的第2阶混频信号的频率范围可以是10GHz-20GHz之间。因此此时第2阶混频模块102生成的第2阶混频信号的范围可以是5GHz-40GHz。通过该种方式，进一步的扩大了频率发生器的频率带宽，并使其覆盖常用的频率范围。
在一些实施例中，频率发生器还可以包括第一信号发生模块13。第一信号发生模块13被配置为根据待生成的混频信号，生成第一参考信号。在本公开实施例中，通过该种方式，第一信号发生模块13根据频率发生器待输 出的混频信号，为频率发生器提供第一参考信号。
在一些实施例中，第一信号发生模块13可以包括锁相环PPL。锁相环PPL被配置为根据待生成的混频信号，生成第一参考信号。在本公开实施例中，锁相环PPL的结构可以是图1中所示的锁相环PPL，本公开实施例再次不再赘述。锁相环PPL根据频率发生器待输出的混频信号，为频率发生器提供第一参考信号。例如当频率发生器的输出频率的范围为10GHz-20GHz时，锁相环PPL输出的第一参考信号的频率可以是0.3GHz。通过该种方式，频率发生器的杂散强度被降低。
在一些实施例中，所述第一信号发生模块13可以包括第二DDS信号发生器14。第二DDS信号发生器14被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。在本公开实施例中，第二DDS信号发生器14根据频率发生器待输出的混频信号，为频率发生器提供第一参考信号。例如：第二DDS信号发生器14输出的第一参考信号的频率可以是f 0。此时第1阶梳妆谱发生模块的依据频率为f 1的第二参考信号201生成第1基波信号组，第1基波信号组内的谐波信号的阶数为N 1；此时第2阶梳妆谱发生模块的依据频率为f 2的第二参考信号202生成第2基波信号组，第2基波信号组内的谐波信号的阶数为N 2；f 1、f 2可以是f 0的整数倍，N 1、N 2可以是4-7之间的整数。在该种情况下，第二双平衡混频器10的第一信号输出端输出的频率的范围是(f 2-N 1-f 0)—(N 2*f 2+N 1*f 1+f 0)之间。此时若设f 1＝A 1*f 0，f 2＝A 2*f 0，那么第二双平衡混频器10的第一信号输出端输出的频率的范围是【(A 2-A 1*N 1)*f 0】—【(A 2*N 2+A 1*N 1+1)*f 0】，因此可以根据第二双平衡混频器10的第一信号输出端输出的频率范围，设定第二DDS信号发生器14输出的第一参考信号的频率值。同时由于在本公开实施例中，频率发生器的频率步进值为第二DDS信号发生器14的最小步进频率，因此本公开实施例的频率发生器的步进频率小，
在一些实施例中，如图5所示，第二DDS信号发生器14包括基准时钟源模块24、相位控制字生成模块25、频率控制字生成模块26、相位累加器 27、相位寄存器28、相位调制器29、正弦表查找模块30、DAC转换模块31和低通滤波模块32。其中，基准时钟源模块24用于为第二DDS信号发生器14提供基准时钟信号；相位控制字生成模块用于生成第二DDS信号发生模块的相位控制字，相位控制字用于控制第二DDS信号发生器14生成的信号的相位；频率控制字生成模块26用于生成第二DDS信号发生器14的频率控制字，频率控制字用于控制第二DDS信号发生器14生成的信号的频率；相位累加器27用于在基准时钟信号的控制下，将频率控制字与相位寄存器28输出的累加相位数据相加；相位寄存器28用于将相位累加器27在上一个时钟信号触发后所产生的累加相位数据传输至相位累加器27；相位调制器29将相位寄存器28的输出和相位控制字相加，得到相位调节后的待查询信号；正弦表查找模块30，其包括一个完整周期正玄波的数字幅度信息，用于将输入的待查询信号映射成正弦波幅度信号；DAC转换模块31用于将数字形式的正弦波幅度信号转换成所要求的合成频率模拟量形式信号；低通滤波模块32用于衰减和滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
在本公开实施例的第二DDS信号发生器14中，其工作过程如下：相位控制字生成模块根据第二DDS信号发生器14待输出的第一参考信号生成相位控制字；频率控制字生成模块26根据第二DDS信号发生器14待输出的第一参考信号生成频率控制字；基准时钟源模块24根据第二DDS信号发生器14待输出的第一参考信号生成基准时钟信号。基准时钟信号中的时钟脉冲每触发一次，相位累加器27便将频率控制字与相位寄存器28输出的累加相位数据相加，然后把相加后的结果送至相位寄存器28的数据输入端。相位寄存器28将相位累加器27在上一个时钟触发后所产生的新累加相位数据反馈到相位累加器27的输入端，以使相位累加器27在下一个时钟的作用下继续与频率控制数据相加。相位累加器27在参考时钟的作用下不断将进行线性相位累加，当相位累加器27累加满时，就会产生一次溢出，以完成一个周期性的动作，相位累加器27的溢出频率就是第二DDS信号发生器14 输出的第一参考信号的频率。相位调制器29将相位寄存器28输出的信号与相位控制字相加，结果作为正弦表查找模块30中的正弦查找表的地址。正弦查找表由ROM构成，正弦查找表把输入地址信息映射成正弦波幅度信号，同时输出到DAC转换模块31的输入端，DAC转换模块31将数字形式的波形幅值转换成所要求的合成频率模拟形式信号。低通滤波器将不需要的取样分量过滤，以便输出频谱纯净的正弦波信号。
需要说明的是，在一些实施例中，第一DDS信号发生器34的结构可以和第二DDS信号发生器14的结构相同，也就是说第一DDS信号发生器34的结构也可以如图5所示。
在一些实施例中，如图6所示，梳妆谱发生模块可以包括阶跃二极管3。阶跃二极管3被配置为根据所述第二参考信号，生成以所述第二参考信号的频率为基波频率的多个谐波信号。由于阶跃二极管3在瞬态响应上非常特殊，其下降时间约等于0，关断时电流的变化很急速(电流波形陡峭)，因此具有高度非线性特性的电抗元件，所以在很容易电路应用中能够产生出丰富的谐波分量。在本公开实施例中，可以通过较为简单的包括阶跃二极管3的电路，即可实现以第二参考信号的频率为基波频率的多个谐波信号。
在一些实施例中，继续参照图6，梳状谱发生模块2还包括：带通滤波器组4。带通滤波器组4被配置为对所述以第二参考信号的频率为基波频率的多个谐波信号进行滤波，生成所述基波信号组。在本公开实施例中，可以通过带通滤波器组4对阶跃二极管3产生的多个以第二参考信号的频率为基波频率的多个谐波信号进行滤波，以去除其中的噪声信号，并选定梳状谱发生模块2生成的基波信号组中的谐波信号的阶数和频率范围。通过该种方式，梳状谱发生模块2的电路结构较为简单，易于制备。
在一些实施例中，如图7所示，图7是另一种梳状谱发生模块2的示意图。该种梳状谱发生模块2包括第一DDS信号发生器34和分频器组6。第一DDS信号发生器34被配置为根据频率发生器待输出的信号，生成第二参考信号。分频器组6被配置为根据第二参考信号，生成多个第一分频信号。 第一分频信号包括以第1和/或2频率为基波频率的多个谐波信号。在本公开实施例中，第一DDS信号发生器34可以生成频率较高的第二参考信号，例如：第二参考信号的频率范围可以是3GHz-6GHz。第二参考信号经由分频器组6分频后生成多个第一分频信号，此时通过合理设置分配器组，即可实现梳状谱发生模块2需要输出的基波信号组。
在一些实施例中，继续参照图7。分频器组6包括第一分频器601、第二分频器602以及第三分频器603，第一分频信号包括第一子分频信号、第二子分频信号以及第三子分频信号。第一分频器601被配置为根据第二参考信号，生成第一子分频信号；第一子分频信号的频率为第二参考信号频率的二分之一。第二分频器602被配置为根据第二参考信号，生成第二子分频信号；第二子分频信号的频率为第二参考信号频率的四分之一。第三分频器603被配置为根据第二参考信号，生成第三子分频信号；第三子分频信号的频率为第二参考信号频率的六分之一。由于第二参考信号的频率可以是3GHz-6GHz，因此第一子分频信号的频率范围可以是1.5GHz-3GHz，第二子分频信号的频率范围可以是0.75GHz-1.5GHz，第二子分频信号的频率范围可以是0.5GHz-1GHz。此时对第一子分频信号、第二字分频信号以及第三子分频信号进行筛选，即可得到以第1和/或2频率为基波频率的多个谐波信号。
在一些实施例中，图7所示的梳状谱发生模块2还包括开关滤波器组7。开关滤波器组7根据多个第一分频信号和第二参考信号，生成多个以所述第二参考信号的频率为基波频率的多个谐波信号。在本公开实施例中，由于第二参考信号的频率范围可以是3GHz-6GHz，第一子分频信号的频率范围可以是1.5GHz-3GHz，第二子分频信号的频率范围可以是0.75GHz-1.5GHz，第二子分频信号的频率范围可以是0.5GHz-1GHz。因此第一分频信号和第二参考信号经由开关滤波器组7选择滤波后，即可得到频率范围为0.5GHz-6GHz的以第1和/或2频率为基波频率的多个谐波信号。通过该种方式，可以使梳妆谱发生模块生成频率范围更大的谐波信号组。
在一些实施例中，继续参照图7，图7所示的梳状谱发生模块2还包括 第一混频器8，第一混频器8根据第三参考信号和以第1和/或2频率为基波频率的多个谐波信号，生成基波信号组。在本公开实施例中，第三参考信号的频率可以是6GHz，因此第一混频器8输出的信号频率的范围可以是0.5GHz-12GHz。通过该种方式，梳状谱发生模块2生成的谐波信号组的频率范围被进一步扩大。
需要说明的是，在一些实施例中，频率发生器中的梳状谱发生模块2可以部分是图6所示的梳状谱发生模块2，部分是图7所示的梳状谱发生模块2；频率发生器中的梳状谱发生模块2也可以全部是图6所述的梳状谱发生模块2；频率发生器中的梳状谱发生模块2也可以全部是图7所示的梳状谱发生模块2。上述三种情况都在本公开实施例的保护范围内。
以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明/实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (14)

  1. 一种频率发生器，其中，包括：N阶混频模块和N阶梳状谱发生模块；其中，N≥2；
    一个所述梳状谱发生模块，被配置为向同阶所述混频模块提供依据第二参考信号生成的一阶基波信号组；且生成的不同阶的所述基波信号组所依据的第二参考信号不同；
    第1阶混频模块，根据第1阶基波信号组和第一参考信号，生成第1阶混频信号；所述第1阶基波信号组包括以第1频率为基波频率的多个谐波信号；
    第i阶混频模块，根据第i阶基波信号组和第i-1阶混频信号，生成第i阶混频信号；所述第i阶基波信号组包括以第i频率为基波频率的多个谐波信号；2≤i≤N。
  2. 根据权利要求1所述的频率发生器，其中，至少部分所述梳状谱发生模块包括：阶跃二极管；
    所述阶跃二极管，被配置为根据所述第二参考信号，生成以所述第二参考信号的频率为基波频率的多个谐波信号。
  3. 根据权利要求2所述的频率发生器，其中，至少部分所述梳状谱发生模块还包括：
    带通滤波器组，被配置为对所述以第二参考信号的频率为基波频率的多个谐波信号进行滤波，生成所述基波信号组。
  4. 根据权利要求1所述的频率发生器，其中，至少部分所述梳状谱发生模块包括：第一DDS信号发生器和分频器组；所述第一DDS信号发生器，被配置为根据所述频率发生器待输出的信号，生成所述第二参考信号；
    所述分频器组，被配置为根据所述第二参考信号，生成多个第一分频信号；所述第一分频信号包括以所述第i频率为基波频率的多个谐波信号。
  5. 根据权利要求4所述的频率发生器，其中，至少部分所述梳状谱发生模块还包括开关滤波器组；
    所述开关滤波器组，根据多个所述第一分频信号和所述第二参考信号，生成多个以所述第i频率为基波频率的多个谐波信号。
  6. 根据权利要求4所述的频率发生器，其中，至少部分所述梳状谱发生模块还包括第一混频器；所述第一混频器，被配置为根据第三参考信号和所述以所述第i频率为基波频率的多个谐波信号，生成所述基波信号组。
  7. 根据权利要求4所述的频率发生器，其中，所述分频器组包括第一分频器、第二分频器以及第三分频器；所述第一分频信号包括第一子分频信号、第二子分频信号以及第三子分频信号；
    所述第一分频器，被配置为根据所述第二参考信号，生成第一子分频信号；所述第一子分频信号的频率为所述第二参考信号频率的二分之一；
    所述第二分频器，被配置为根据所述第二参考信号，生成第二子分频信号；所述第二子分频信号的频率为所述第二参考信号频率的四分之一；
    所述第三分频器，被配置为根据所述第二参考信号，生成第三子分频信号；所述第三子分频信号的频率为所述第二参考信号频率的六分之一。
  8. 根据权利要求1所述的频率发生器，其中，所述混频模块包括双平衡混频器；一个所述双平衡混频器包括第一信号输入端、第二信号输入端以及第一信号输出端；
    所述第一信号输入端，被配置为接收所述基波信号组内的谐波信号；
    所述第二信号输入端，被配置为接收所述第一参考信号或所述第i-1阶混频信号；
    所述第一信号输出端，被配置为根据所述第一信号输入端接收到的信号和所述第二信号输入端接收到的信号，生成所述混频信号。
  9. 根据权利要求8所述的频率发生器，其中，所述第1频率小于等于所述第一参考信号的频率的两倍。
  10. 根据权利要求8所述的频率发生器，其中，所述第N阶混频模块包括第四分频器和第一倍频器；
    所述第四分频器，被配置为根据所述第N阶混频模块内的所述双平衡混频器的所述第一信号输出端输出的所述混频信号，生成第一子混频信号；
    所述第一倍频器，被配置为根据所述第N阶混频模块内的所述双平衡混频器的所述第一信号输出端输出的所述混频信号，生成第二子混频信号；
    所述第N阶混频模块生成的所述第N阶混频信号包括所述第一子混频信号、所述第二子混频信号以及所述第N阶混频模块内的所述双平衡混频器的所述第一信号输出端输出的所述混频信号。
  11. 根据权利要求1所述的频率发生器，其中，还包括：第一信号发生模块；
    所述第一信号发生模块，被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。
  12. 根据权利要求11所述的频率发生器，其中，所述第一信号发生模块包括锁相环；所述锁相环，被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。
  13. 根据权利要求11所述的频率发生器，其中，所述第一信号发生模块包括第二DDS信号发生器；
    所述第二DDS信号发生器，被配置为根据所述频率发生器待输出的信号，生成所述第一参考信号。
  14. 根据权利要求1所述的频率发生器，其中，N的值为2，i的值为2。
CN202280000508.4A 2022-03-23 2022-03-23 一种频率发生器 Pending CN117157881A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/082498 WO2023178552A1 (zh) 2022-03-23 2022-03-23 一种频率发生器

Publications (1)

Publication Number Publication Date
CN117157881A true CN117157881A (zh) 2023-12-01

Family

ID=88099661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000508.4A Pending CN117157881A (zh) 2022-03-23 2022-03-23 一种频率发生器

Country Status (2)

Country Link
CN (1) CN117157881A (zh)
WO (1) WO2023178552A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117686984B (zh) * 2024-02-01 2024-05-07 西安电子科技大学 基于fpga的大带宽复杂扫频干扰信号生成方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343168A (en) * 1993-07-09 1994-08-30 Northrop Grumman Corporation Harmonic frequency synthesizer with adjustable frequency offset
CN105141310B (zh) * 2015-09-07 2018-10-26 东南大学 多环宽带低相噪频率合成器
CN205647494U (zh) * 2016-02-03 2016-10-12 昆山九华电子设备厂 一种超宽带低相噪低杂散频率合成器
CN110208747A (zh) * 2019-06-11 2019-09-06 上海航天电子通讯设备研究所 一种X-Ku波段雷达捷变频率源装置
CN110289858B (zh) * 2019-06-27 2023-02-28 四川众为创通科技有限公司 一种宽带细步进捷变频合系统
CN210839562U (zh) * 2019-11-27 2020-06-23 四川九洲电器集团有限责任公司 一种宽带快速跳频频率源

Also Published As

Publication number Publication date
WO2023178552A1 (zh) 2023-09-28

Similar Documents

Publication Publication Date Title
US7250823B2 (en) Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
CA2879231C (en) Ultra low phase noise signal source
CN104320137B (zh) 一种锁相环频率合成器
CN204131498U (zh) 一种锁相环频率合成器
CN106067815B (zh) 一种基于dds和小数分频锁相环的频率合成器
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
US6188288B1 (en) Fully integrated digital frequency synthesizer
WO1998036491A1 (en) Voltage controlled ring oscillator frequency multiplier
CN110289858B (zh) 一种宽带细步进捷变频合系统
CN114070307B (zh) 一种宽带快速切换频率合成电路
CN117157881A (zh) 一种频率发生器
CN115842549A (zh) 一种频率综合器
US7579916B1 (en) Low noise frequency synthesizer
CN116449912B (zh) 相位可调多通道信号源
CN113726334A (zh) 一种s波段低相噪低杂散细步进频率源组件及使用方法
CN117081588A (zh) 一种宽带低相噪捷变频率合成器及其信号合成方法
CN115395950B (zh) 一种频率合成器
WO2014035743A1 (en) Method and apparatus for a synthesizer architecture
CN115940938A (zh) 一种低相位噪声快速宽带扫频频率源
CN212850458U (zh) 一种宽带本振电路
US8995506B2 (en) Transceiver with sub-sampling based frequency synthesizer
WO2014109974A9 (en) Method and apparatus for synthesis of wideband low phase noise radio frequency signals
CN111769830A (zh) 宽带本振电路及本振信号产生方法
CN112087230A (zh) 宽带线性调频信号发生装置及方法
Choi et al. Low phase noise S-band PLL frequency synthesizer using DDS and offset mixing techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination