CN212850458U - 一种宽带本振电路 - Google Patents

Abstract

本实用新型中公开了一种宽带本振电路，针对目前单片集成VCO的频率合成器的归一化底噪较低、VCO频率范围受限、鉴相泄露和参考泄露抑制较差的问题，采用无VCO的频率合成器和内部集成VCO矩阵的频率合成器构成锁相环路结构；锁相环路中采用定向耦合器、放大器、高通滤波器形成反馈通路，使其具有高相噪、宽频带、鉴相泄露抑制度高、参考泄露抑制度高等性能；可很好地实现本振电路小型化，满足小型化使用的需求，具有很好的可操作性和实用性。

Description

一种宽带本振电路

技术领域

本实用新型涉及通信技术领域，特别涉及一种宽带本振电路。

背景技术

在电子对抗、雷达、遥测遥控、通信等诸多领域中，频率源有着广泛的应用，被称为很多电子系统的“心脏”。本振作为接收机上、下变频链路中不可缺少的一部分，其性能，如输出频率范围、相位噪声、谐波抑制、杂散抑制、跳频时间、频率稳定度对整个系统的影响至关重要。

目前，频率合成技术可分为三种，包括直接频率合成技术(DS)、锁相环式频率合成技术(PLL)、直接数字式频率合成技术(DDS)。直接频率合成技术，可以实现低相位噪声，快速跳频，但是其输出频带范围窄、体积大不易集成。锁相环式频率合成技术可以实现低相位噪声，但存在频率转换时间慢的问题。直接数字频率合成技术从相位角度出发，采用奈奎斯特采样定理，通过数字采样存储技术进行频率合成，频率转换时间短、相位连续、频率分辨率高、便于实现复杂方式的信号调制、易于控制、稳定性高，但是也存在杂散分量丰富、合成信号的最高频率受限、功耗大等问题。

现在的频综发展趋势是将直接频率合成技术(DS)、锁相环式频率合成技术(PLL)、直接数字式频率合成技术(DDS)等技术组合使用，利用它们各自的优势，以提高频率合成器的相位噪声、杂散指标、跳频时间和输出频率范围等技术指标。

文献1，《基于DDS+PLL技术的高性能频率源研究与实现》(王轶 国防科学技术大学硕士论文 2004.11)中采用直接数字频率合成(DDS)激励锁相环(PLL)的实现方案，获得高频率稳定度、低相噪、低杂散的600MHz采样时钟频率源。

文献2，《8～18GHz宽带微波频率源模块研究》(李占国 电子科大硕士论文2010.03)中L波段频率源采用DDS直接激励PLL电路结构，通过FPGA控制频率源跳频工作，用YTO代替VCO，实现比较好的8～18GHz宽带频率输出综合技术指标。

文献3，《超宽带微波频率源技术研究》(李明亮 电子科大硕士论文 2006.4)中采用DDS+PLL的混合频率合成方案实现低端频率2～4GHz的输出，再通过分段放大倍频链路实现从2～4GHz到2～12GHz的扩频，并由微波开关控制选频输出。整个系统采用单环锁相控制VCO，输出2～12GHz的超宽带频率，实现了小体积、低成本的微波频率源。

文献4，《一种低相噪频率源的研究与设计》(刘元昆 电子科大硕士论文 2018.3)中采用复环取样锁相+DDS+倍频的方案来进行设计实现，实现了宽频带输出5.4GHz-10.8GHz频率信号，低相噪，低杂散捷变频率源。

文献5，《基于小数分频锁相环的低杂散频率源设计》(闫冲,王强，李晓慧,马东磊)中基于小数分频锁相环技术，采用内部集成压控振荡器的锁相环芯片，设计了输出频率1500～2500MHz，频率步进为250kHz，相位噪声为-90dBc/Hz@10kHz，杂散抑制度小于-65dBc，输出功率为+5dBm的频率源。

文献6，《基于PLL的超宽带频率源研究与设计》(唐洪雨 湖南大学 硕士论文2017.6)中采用单环锁相环实现频率源输出频率范围为1.7GHz～3.4GHz，单点频率锁定的功能以及在整个可输出频率范围内实现扫频的功能。

文献7，《宽带低杂散捷变频率源》(陈飞 东南大学硕士论文 2017.6)中针对低杂散要求，采用双锁相环结构，第一级锁相环作为第二级锁相环的可变参考以抑制整数边界杂散；针对低相位噪声要求，采用低相位噪声参考、适当带宽的环路滤波器、优化的锁相环系统的电荷泵电流等配置参数、单独设计的供电；针对捷变要求，采用ADC采样校准、DAC预置VCO调谐电压的方式；针对宽带要求，采用了双平衡混频器混频的方式以扩展频段，采用滤波器组分频段滤波以保证在宽的频带内都有良好的谐波抑制，采用增益模块和数字步径衰减器分频段组合使用、以保证在宽的频带内都有高的输出功率动态范围；输出频率范围1M～6GHz。

文献8，《C波段和X波段锁相频率源的研究》(张旭 南京理工大学 2007.6)中利用频率合成芯片ADF41O6外加不同的VCO实现5.5GHz和8.76GHz两个锁相频率源。

文献9，《60MHz～12GHz宽带频率源研究》(王征 电子科大硕士论文 2010.03)频率产生部分采用YTO小数N分频锁相环产生基频信号2GHz～6GHz，然后对这个基础信号进行扩展，下变频、分频、倍频技术相结合的方法来覆盖整个频段。实现了60MHz～12GHz频率源样机的部分功能。

文献10，发明专利CN103312322A中公开了一种本振电路及本振信号产生方法，利用三级低相噪倍频和两级微波波段的极窄带高Q值的声表面波谐振器实现了低相位噪声的第二本振电路。

文献11，发明专利CN1133340C中公开了一种射频锁相本振源，参考信号源分别连接两路不同的频率合成器，每路通道串联两级单刀单掷开关，且该两路开关的控制特性相反，可快速切换锁相本振源，稳定度强，功耗低。

文献1-4中采用DDS+PLL的电路，文献5-8中采用经典的锁相环电路，文献9中采用PLL+DS的电路，文献10中采用DS的电路结构，产生不同输出频率范围的信号，文献11中通过在两路链路中分别加两级单刀单掷开关实现两路信号的通道隔离。上述文献主要从电路结构或者通道链路出发，从一个或多个方面来改善信号的频谱质量，但仍然存在一定的问题。

实用新型内容

本实用新型针对现有技术中存在的技术问题，提供一种宽带本振电路，实现参考泄露抑制度高、鉴相泄露抑制度高及宽频带、高相噪、高集成的本振信号输出。

为解决上述技术问题，本实用新型采用的技术方案如下：

一种宽带本振电路，包括第一频率合成单元、第二频率合成单元、控制单元、定向耦合器、放大器、高通滤波器、第一开关电路和第二开关电路；

所述第一频率合成单元包括第一R分频器、第一N分频器、第一鉴相器、第一电荷泵和第一环路滤波器，所述第一R分频器、第一N分频器分别耦接到第一鉴相器的输入端，所述第一鉴相器、第一电荷泵和第一环路滤波器依次耦接；

所述第二频率合成单元包括第二R分频器、第二N分频器、第二鉴相器、第二电荷泵、第二环路滤波器和VCO矩阵单元，所述第二R分频器、第二N分频器分别耦接到第二鉴相器的输入端，所述第二鉴相器、第二电荷泵和第二环路滤波器依次耦接，所述VCO矩阵单元的输出端与第二N分频器的输入端耦接；

所述控制单元分别与第一频率合成单元、第二频率合成单元之间通过通信接口耦接，实现信息传输；

所述第一开关电路的输入端用于连接参考输入，其一个输出端与第一R分频器的输入端耦接，另一个输出端与第二R分频器的输入端耦接，用于参考输入与第一频率合成单元、第二频率合成单元的切换控制；

所述第二开关电路的输出端与VCO矩阵单元的输入端耦接，其两个输入端分别与第一环路滤波器和第二环路滤波器的输出端耦接，用于VCO矩阵单元与第一环路滤波器、第二环路滤波器的切换控制；

所述VCO矩阵单元输出端与定向耦合器的输入端耦接，所述定向耦合器的耦合端依次通过放大器、高通滤波器耦接到第一N分频器。

上述技术方案中，进一步地，所述第一频率合成单元采用无VCO的频率合成器，所述第二频率合成单元采用内部集成VCO矩阵的频率合成器。

上述技术方案中，进一步地，所述第二频率合成单元还包括有VCO校准单元、Σ-Λ调制器。

上述技术方案中，进一步地，所述第一开关单元、第二开关单元为单刀双掷开关。

上述技术方案中，进一步地，所述控制单元包括FPGA芯片及外挂在其上的FLASH单元。

本实用新型所具有的有益效果：

针对目前单片集成VCO的频率合成器的归一化底噪较低、VCO频率范围受限、鉴相泄露和参考泄露抑制较差的问题，采用无VCO的频率合成器和内部集成VCO矩阵的频率合成器构成锁相环路结构；锁相环路中采用定向耦合器、放大器、高通滤波器形成反馈通路，通过定向耦合器的隔离度指标，放大器所具有的反向隔离及高通滤波器的幅频特性，对低频率的参考频率进行抑制，使其具有高相噪、宽频带、鉴相泄露抑制度高、参考泄露抑制度高等性能。

本实用新型采用无VCO的频率合成器和内部集成VCO矩阵的频率合成器组合使用的方式，可很好地实现本振电路的小型化，满足小型化使用的需求，具有很好的可操作性和实用性。

附图说明

图1为本实用新型宽带本振电路示意图。

图2为本实用新型宽带本振电路控制流程图。

图3a)为本实用新型实施例1中本振输出频率为8.054GHz的鉴相泄露实测图。

图3b)为本实用新型实施例1中本振输出频率为8.054GHz的参考泄露实测图。

图3c)为本实用新型实施例1中本振输出频率为8.054GHz的相噪实测图。

图4a)为本实用新型实施例2中本振输出频率为4.368GHz的鉴相泄露实测图。

图4b)为本实用新型实施例2中本振输出频率为4.368GHz的参考泄露实测图。

图4c)为本实用新型实施例2中本振输出频率为4.368GHz的相噪实测图。

图5a)为本实用新型实施例2中本振输出频率为5.3808GHz的鉴相泄露实测图。

图5b)为本实用新型实施例2中本振输出频率为5.3808GHz的参考泄露实测图。

图5c)为本实用新型实施例2中本振输出频率为5.3808GHz的相噪实测图。

图6a)为本实用新型实施例2中本振输出频率为11.369GHz的鉴相泄露实测图。

图6b)为本实用新型实施例2中本振输出频率为11.369GHz的参考泄露实测图。

图6c)为本实用新型实施例2中本振输出频率为11.369GHz的相噪实测图。

图中：100、第一频率合成单元，101、第一R分频器，102、第一N分频器，103、第一鉴相器，104、第一电荷泵，105、第一环路滤波器；

200、第二频率合成单元，201、第二R分频器，202、第二N分频器，203、第二鉴相器，204、第二电荷泵，205、第二环路滤波器，206、VCO矩阵单元，207、VCO校准单元，208、Σ-Λ调制器；

300、FPGA芯片，400、定向耦合器，500、放大器，600、高通滤波器，700、FLASH单元，800、第一开关电路，900、第二开关电路。

具体实施方式

如图1所示的宽带本振电路，包括第一频率合成单元100、第二频率合成单元200、控制单元、定向耦合器400、放大器500、高通滤波器600、第一开关电路800和第二开关电路900。

其中，第一频率合成单元100采用无VCO的频率合成器，包括第一R分频器101、第一N分频器102、第一鉴相器103、第一电荷泵104和第一环路滤波器105，所述第一R分频器101、第一N分频器102分别耦接到第一鉴相器103的输入端，所述第一鉴相器103、第一电荷泵104和第一环路滤波器105依次耦接。

第二频率合成单元200采用内部集成VCO矩阵的频率合成器，包括第二R分频器201、第二N分频器202、第二鉴相器203、第二电荷泵204、第二环路滤波器205和VCO矩阵单元206，所述第二R分频器201、第二N分频器202分别耦接到第二鉴相器203的输入端，所述第二鉴相器203、第二电荷泵204和第二环路滤波器205依次耦接，所述VCO矩阵单元206的输出端与第二N分频器202的输入端耦接。

控制单元包括FPGA芯片300及外挂在其上的FLASH单元700，控制单元分别与无VCO的频率合成单元100、内部集成VCO矩阵的频率合成单元200的SPI接口耦接，实现控制单元与第一频率合成单元、第二频率合成单元的信息传输。

第一开关电路800采用单刀双掷开关；第一开关电路800的输入端用于连接参考输入，其一个输出端与第一R分频器101的输入端耦接，另一个输出端与第二R分频器201的输入端耦接，用于参考输入与第一频率合成单元、第二频率合成单元的切换控制。

第二开关电路900采用单刀双掷开关；第二开关电路900的输出端与VCO矩阵单元206的VCTRL端耦接，其两个输入端分别与第一环路滤波器105和第二环路滤波器205的输出端耦接，用于VCO矩阵单元的压控端VCTRL与第一环路滤波器、第二环路滤波器的切换控制。

VCO矩阵单元206输出端RF_out与定向耦合器400的输入端耦接，所述定向耦合器400的耦合端与放大器500的输入端耦接，放大器500的输出端与高通滤波器600输入端耦接，高通滤波器600的输出端与第一N分频器102的输入端RF_in耦接，构成本振电路中锁相环路的反馈通路。

本实施例中内部集成VCO矩阵的频率合成器还包括有VCO校准单元207、Σ-Λ调制器208。

下面结合图1和2对该宽带本振电路的控制过程进行说明，具体包括以下步骤：

S1、将单刀双掷开关SW1切换至2端，使参考输入连接到第二R分频器，参考信号经REF_in2端口进入到第二频率合成单元；

S2、将单刀双掷开关SW2切换至2端，使第二环路滤波器与VCO矩阵单元的VCTRL端连接，第二频率合成单元内部形成锁相环路；

S3、配置第二频率合成单元为校准模式，配置第二频率合成单元各寄存器的值，使其输出频率锁定；

S4、利用自编校准程序读取第二频率合成单元自锁模式下，VCO矩阵单元全频率覆盖、一定频率步进的参数，将其保存为excel文件，并存入到FLASH单元，供后续调用；

S5、将单刀双掷开关SW1切换至1端，使参考输入连接到第一R分频器，参考信号经REF_in1端口进入到第一频率合成单元；

S6、将单刀双掷开关SW2切换至1端，第一环路滤波器接入到第二频率合成单元的VCTRL端，使第一环路滤波器与VCO矩阵单元连接，使第一频率合成单元、VCO矩阵单元、定向耦合器、放大器、高通滤波器形成锁相环路；

S7、配置第一频率合成单元中各寄存器的值，配置第二频率合成单元为手动模式，仅使用第二频率合成单元的VCO矩阵单元；根据输出频率调用步骤S4中FLASH单元存储的VCO矩阵单元参数，使步骤S6中的锁相环路输出频率锁定。

下面结合具体的实施例和测试数据对本实用新型进行进一步的说明，采用本实用新型宽带本振电路实现两个不同频段范围覆盖的本振输出，具体如下：

实施例1

频率覆盖范围：8～16GHz的本振频率输出，信号幅度：+6dBm±3dB，参考频率输入为100MHz，鉴相频率为50MHz，相位噪声≤-100dBc/Hz@10kHz(射频输入为1GHz)，其参考泄露、鉴相泄露、相噪实测数据如图3a)、图3b)、图3c)所示。

根据图3c)，计算可得其相噪指标为PN＝-81.176-10*lg100＝-101.176dBc/Hz(射频输入为1GHz)。

实施例2

频率覆盖范围：3.4～11.4GHz的本振频率输出，信号幅度：-7dBm±3dB，参考频率输入为102.4MHz，鉴相频率为102.4MHz，相位噪声≤-108dBc/Hz@10kHz(射频输入为1GHz)。

1)本振输出频率为4.368GHz，射频输入为1GHz，其参考泄露、鉴相泄露、相噪实测数据如图4a)、图4b)、图4c)所示。根据图4c)，计算可得其相噪指标为PN＝-89.042-10*lg100＝-109.042dBc/Hz(射频输入为1GHz)。

2)本振输出频率为5.3808GHz，其参考泄露、鉴相泄露、相噪实测数据如图5a)、图5b)、图5c)所示。根据图5c)，计算可得其相噪指标为PN＝-86.005-10*lg100＝-106.005dBc/Hz。

3)本振输出频率为11.369GHz时，参考泄露、鉴相泄露、相噪实测数据如图6a)、图6b)、图6c)所示。根据图6c)，计算可得其相噪指标为PN＝-81.534.005-10*lg100＝-101.534dBc/Hz。

本实用新型的说明书和附图被认为是说明性的而非限制性的，在本实用新型基础上，本领域技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中一些技术特征做出一些替换和变形，均在本实用新型的保护范围内。

Claims (5)

1.一种宽带本振电路，其特征在于，包括第一频率合成单元、第二频率合成单元、控制单元、定向耦合器、放大器、高通滤波器、第一开关电路和第二开关电路；

所述第一频率合成单元包括第一R分频器、第一N分频器、第一鉴相器、第一电荷泵和第一环路滤波器，所述第一R分频器、第一N分频器分别耦接到第一鉴相器的输入端，所述第一鉴相器、第一电荷泵和第一环路滤波器依次耦接；

所述第二频率合成单元包括第二R分频器、第二N分频器、第二鉴相器、第二电荷泵、第二环路滤波器和VCO矩阵单元，所述第二R分频器、第二N分频器分别耦接到第二鉴相器的输入端，所述第二鉴相器、第二电荷泵和第二环路滤波器依次耦接，所述VCO矩阵单元的输出端与第二N分频器的输入端耦接；

所述控制单元分别与第一频率合成单元、第二频率合成单元之间通过通信接口耦接，实现信息传输；

所述第一开关电路的输入端用于连接参考输入，其一个输出端与第一R分频器的输入端耦接，另一个输出端与第二R分频器的输入端耦接，用于参考输入与第一频率合成单元、第二频率合成单元的切换控制；

所述第二开关电路的输出端与VCO矩阵单元的输入端耦接，其两个输入端分别与第一环路滤波器和第二环路滤波器的输出端耦接，用于VCO矩阵单元与第一环路滤波器、第二环路滤波器的切换控制；

所述VCO矩阵单元输出端与定向耦合器的输入端耦接，所述定向耦合器的耦合端依次通过放大器、高通滤波器耦接到第一N分频器。

2.根据权利要求1所述的宽带本振电路，其特征在于，所述第一频率合成单元采用无VCO的频率合成器，所述第二频率合成单元采用内部集成VCO矩阵的频率合成器。

3.根据权利要求2所述的宽带本振电路，其特征在于，所述第二频率合成单元还包括有VCO校准单元、Σ-Λ调制器。

4.根据权利要求1所述的宽带本振电路，其特征在于，所述第一开关单元、第二开关单元为单刀双掷开关。

5.根据权利要求1所述的宽带本振电路，其特征在于，所述控制单元包括FPGA芯片及外挂在其上的FLASH单元。

Images