CN209218066U - 一种基于正交调制的混合式频率合成器 - Google Patents

Abstract

本实用新型属于电子技术领域，公开了一种基于正交调制的混合式频率合成器，包括：集成锁相环，环路滤波器，压控振荡器，功分器，正交调制器，标准频率生成器，两个直接数字频率合成器，射频放大器，滤波器，控制器，应用于超短波超外差通信设备的本振或射频激励信号，其频率覆盖范围宽、噪声杂散低、换频时间短，噪声、杂散性能优良。

Description

一种基于正交调制的混合式频率合成器

技术领域

本实用新型属于电子技术领域，尤其涉及一种基于正交调制的混合式频率合成器，应用于超短波超外差通信设备的本振或射频激励信号。

背景技术

在当前各种通信设备中，频率合成器是现代仪器、通信系统的核心部件，PLL频率合成技术具有高频率、杂散抑制能力良好的优点，但是其频率切换速度低，在步进小时，相位噪声差；而DDS捷变速度快、高度的频率和相位分辨能力，但其杂散抑制能力差。所以DDS与PLL两种频率合成技术结合起来，可提高系统的整体性能，已成为目前主流的设计方案。但是随着产品需求的扩展，以及应用环境的变化，对设备性能指标提出新的要求，如为减少设备种类需将原来的多个分频段电台合成一个宽频段电台；为进一步提高电台的抗干扰能力，避免敌方的跟踪干扰，需提高跳频速率，这将对设备的信道换频时间提出更高要求；为更好地满足多部设备同车共址能力的通信要求，设备的底部噪声、杂散等性能需要进一步提升。

实用新型内容

针对上述问题，本实用新型的目的在于提供一种基于正交调制的混合式频率合成器，其频率覆盖范围宽、噪声杂散低、换频时间短，噪声、杂散性能优良。

为达到上述目的，本实用新型采用如下技术方案予以实现。

一种基于正交调制的混合式频率合成器，所述混合式频率合成器包括：集成锁相环，环路滤波器，压控振荡器，功分器，正交调制器，标准频率生成器，两个直接数字频率合成器，射频放大器，滤波器，控制器；

其中，所述控制器的控制信号输出端分别与集成锁相环、两个直接数字频率合成器的控制信号输入端连接；

所述标准频率生成器的信号输出端分别与集成锁相环、两个直接数字频率合成器的标准频率输入端连接；

所述两个直接数字频率合成器的信号输出端分别与所述正交调制器的I路信号输入端、Q路信号输入端对应连接；

所述正交调制器的信号输出端与所述集成锁相环的信号输入端连接，所述集成锁相环的信号输出端与所述环路滤波器的信号输入端连接，所述环路滤波器的信号输出端与所述压控振荡器的信号输入端连接，所述压控振荡器的信号输出端与所述功分器的信号输入端连接，所述功分器的信号输出端与所述射频放大器的信号输入端连接，所述射频放大器的信号输出端与所述滤波器的信号输入端连接，所述滤波器的信号输出端输出本振信号；

所述功分器的射频信号输出端与所述正交调制器的射频信号输入端连接。

本实用新型技术方案的特点和进一步的改进为：

(1)所述标准频率生成器，用于产生28.8MHz的基准频率信号，并将所述基准频率信号发送至集成锁相环和两个直接数字频率合成器；

所述正交调制器，用于接收两个直接数字频率合成器的两路输出信号以及功分器输出的射频信号，并将所述两路输出信号分别与所述射频信号进行正交混频，进而得到合成信号；

所述集成锁相环，用于接收所述正交调制器输出的合成信号，以及标准频率生成器输出的基准频率信号，将所述合成信号与所述基准频率信号进行相位比较，得到输出的鉴相电压信号；

所述环路滤波器，用于对所述鉴相电压信号进行滤波，得到滤波后的电压信号；

所述压控振荡器，用于根据所述滤波后的电压信号将自由振荡频率设定为锁定频率，并输出射频信号；

所述功分器，用于将所述射频信号分为两路输出，一路输出至正交调制器进行正交混频，另一路输出至射频放大器进行放大；

所述滤波器，用于对射频放大器放大后的信号滤除谐波和杂散，得到输出的本振信号。

(2)所述控制器，用于将控制信号分别发送给集成锁相环和两个数字频率合成器；所述控制信号包含控制频率字、时钟和使能信号。

(3)所述集成锁相环由集成电路芯片ADF4153及其外围电路组成；

所述环路滤波器由有源低噪声运算放大器MC33078D、单刀单模拟开关MAX4648、单刀双模拟开关MAX4649以及电阻、电容网络组成；

所述压控振荡器由芯片RFMD-16及其外围电路组成；

所述正交调制器由集成电路AD8346及其外围电路组成；

两个直接数字频率合成器由集成电路AD9834及其外围电路组成；

所述功分器由变压器CP0603A1441及其外围匹配电阻组成；

所述射频放大器由射频集成电路MGA-61563及其外围电感、电容组成；

所述滤波器由两个低通滤波器LFCN-1500和LFCN-1800及两个射频电子开关AS211-334组成；

所述控制器由单片机或者FPGA控制器组成。

该频率合成器输出频率940MHz～1810MHz，频率范围宽，实现了低噪声、低杂散，相位噪声小于-80dBc/Hz(偏离主频谱2kHz处)，杂散水平达到-80dBc。这几项指标的提升，能够对超短波通信系统的整体指标改进起到重要作用。同时因该频合锁定时间小于35μs，换频时间快，能满足超短波电台跳频系统的应用，非常适合高性能超短波电台应用环境。该频率合成器可应用于任意超短波频段频率合成器，具有线路简单、集成度高、频率转换时间短、相位噪声和杂散指标高的优点。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种基于正交调制的混合式频率合成器的结构示意图；

图2为本实用新型实施例提供的一种基于正交调制的混合式频率合成器的工作原理示意图；

图3为本实用新型实施例提供的一种基于正交调制的混合式频率合成器的电路结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型提供一种基于正交调制的混合式频率合成器，一种采用正交调制结合DDS内插PLL的设计方案，如图1所示，至少包括集成锁相环PLL，PLL与环路滤波器、压控振荡器VCO、功分器、正交调制器首尾相连构成一个闭环系统；标频分别与PLL、两个直接数字频合器DDS连接；两个DDS与正交调制器连接；射频放大器分别与功分器、滤波器相连接；控制器FPGA分别与集成锁相环PLL、两个直接数字频合DDS连接。

本实用新型装置的工作原理是，标频5产生28.8MHz的基准频率，分别送给集成锁相环1、直接数字频合器6和直接数字频合器7，直接数字频合器6和直接数字频合器7两路输出信号与压控振荡器3输出的射频信号加到正交调制器4进行正交混频((0°与90°相位方向)，将所得信号合成，合成过程中边带信号相互叠加，而无用边带相互抵消，从而将大大降低宽带、小步进频率源的复杂程度，使一个原本无法用滤波器滤除镜像信号的宽带混频锁相环设计成功实现。正交调制器4输出信号与标频5产生的基准频率加到集成锁相环1进行相位比较，鉴相输出的电压经过环路滤波器2滤波，滤波后的电压加到压控振荡器3，将压控的自由振荡频率带到锁定频率。为了实现快速频率锁定和良好的杂散和相噪，环路滤波器2采用变环路带宽法。压控振荡器3输出射频信号经过功分器8分两路输出，一路送至正交调制器4参与正交混频，另一路输出经射频放大器9放大，再经滤波器滤除谐波和杂散后，输出本振信号。

环路滤波器2在环路捕获期间被加宽以便增加捕捉范围和缩短捕捉时间。当本振信号频率精确度和稳定度与频率合成器中的温补晶振相同。

控制器11根据需要的本振工作频率分别对集成锁相环1、直接数字频合6和直接数字频合7送入控制频率字、时钟、使能信号。

参照图2，本实用新型装置的工作原理说明：

来自直接数字频率合成DDS的I、Q正交信号分别与压控振荡器VCO产生的f0信号进行正交混频，所生成的频率信号作为集成锁相环PLL的RFin(fN)，然后与参考频率分频所得到的基准频率鉴频鉴相产生的泵电流进入环路滤波器，经过运放放大作为压控振荡器的调谐电压，从而控制VCO的输出频率。

本振输出频率f0＝28.8*N/R+fdds；其中F＝28.8MHz(标频)/R(分频比)；N＝INT[f0÷F]；由上式可看出，f0的频率由PLL输出频率和DDS输出频率相加得到，PLL输出N*F＝28.8*N/R，即采用整数分频，频率尾数由DDS产生，然后PLL和DDS频率混合相加，作为最终频率输出。在一个28.8/R周期内通过选择合适的R值，将频率尾数交由DDS产生，对于尾数接近0，14.4和28.8的点，通过将N值减1进行平移来获得较好的杂散。频率分辨率是PLL的分辨率：△f0＝N*28.8/R。

该频合成器通过PLL采用整数分频，频率尾数由DDS产生，再通过混合相加，将两个分量相加，从而获得高工作频率、高分辨率的输出。因此，在输出相同的频率时，可减少环路的寄生输出和相位噪声，还提高了频率捕捉性能和锁定时间。

本实用新型装置基于正交调制的混合式频率合成器技术为宽频段超短波电台提供变频所需要的本振信号。采用正交调制结合DDS内插PLL的设计方案，输出本振信号具有频率范围宽、分辨率高、锁定时间短、相位噪声低、体积小、功耗低等特点。

本实用新型的基于正交调制的混合式频率合成器的结构是，包括集成锁相环1，集成锁相环1与环路滤波器2、压控振荡器3、正交调制器4首尾相连构成一个闭环系统；标频5分别与集成锁相环1、直接数字频合6、直接数字频合7连接；直接数字频合6、直接数字频合7与正交调制器4连接；射频放大器9分别与功分器8、滤波器10相连接；控制器11分别与集成锁相环1、直接数字频合6、直接数字频合7连接。

进一步的，参照图3为本实用新型装置的电路结构框图。

集成锁相环1由集成电路ADF4153及外围电路组成，ADF4153是一种性能优良的小数分频的锁相环电路，广泛应用至CATV设备，移动通信基站、无线便携设备(GSM、PCS、DCS、CDMA、WCDMA)，及多种通信测试设备。内部包括低噪声的数字鉴频鉴相器、高精度的电荷泵、可编程的分频器。射频工作带宽为500MHz～4GHz，频率范围宽。内置可编程的双模前置分频器4/5，8/9；可编程内置电荷泵电流。留有外置端口可扩展调谐电压。具有模拟和数字锁定检测能力，以及调整噪声对杂散的能力。ADF4153内部的鉴频鉴相器既作鉴频器用又作鉴相器用，在环路捕捉过程中，当频率相差很大时，鉴频功能在反馈环中起作用，频率误差电压迅速驱动VCO的频率接近设定的频率，当频率差降到足够小时，鉴相功能起作用，最终将信号锁定。

环路滤波器2由有源低噪声运算放大器MC33078D、单刀单模拟开关MAX4648、单刀双模拟开关MAX4649及电阻、电容网络构成。环路滤波器采用可变带宽的有源环路滤波器。采用可变环路带宽法可以动态地改变决定环路带宽的相关参数来达到降低跳频时间的目的，同时，锁定状态下的参考杂散和相位噪声不会因此变差。

压控振荡器3由电路RFMD-16及外围电路组成。RFMD-16工作频率范围920MHz～1840MHz，调谐电压0.5V～20V。

正交调制器4由集成电路AD8346及外围电路组成。AD8346内部电路主要包括本振信号接口电路、混频器、差动电压-电流转换器、差动-单端输出转换器和偏差电路。本振信号接口电路产生两个正交的本振信号，分别提供给I和Q两个通道的混频器；混频器实用来完成混频功能；差动电压-电流转换器将基带信号转换为差动的电流形式，然后提供给两个混频器；差动-单端输出转换器将两路混频后的信号合并，并转换为单端的形式从VOUT端输出；偏差电路产生各部分电路温度变化时的均衡电流参考值和恒定温度所需的电流参考值，当各部分电路的电流值超过电流参考值时，关闭输出。本振LOIP与DDS信号进行正交混频，然后将所得信号合成，于是所需信号相互叠加，而无用信号相互抵消。AD8346用于0.8-2.5GHz的射频正交调制，可广泛应用于数字扩频通信系统、蜂窝传输系统等领域。AD8346可调制的基带信号带宽为70MHz。单端2.7～5.5V供电，静态工作状态下电流值为45mA，休眠状态下电流仅为1uA。

标频5采用温补晶振电路。频率28.8MHz，供电电源3V±0.3V，电流小于20mA，输出正弦波，输出幅度大于10dBm，输出负载50Ω，温度稳定度：±0.5ppm@-40～85℃，单边带相位噪声：≤-120dBc/Hz@100Hz、≤-140dBc/Hz@1kHz、≤-150dBc/Hz@10kHz。温补晶振的压控端Vc可以通过调整电压来控制输出频率的精度。

直接数字频合器6、直接数字频合器7由集成电路AD9834及外围电路组成。AD9834内部电路主要有数控振荡器(NCO)、频率和相位调节器、正弦查询表(SIN ROM)、DAC转换器和电压调制器等。能够输出高性能的正弦波、三角波和方波。输出频率和初相位可通过软件编程设置，易于调节。

功分器8由变压器CP0603A1441及外围匹配电阻组成。

射频放大器9由射频集成电路MGA-61563及外围电感、电容组成。MGA-61563是一款低噪声高线性射频放大器，工作频率范围100MHz～6GHz，噪声系数1.2dB，增益16.6dB，输出1dB压缩点P1 15.8dBm，三阶交调OIP3 28.5dBm。

滤波器10由两个低通滤波器LFCN-1500、LFCN-1800及两个射频电子开关AS211-334组成。低通滤波器LFCN-1500用于滤除920～1500MHz频率输出信号的谐波，低通滤波器LFCN-1800用于滤除1500～1820MHz频率输出信号的谐波，两个电子开关AS211-334用于频段切换，工作频率100MHz～4GHz，输入功率1dB压缩点P1大于30dBm。

控制器11由可由单片机或FPGA组成。接收外部频率信息，根据接收的频率值进行计算得出配置参数，然后同时对DDS和PLL进行控制，输出DDS及PLL芯片的时钟、数据、使能等信号，在频合锁定过程中还要对环路滤波器进行快慢锁定控制，同时完成频合控制状态上报，以及对本振输出的两个谐波滤波器进行切换控制。FPGA与外部通信采用SPI通信接口。

电源管理12由线性电源芯片TPS79230D、LT1761ES5及外围电路组成。将外部输入的+3.3V、+6.2V转换为+3V、+5V作为VCO、DDS和锁相环芯片的供电。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种基于正交调制的混合式频率合成器，其特征在于，所述混合式频率合成器包括：集成锁相环，环路滤波器，压控振荡器，功分器，正交调制器，标准频率生成器，两个直接数字频率合成器，射频放大器，滤波器，控制器；

其中，所述控制器的控制信号输出端分别与集成锁相环、两个直接数字频率合成器的控制信号输入端连接；

所述标准频率生成器的信号输出端分别与集成锁相环、两个直接数字频率合成器的标准频率输入端连接；

所述两个直接数字频率合成器的信号输出端分别与所述正交调制器的I路信号输入端、Q路信号输入端对应连接；

所述正交调制器的信号输出端与所述集成锁相环的信号输入端连接，所述集成锁相环的信号输出端与所述环路滤波器的信号输入端连接，所述环路滤波器的信号输出端与所述压控振荡器的信号输入端连接，所述压控振荡器的信号输出端与所述功分器的信号输入端连接，所述功分器的信号输出端与所述射频放大器的信号输入端连接，所述射频放大器的信号输出端与所述滤波器的信号输入端连接，所述滤波器的信号输出端输出本振信号；

所述功分器的射频信号输出端与所述正交调制器的射频信号输入端连接。

2.根据权利要求1所述的一种基于正交调制的混合式频率合成器，其特征在于，

所述标准频率生成器，用于产生28.8MHz的基准频率信号，并将所述基准频率信号发送至集成锁相环和两个直接数字频率合成器；

所述正交调制器，用于接收两个直接数字频率合成器的两路输出信号以及功分器输出的射频信号，并将所述两路输出信号分别与所述射频信号进行正交混频，进而得到合成信号；

所述集成锁相环，用于接收所述正交调制器输出的合成信号，以及标准频率生成器输出的基准频率信号，将所述合成信号与所述基准频率信号进行相位比较，得到输出的鉴相电压信号；

所述环路滤波器，用于对所述鉴相电压信号进行滤波，得到滤波后的电压信号；

所述压控振荡器，用于根据所述滤波后的电压信号将自由振荡频率设定为锁定频率，并输出射频信号；

所述功分器，用于将所述射频信号分为两路输出，一路输出至正交调制器进行正交混频，另一路输出至射频放大器进行放大；

所述滤波器，用于对射频放大器放大后的信号滤除谐波和杂散，得到输出的本振信号。

3.根据权利要求2所述的一种基于正交调制的混合式频率合成器，其特征在于，

所述控制器，用于将控制信号分别发送给集成锁相环和两个数字频率合成器；所述控制信号包含控制频率字、时钟和使能信号。

4.根据权利要求1所述的一种基于正交调制的混合式频率合成器，其特征在于，

所述集成锁相环由集成电路芯片ADF4153及其外围电路组成；

所述环路滤波器由有源低噪声运算放大器MC33078D、单刀单模拟开关MAX4648、单刀双模拟开关MAX4649以及电阻、电容网络组成；

所述压控振荡器由芯片RFMD-16及其外围电路组成；

所述正交调制器由集成电路AD8346及其外围电路组成；

两个直接数字频率合成器由集成电路AD9834及其外围电路组成；

所述功分器由变压器CP0603A1441及其外围匹配电阻组成；

所述射频放大器由射频集成电路MGA-61563及其外围电感、电容组成；

所述滤波器由两个低通滤波器LFCN-1500和LFCN-1800及两个射频电子开关AS211-334组成；

所述控制器由单片机或者FPGA控制器组成。