CN106788421A - 一种频率合成器 - Google Patents

Abstract

本发明属于无线电通信技术领域，公开了一种频率合成器，包括：MCU、高位锁相环、低位锁相环、混合相加锁相环、减法器、低通滤波器、功分器和放大电路；高位锁相环包括一锁相环芯片、一环路滤波器和三个压控振荡器，三个压控振荡器的工作频段互不相同；锁相环芯片的输出端接环路滤波器的输入端，环路滤波器的输出端分别与三个压控振荡器的输入端相连，三个压控振荡器的输出端分别与锁相环芯片的射频信号输入端相连，三个压控振荡器之一的输出端为高位锁相环的输出端；MCU的VCO选通信号输出端分别与三个压控振荡器的使能信号输入端相连。本发明能够实现宽频率范围、高分辨率、低相位噪声的本振输出。

Description

一种频率合成器

技术领域

本发明涉及无线电通信技术领域，尤其涉及一种频率合成器。

背景技术

频率合成技术是利用一个或多个高稳定度的晶体振荡器产生一系列等间隔的、离散的、高稳定度频率的一项技术。实现频率合成的器件、设备等称为频率合成器，它是现代通信技术中的重要组成部分之一，可为通信设备提供大量精确且迅速转换的载波信号和本振信号。

锁相式频率合成器是一种重要的频率合成器。单环锁相式频率合成器的结构模型如图1所示，主要由基准分频器(÷R)、鉴相器(Phase Detector，PD)、环路滤波器(LoopFilter，LF)、压控振荡器(Voltage Controlled Oscillator，VCO)和可变分频器(÷N)组成，工作原理为：环路开始工作后，晶振产生的信号频率fi经基准分频器分频后获得基准频率fR(也称参考频率)，压控振荡器输出频率fo经可变分频器进行分频，再将可变分频器输出频率fv＝fo/N与基准频率fR在鉴相器中进行比较，如果二者不同，则两个信号将存在固有的频率差，必将产生一直在变化的相位差，鉴相器输出的误差电压就会在一定范围内变化，在鉴相器输出的误差电压的控制下，压控振荡器的频率也随之变化。若压控振荡器输出频率fo变化使得可变分频器输出频率fv与基准频率fR相等后，即达到满足稳定性的条件，压控振荡器输出频率fo也将稳定下来，此时，晶振产生的输入信号和压控振荡器输出信号之间的频差为零，相位差也将恒定，鉴相器输出的误差电压保持不变，环路进入“锁定”状态。

然而，单环数字锁相式频率合成器虽然能够实现频率合成，但是当可变分频比较大时，输出噪声也较大。而且单环数字锁相式频率合成器需要靠降低参考频率或提高分频器的分频比来实现较高的频率分辨率，也即单环数字锁相式频率合成器存在高参考频率、低分频比与高分辨率之间的矛盾。而在频率合成技术领域人们往往希望用参考频率较高的信号和分频比较低的分频器来合成大带宽、高分辨率、低相位噪声的频率。

发明内容

本发明提供一种频率合成器，能够解决现有单环数字锁相式频率合成器存在的高参考频率、低分频比与高分辨率间的矛盾，可以实现宽频率范围、高分辨率、低相位噪声的本振输出。

为达到上述目的，本发明的实施例采用如下技术方案：

提供一种频率合成器，包括：微控制单元MCU、高位锁相环、低位锁相环、混合相加锁相环、减法器、低通滤波器、功分器以及放大电路；

其中，高位锁相环包括一锁相环芯片、一环路滤波器、以及三个压控振荡器，三个压控振荡器的工作频段互不相同；锁相环芯片的输出端接环路滤波器的输入端，环路滤波器的输出端分别与三个压控振荡器的输入端相连，三个压控振荡器的输出端分别与锁相环芯片的射频信号输入端相连，三个压控振荡器之一的输出端为高位锁相环的输出端；MCU的VCO选通信号输出端分别与三个压控振荡器的使能信号输入端相连；低位锁相环的输出端接混合相加锁相环的射频信号输入端；混合相加锁相环的输出端接功分器的输入端；功分器的输出端分别接减法器的正输入端以及放大电路的输入端，高位锁相环的输出端接减法器的负输入端；减法器的输出端接低通滤波器的输入端；低通滤波器的输出端接混合相加锁相环的参考信号输入端；放大电路的输出端为频率合成器的信号输出端。

基于本发明提供的频率合成器，高位锁相环、低位锁相环和混合相加锁相环构成三环锁相式频率合成器，通过高位锁相环提供高频率、低分辨率的输出，低位锁相环提供高分辨率、低频率的输出，再通过混合相加环将高位锁相环和低位锁相环输出的分量相加，从而获得高工作频率、高分辨率的输出。因此，在输出相同的频率时，可大幅地减小分频比，从而减少环路的寄生输出和相位噪声，同时还提高了频率捕捉性能。同时，通过将单环中较大的分频比分裂成两个分频比均较小的单环，同时将两个单环尤其是高频率环的参考频率大幅提高，解决了要求参考频率高、分频比小与分辨率高的矛盾。此外，在本发明提供的频率合成器中，由于在高位锁相环中采用了三个压控振荡器，且三个压控振荡器的工作频段不同，MCU根据参考频率的不同可以产生对应的VCO选通信号以控制不同频段的压控振荡器工作，从而实现较宽的频率范围输出。综上可见，基于本发明提供的频率合成器，可以实现宽频率范围、高分辨率、低相位噪声的本振输出。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的单环数字锁相式频率合成器的结构示意图；

图2为本发明提供的一种频率合成器的结构示意图一；

图3为本发明提供的一种频率合成器的结构示意图二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2所示为本发明实施例提供的一种频率合成器的结构示意图。

如图2所示，本发明实施例提供的频率合成器，包括：微控制单元(MicroController Unit，MCU)、高位锁相环、低位锁相环、混合相加锁相环、减法器、低通滤波器、功分器以及放大电路。

其中，高位锁相环包括一锁相环芯片、一环路滤波器、以及三个压控振荡器，三个压控振荡器的工作频段互不相同；锁相环芯片的输出端接环路滤波器的输入端，环路滤波器的输出端分别与三个压控振荡器的输入端相连，三个压控振荡器的输出端分别与锁相环芯片的射频信号输入端相连，三个压控振荡器之一的输出端为高位锁相环的输出端。MCU的VCO选通信号输出端分别与三个压控振荡器的使能信号输入端相连；低位锁相环的输出端接混合相加锁相环的射频信号输入端；混合相加锁相环的输出端接功分器的输入端；功分器的输出端分别接减法器的正输入端以及放大电路的输入端，高位锁相环的输出端接减法器的负输入端；减法器的输出端接低通滤波器的输入端；低通滤波器的输出端接混合相加锁相环的参考信号输入端；放大电路的输出端为频率合成器的信号输出端。

其中，低位锁相环和混合相加锁相环具体可以包括：依次电连接的锁相环芯片、环路滤波器以及压控振荡器；在低位锁相环中，压控振荡器的输出端接锁相环芯片的射频信号输入端。

本发明提供频率合成器的工作原理如下：

MCU接收到设置命令后，根据参考频率fosc计算出频率合成器参数，送出时钟信号(CLK)、锁相环芯片数据信号(DATA1、DATA2、DATA3)、使能信号(LE)三路锁相环芯片的控制信号以及VCO选通信号。低位锁相环中的锁相环芯片根据接收到时钟信号CLK、数据信号DATA1、使能信号LE，将环路反馈回来的射频信号RF1进行分频后，与参考频率分频后产生的参考频率鉴相，将产生电荷泵电流，产生的电荷泵电流进入到环路滤波器，形成环路电压，此环路电压加在压控振荡器的输入端，控制压控振荡器的输出频率，同时低位锁相环中的锁相环芯片将环路锁定检测信号LD1上报给MCU，以供MCU根据环路锁定检测信号LD1控制低位锁相环工作。高位锁相环中的锁相环芯片根据接收到时钟信号CLK、数据信号DATA2、使能信号LE，将环路反馈回来的射频信号RF2进行分频后，与参考频率分频后产生的参考频率鉴相，将产生电荷泵电流，产生的电荷泵电流进入到环路滤波器，形成环路电压，此环路电压加在压控振荡器的输入端，控制压控振荡器的频率的输出，同时高位锁相环中的锁相环芯片将环路锁定检测信号LD2上报给MCU，以供MCU根据环路锁定检测信号LD2控制高位锁相环工作。高位锁相环的输出与混合相加锁相环的输出经减法器混频后经低通滤波器滤波，低通滤波器输出的信号作为混合相加锁相环中锁相环芯片的参考频率，同时低位锁相环的输出作为混合相加锁相环的射频信号RF3输入，混合相加锁相环根据接收到信号CLK、数据信号DATA1、使能信号LE，将射频信号RF3进行分频后，与射频信号R3分频后的参考频率进行鉴相，将产生电荷泵电流，所产生的电荷泵电流进入到环路滤波器，形成环路电压，此环路电压加在压控振荡器的输入端，控制压控振荡器的频率的输出，同时高位锁相环中的锁相环芯片将环路锁定检测信号LD3上报给MCU，以供MCU根据环路锁定检测信号LD3控制混合相加锁相环工作。

在本发明实施例提供的频率合成器中，高位锁相环、低位锁相环和混合相加锁相环构成三环锁相式频率合成器，通过高位锁相环提供高频率、低分辨率的输出，低位锁相环提供高分辨率、低频率的输出，再通过混合相加环将高位锁相环和低位锁相环输出的分量相加，从而获得高工作频率、高分辨率的输出。因此，在输出相同的频率时，可大幅地减小分频比，从而减少环路的寄生输出和相位噪声，同时还提高了频率捕捉性能。同时，通过将单环中较大的分频比分裂成两个分频比均较小的单环，同时将两个单环尤其是高频率环的参考频率大幅提高，解决了要求参考频率高、分频比小与分辨率高的矛盾。此外，在本发明提供的频率合成器中，由于在高位锁相环中采用了三个压控振荡器，且三个压控振荡器的工作频段不同，MCU根据参考频率的不同可以产生对应的VCO选通信号以控制不同频段的压控振荡器工作，从而实现较宽的频率范围输出。

综上可见，基于本发明提供的频率合成器，可以实现宽频率范围、高分辨率、低相位噪声的本振输出。

优选的，在本发明提供的频率合成器中，混合相加锁相环中的三个压控振荡器的工作频段分别为：1235.7MHz-1390.5MHz，1391.4MHz-1529.1MHz，1530MHz-1717.2MHz。

进一步的，如图3所示，本发明提供的频率合成器还可以包括：与MCU电连接的数模转换器，以及与数模转换器电连接的控制开关。其中，控制开关与混合相加锁相环中的压控振荡器电连接。

这样一来，MCU即可根据参考频率信息输出串行数据，并送入数模转换器，数模转换器通过运算后，送入控制开关，得到预置电压，加在混合相加锁相环中的压控振荡器上，从而实现快速频率锁定。

优选的，在本发明提供的频率合成器中，低位锁相环中的锁相环芯片的型号为LMX2316，环路滤波器为三阶无源环路滤波器，压控振荡器的型号为MAX2620，MCU的型号为ATMEGA128L-8AU，数模转换器的型号为LTC1660。

当然，以上所述仅为本发明实施例提供的一种具体实现方式，本发明并不限于此。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种频率合成器，其特征在于，包括：微控制单元MCU、高位锁相环、低位锁相环、混合相加锁相环、减法器、低通滤波器、功分器以及放大电路；

其中，所述高位锁相环包括一锁相环芯片、一环路滤波器、以及三个压控振荡器，所述三个压控振荡器的工作频段互不相同；所述锁相环芯片的输出端接所述环路滤波器的输入端，所述环路滤波器的输出端分别与所述三个压控振荡器的输入端相连，所述三个压控振荡器的输出端分别与所述锁相环芯片的射频信号输入端相连，所述三个压控振荡器之一的输出端为所述高位锁相环的输出端；所述MCU的VCO选通信号输出端分别与所述三个压控振荡器的使能信号输入端相连；所述低位锁相环的输出端接所述混合相加锁相环的射频信号输入端；所述混合相加锁相环的输出端接所述功分器的输入端；所述功分器的输出端分别接所述减法器的正输入端以及所述放大电路的输入端，所述高位锁相环的输出端接所述减法器的负输入端；所述减法器的输出端接所述低通滤波器的输入端；所述低通滤波器的输出端接所述混合相加锁相环的参考信号输入端；所述放大电路的输出端为频率合成器的信号输出端。

2.根据权利1所述的频率合成器，其特征在于，所述低位锁相环和所述混合相加锁相环包括：依次电连接的锁相环芯片、环路滤波器以及压控振荡器；在所述低位锁相环中，所述压控振荡器的输出端接所述锁相环芯片的射频信号输入端。

3.根据权利2所述的频率合成器，其特征在于，所述频率合成器还包括：与所述MCU电连接的数模转换器，以及与所述数模转换器电连接的控制开关；所述控制开关与所述混合相加锁相环中的压控振荡器电连接。

4.根据权利要求1所述的频率合成器，其特征在于，所述三个压控振荡器的工作频段分别为：1235.7MHz-1390.5MHz，1391.4MHz-1529.1MHz，1530MHz-1717.2MHz。

5.根据权利要求2所述的频率合成器，其特征在于，所述低位锁相环中的锁相环芯片的型号为LMX2316，环路滤波器为三阶无源环路滤波器，压控振荡器的型号为MAX2620。

6.根据权利要求1所述的频率合成器，其特征在于，所述MCU的型号为ATMEGA128L-8AU。

7.根据权利要求3所述的频率合成器，其特征在于，所述数模转换器的型号为LTC1660。