CN115694475A - 全相参基准信号产生电路、组合电路及控制方法 - Google Patents
全相参基准信号产生电路、组合电路及控制方法 Download PDFInfo
- Publication number
- CN115694475A CN115694475A CN202211715277.3A CN202211715277A CN115694475A CN 115694475 A CN115694475 A CN 115694475A CN 202211715277 A CN202211715277 A CN 202211715277A CN 115694475 A CN115694475 A CN 115694475A
- Authority
- CN
- China
- Prior art keywords
- reference signal
- phase
- output end
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种全相参基准信号产生电路、组合电路及控制方法,该电路包括依次环路连接的锁相环芯片、环路滤波器、电压‑频率器件和交叉选择模块构成的锁相环,由锁相环的射频通道输出端和参考通道输出端作为第一信号输出端和第二信号输出端,由设置于所述电压‑频率器件与所述交叉模块之间的分路器引出第三信号输出端。本发明通过交叉选择可按需选取电压‑频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系,由此,选取第一信号输出端、第二信号输出端或第三信号输出端输出一个或多个全相参考信号,解决了目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
Description
技术领域
本发明涉及频率合成技术领域,尤其涉及到一种全相参基准信号产生电路、组合电路及控制方法。
背景技术
基准信号是用于锁相频率合成的重要基准信号,在直接频率合成或者间接频率合成方面都发挥不可或缺的作用。基准信号产生电路主要功能是对输入信号进行处理,输出具有极低相位噪声的基准信号,并且信号与输入信号相参。随着电子设备快速发展,对锁相频率合成系统提出了更高的功能和指标要求。直接使用晶振信号进行鉴相、参考整数分频鉴相等传统技术无法满足许多新的需求,而需要对鉴相参考信号进行一定处理后更好地服务系统。
CN201920930869.4专利中介绍了一种数字频率合成芯片全相参信号源电路,该专利是基于DDS实现,但DDS存在相位、幅度截断误差以及采样的非线性,杂散较差,限制了其适用范围,另外一个DDS芯片只能实现一路信号,产生多路信号时需要多个DDS芯片,DDS自身的成本高、功耗很大,多路并行后,成本功耗、体积在高密度装备比如机载装备中无法承受的。
行业中还有一种做法,采用触发器或FPGA进行计数式脉冲生成产生多路基准信号,其输出信号相位噪声指标较差,很难达到-145dBc/Hz@1kHz的鉴相参考信号水平,用于频率合成时,相噪指标会恶化。
发明内容
本发明的主要目的在于提供一种全相参基准信号产生电路、组合电路及控制方法,旨在解决目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
为实现上述目的,本发明提供一种全相参基准信号产生电路,所述电路包括依次环路连接的锁相环芯片、环路滤波器、电压-频率器件和交叉选择模块构成的锁相环;其中:
所述锁相环芯片的第一鉴相输出端和第二鉴相输出端连接环路滤波器;
所述环路滤波器的输出端连接所述电压-频率器件的输入端;
所述交叉选择模块的第一输入端连接所述电压-频率器件的输出端,所述交叉选择模块的第二输入端连接射频信号输入端;所述交叉选择的第一输出端连接所述锁相环芯片的射频输入端,所述交叉选择模块的第二输出端连接所述锁相环芯片的参考输入端;
所述锁相环芯片的控制端口连接控制信号输入端;
所述锁相环芯片的射频通道输出端连接所述所述全相参基准信号产生电路的第一信号输出端,所述锁相环芯片的参考通道输出端连接所述全相参基准信号产生电路的第二信号输出端。
所述电路还包括设置于所述电压-频率器件与所述交叉模块之间的分路器,所述分路器的输入端连接所述电压-频率器件的输出端,所述分路器的第一输出端连接所述交叉选择模块的第一输入端,所述分路器的第二输出端连接所述全相参基准信号产生电路的第三信号输出端。
可选的,所述第一信号输出端或所述第二信号输出端在不输出信号时接至匹配负载或断开供电电源。
可选的,所述第三信号输出端在不输出信号时接至匹配负载或不接入分路器。
可选的,所述电压-频率器件采用压控振荡器或压控晶振。
可选的,所述电路还包括分频器,所述分频器的输入端连接所述交叉选择模块的第一输出端,所述分频器的输出端连接所述锁相环芯片的射频输入端。
可选的,所述射频通道输出端与所述全相参基准信号产生电路的第一信号输出端之间设有第一滤波器,所述参考通道输出端与所述全相参基准信号产生电路的第二信号输出端之间设有第二滤波器。
此外,为了实现上述目的,本发明还提供了一种全相参基准信号产生组合电路,包括若干个串联的如上任意一项所述的全相参基准信号产生电路;其中:
位于首位的全相参基准信号产生电路的射频信号输入端接至匹配负载;
位于前一位的全相参基准信号产生电路的第三信号输出端连接至后一位的全相参基准信号产生电路的射频信号输入端。
此外,为了实现上述目的,本发明还提供了一种全相参基准信号产生组合电路,包括分路器和若干个并联的如上任意一项所述的全相参基准信号产生电路;其中:
每个全相参基准信号产生电路的交叉选择模块的第二输入端连接所述分路器的输出端;
所述分路器的输入端连接射频信号输入端。
此外,为了实现上述目的,本发明还提供了一种全相参基准信号产生电路控制方法,用于如上任意一项所述的全相参基准信号产生电路,具体包括:
S101:固定交叉选择模块的模式;
S102:在第一信号输出端、第二信号输出端和第三信号输出端中选择基准信号输出端口;
S103:根据锁相环芯片和电压-频率器件的参数,设置环路滤波器,以使锁相环锁定;
S104:电路加电后,采用控制信号通过控制信号输入端对锁相环进行控制,并建立射频输入端信号频率与参考输入端信号频率之间的函数关系;
S105:在锁相环锁定后,获得第一信号输出端和第二信号输出端输出的频率信号。
此外,为了实现上述目的,本发明还提供了一种全相参基准信号产生电路控制方法,用于如上任意一项所述的全相参基准信号产生电路,具体包括:
S201:固定交叉选择模块的模式;
S202:在第一信号输出端、第二信号输出端和第三信号输出端中选择基准信号输出端口;
S203:电路加电后,配置锁相环的M计数器、A计数器及R计数器,以获得第一信号输出端和第二信号输出端输出的频率信号。
本发明的有益效果:
1、工作频率范围宽:本发明电路具有超宽的工作频率范围,可对DC~3GHz的基准信号进行处理,产生基准信号,如果选择使用分频器,可以扩展至很高的频率。
2、输出频率灵活:可通过控制信号对锁相环内部M计数器、A计数器及R计数器的配置值进行控制,从而实时控制分频比。
3、应用灵活:通过交叉选择可按需选取电压-频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系,可选取输出1、输出2或输出3中的一个或多个输出一个或多个鉴相参考信号;同时滤波器1为可选的滤波器,不选取时,输出1输出信号是具有一定占空比的方波输出,采用滤波器1可以对该方波进行整形;滤波器2与滤波器1同理。
4、低成本:假如采用专利CN201920930869.4中DDS的方式实现,要花本发明5~10倍的价格,除有特殊要求外(输出3输出高指标信号)本发明中的电压-频率器件可以采用低成本、低指标要求的压控振荡器,而无需采用价格昂贵的高指标压控晶振。因而实现成本大幅降低。
5、锁相环的功耗很低,一般不大于100mW,体积也比较小,有利于集成,同时利用一个锁相环可以产生多路相参信号,利用多片锁相环芯片,可以进行功能的扩展,具体可以有串联和并联两种模式,或则二者间进行组合使用。
6、自主可控:本发明所述电路可采用完全国产化器件实现,自主可控。
附图说明
图1为本发明一种全相参基准信号产生电路的结构示意图;
图2为本发明一种全相参基准信号产生组合电路的其一结构示意图;
图3为本发明一种全相参基准信号产生组合电路的其二结构示意图;
图4为本发明全相参基准信号产生电路的设计流程示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面将结合发明实施例中的附图,对发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是发明的一部分实施例,而不是全部的实施例。基于发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于发明保护的范围。
需要说明,发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在,也不在发明要求的保护范围之内。
目前,在相关技术领域,现有基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高。
为了解决这一问题,提出本发明的全相参基准信号产生电路、组合电路及控制方法的各个实施例。本发明提供的全相参基准信号产生电路、组合电路及控制方法通过交叉选择可按需选取电压-频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系,由此,选取第一信号输出端、第二信号输出端或第三信号输出端输出一个或多个鉴相参考信号,解决了目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
本发明实施例提供了一种全相参基准信号产生电路。
本实施例中,所述全相参基准信号产生电路包括依次环路连接的锁相环芯片、环路滤波器、电压-频率器件和交叉选择模块构成的锁相环。
需要说明的是,锁相环芯片的第一鉴相输出端和第二鉴相输出端连接环路滤波器;环路滤波器的输出端连接所述电压-频率器件的输入端;交叉选择模块的第一输入端连接所述电压-频率器件的输出端,所述交叉选择模块的第二输入端连接射频信号输入端;所述交叉选择的第一输出端连接所述锁相环芯片的射频输入端,所述交叉选择模块的第二输出端连接所述锁相环芯片的参考输入端;锁相环芯片的控制端口连接控制信号输入端。
在本实施例中,锁相环芯片的射频通道输出端连接所述所述全相参基准信号产生电路的第一信号输出端,所述锁相环芯片的参考通道输出端连接所述全相参基准信号产生电路的第二信号输出端。
其中,全相参基准信号产生电路还包括设置于所述电压-频率器件与所述交叉模块之间的分路器,所述分路器的输入端连接所述电压-频率器件的输出端,所述分路器的第一输出端连接所述交叉选择模块的第一输入端,所述分路器的第二输出端连接所述全相参基准信号产生电路的第三信号输出端。
在优选的实施例中,第一信号输出端或第二信号输出端在不输出信号时接至匹配负载或断开供电电源,第三信号输出端在不输出信号时接至匹配负载或不接入分路器。
在优选的实施例中,电压-频率器件采用压控振荡器或压控晶振。
在优选的实施例中,电路还包括分频器,所述分频器的输入端连接所述交叉选择模块的第一输出端,所述分频器的输出端连接所述锁相环芯片的射频输入端。
在优选的实施例中,射频通道输出端与全相参基准信号产生电路的第一信号输出端之间设有第一滤波器,所述参考通道输出端与所述全相参基准信号产生电路的第二信号输出端之间设有第二滤波器。
需要说明的是,如图1所示,图1为本发明全相参基准信号产生电路实施例的结构示意图,省略与本申请原理无关的供电等配置电路,对全相参基准信号产生电路进行说明:
以某锁相环芯片(简称锁相环芯片)为核心搭建全相参基准信号产生电路:
1、控制信号由控制端口引入锁相环芯片;
2、锁相环芯片的射频通道输出端和参考信号输出端分别通过滤波器1(可选)和滤波器2(可选)形成输出1和输出2。输出1和输出2都可以作为基准信号输出端,同时输出1和输出2会有所差异,体现在相位噪声等指标。该差异与锁相环固有特性、“基准信号”、“电压-频率器件”及“交叉选择”的设置有关;
3、锁相环芯片的“down”输出端和鉴相器“up”输出端输出至环路滤波器;
4、环路滤波器输出端接至频率-电压器件。电压-频率器件是输出信号频率受控于控制电压的一类器件,包括但不限于压控振荡器和压控晶振。考虑到成本及可实现带宽,无特殊需求条件下,在压控振荡器和压控晶振之间优选压控振荡器。
5、电压-频率器件输出信号经过分路器,一路作为输出3,另一路和射频信号经交叉选择输入锁相环。有两种连接模式:a)电压-频率器件输出信号接至锁相环射频输入端,基准信号接至锁相环参考输入端;b)基准信号接至锁相环射频输入端,电压-频率器件输出信号接至锁相环参考输入端;c)射频信号同时接至锁相环射频输入端和锁相环参考输入端。其中射频输入端支路存在分频器可选,考虑到锁相环射频输入端频率的限制,增加分频器用于扩展电压频率器件或者射频输入信号的频率范围,让使用更灵活。
6、锁相环芯片、环路滤波器、电压-频率器件及交叉选择共同构成锁相环路,在基准信号及控制信号配合下工作,在开环或闭环工作模式下输出参考信号。
在另一实施例中,如图2所示,提供一种全相参基准信号产生组合电路,包括若干个串联的如上所述的全向参基准信号产生电路。
具体而言,全相参基准信号产生组合电路中,位于首位的全相参基准信号产生电路的射频信号输入端接至匹配负载;位于前一位的全相参基准信号产生电路的第三信号输出端连接至后一位的全相参基准信号产生电路的射频信号输入端。
在又一实施例中,如图3所示,提供一种全相参基准信号产生组合电路,包括分路器和若干个并联的如上所述的全相参基准信号产生电路。
具体而言,每个全相参基准信号产生电路的交叉选择模块的第二输入端连接所述分路器的输出端;所述分路器的输入端连接射频信号输入端。
在另一实施例中,提供一种全相参基准信号产生电路控制方法,用于如上所述的全相参基准信号产生电路。具体包括:
S101:固定交叉选择模块的模式;
S102:在第一信号输出端、第二信号输出端和第三信号输出端中选择基准信号输出端口;
S103:根据锁相环芯片和电压-频率器件的参数,设置环路滤波器,以使锁相环锁定;
S104:电路加电后,采用控制信号通过控制信号输入端对锁相环进行控制,并建立射频输入端信号频率与参考输入端信号频率之间的函数关系;
S105:在锁相环锁定后,获得第一信号输出端和第二信号输出端输出的频率信号。
具体而言,本实施例全相参基准信号产生电路控制方法采用闭环工作模式,包括如下具体实现步骤:
1、固定交叉选择模式,设置为上述全相参基准信号产生电路记载的所述a)模式、b)模式和c)模式。
2、选择基准信号输出端口,可选择输出1、输出2及输出3中的一个或多个输出信号;优选地,输出1和输出2中不使用的输出端口接至匹配负载或断开其供电电源,不使用输出3时将输出3接至匹配负载或不使用分路器,通过以上选择,可以同时输出1~3路不同频率的全相参信号。
3、配合锁相环芯片及电压-频率器件参数,设计环路滤波器,使锁相环路可锁定。
4、电路加电后,采用控制信号通过控制端口对锁相环进行控制,建立锁相环射频输入端信号频率Fv与参考输入端频率Fref之间确定的函数关系,如公式1。
公式1:Fv=FM,A,R(Fref)
M:锁相环的M计数器配置值,A:锁相环2的A计数器配置值,R:锁相环的R计数器配置值。M、A、R均为多比特的计数器,配置不同的M、A、R值,可以获得灵活的频率输出。
注:锁相环芯片的使用方法、环路滤波器的设计等属于通用技术,有大量教材可供参考,在此不再详述;寄存器配置可参考相关公司类似产品资料。
5、锁相环路锁定后,输出1输出信号的主频率为Fout1,输出2输出信号的主频率为Fout2,如公式2和公式3。
公式2:Fout1=FR(Fref)
公式3:Fout2= FM,A(Fv)
可以通过控制信号对锁相环内部的R、M、A进行配置,得到不同的输出频率值。
在又一实施例中,提供一种全相参基准信号产生电路控制方法,用于如上所述的全相参基准信号产生电路。具体包括:
S201:固定交叉选择模块的模式;
S202:在第一信号输出端、第二信号输出端和第三信号输出端中选择基准信号输出端口;
S203:电路加电后,配置锁相环的M计数器、A计数器及R计数器,以获得第一信号输出端和第二信号输出端输出的频率信号。
具体而言,本实施例全相参基准信号产生电路控制方法采用开环工作模式,开环工作模式相比于闭环工作模式:省略过程3;过程4中不必建立公式1所描述的函数关系;直接按需配置锁相环的M计数器、A计数器及R计数器,使对应输出端口所输出信号获得公式2及公式3所描述的输出频率。
本实施例提供一种全相参基准信号产生电路、组合电路及控制方法,通过交叉选择可按需选取电压-频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系,由此,选取第一信号输出端、第二信号输出端或第三信号输出端输出一个或多个鉴相参考信号,解决了目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
为了更清楚的解释本申请,提出一种全相参基准信号产生电路的具体实例。
参阅图4,图4为本实施例以进口器材PE公司的锁相环芯片为例的全相参基准信号产生电路的设计流程示意图。
在本实施例中,针对该锁相环芯片,其引脚39对应参考通道输出端,引脚30对应射频通道输出端,引脚37和36分别对应鉴相器“up”和“down”输出端,引脚42对应参考输入端,引脚27对应射频输入端,根据输出路数的要求,选择一路或者多路输出。
根据频率范围,选择合适的端口输出,建立锁相环射频输入端信号频率Fv与参考输入端频率Fref之间的函数关系(公式1):
Fv=[10×(M+1)+A] ×Fref / (R+1),或者Fv=(M+1)×Fref / (R+1),通过16引脚选择,M、A、R三个值可以根据锁相环芯片的手册进行配置。
输出1输出信号的主频率为Fout1,输出2输出信号的主频率为Fout2,
Fout1= Fref /(R+1)。
Fout2=Fv/[10×(M+1)+A],或Fout2=Fv/(M+1)。
电路加电后,调整电路正常工作,通过控制器件对锁相环进行控制,可以得到想要的输出信号。
本实施例可以同时输出多路相参的低相噪信号,射频信号输入优选高质量的信号。以高稳的100MHz为基准信号,可以同时实现输出10MHz、20MHz、50MHz全相参基准信号。输出的参考型号具有优于-146dBc/Hz@1kHz、-151dBc/Hz@10kHz&100kHz的相位噪声指标,为后级锁相功能模块提供了高质量的鉴相基准。通过改变工作模块式,利用本发明所述输出3,为系统数字模块提供了500MHz工作时钟,进一步提升了电路功能,降本增效。
以上仅为发明的优选实施例,并非因此限制发明的专利范围,凡是利用发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在发明的专利保护范围内。
Claims (10)
1.一种全相参基准信号产生电路,其特征在于,所述电路包括依次环路连接的锁相环芯片、环路滤波器、电压-频率器件和交叉选择模块构成的锁相环;其中:
所述锁相环芯片的第一鉴相输出端和第二鉴相输出端连接环路滤波器;
所述环路滤波器的输出端连接所述电压-频率器件的输入端;
所述交叉选择模块的第一输入端连接所述电压-频率器件的输出端,所述交叉选择模块的第二输入端连接射频信号输入端;所述交叉选择的第一输出端连接所述锁相环芯片的射频输入端,所述交叉选择模块的第二输出端连接所述锁相环芯片的参考输入端;
所述锁相环芯片的控制端口连接控制信号输入端;
所述锁相环芯片的射频通道输出端连接所述所述全相参基准信号产生电路的第一信号输出端,所述锁相环芯片的参考通道输出端连接所述全相参基准信号产生电路的第二信号输出端;
所述电路还包括设置于所述电压-频率器件与所述交叉模块之间的分路器,所述分路器的输入端连接所述电压-频率器件的输出端,所述分路器的第一输出端连接所述交叉选择模块的第一输入端,所述分路器的第二输出端连接所述全相参基准信号产生电路的第三信号输出端。
2.如权利要求1所述的全相参基准信号产生电路,其特征在于,所述第一信号输出端或所述第二信号输出端在不输出信号时接至匹配负载或断开供电电源。
3.如权利要求1所述的全相参基准信号产生电路,其特征在于,所述第三信号输出端在不输出信号时接至匹配负载或不接入分路器。
4.如权利要求1所述的全相参基准信号产生电路,其特征在于,所述电压-频率器件采用压控振荡器或压控晶振。
5.如权利要求1所述的全相参基准信号产生电路,其特征在于,所述电路还包括分频器,所述分频器的输入端连接所述交叉选择模块的第一输出端,所述分频器的输出端连接所述锁相环芯片的射频输入端。
6.如权利要求1所述的全相参基准信号产生电路,其特征在于,所述射频通道输出端与所述全相参基准信号产生电路的第一信号输出端之间设有第一滤波器,所述参考通道输出端与所述全相参基准信号产生电路的第二信号输出端之间设有第二滤波器。
7.一种全相参基准信号产生组合电路,其特征在于,包括若干个串联的如权利要求1-6任意一项所述的全相参基准信号产生电路;其中:
位于首位的全相参基准信号产生电路的射频信号输入端接至匹配负载;
位于前一位的全相参基准信号产生电路的第三信号输出端连接至后一位的全相参基准信号产生电路的射频信号输入端。
8.一种全相参基准信号产生组合电路,其特征在于,包括分路器和若干个并联的如权利要求1-6任意一项所述的全相参基准信号产生电路;其中:
每个全相参基准信号产生电路的交叉选择模块的第二输入端连接所述分路器的输出端;
所述分路器的输入端连接射频信号输入端。
9.一种全相参基准信号产生电路控制方法,其特征在于,用于如权利要求1-6任意一项所述的全相参基准信号产生电路,具体包括:
S101:固定交叉选择模块的模式;
S102:在第一信号输出端、第二信号输出端和第三信号输出端中选择基准信号输出端口;
S103:根据锁相环芯片和电压-频率器件的参数,设置环路滤波器,以使锁相环锁定;
S104:电路加电后,采用控制信号通过控制信号输入端对锁相环进行控制,并建立射频输入端信号频率与参考输入端信号频率之间的函数关系;
S105:在锁相环锁定后,获得第一信号输出端和第二信号输出端输出的频率信号。
10.一种全相参基准信号产生电路控制方法,其特征在于,用于如权利要求1-6任意一项所述的全相参基准信号产生电路,具体包括:
S201:固定交叉选择模块的模式;
S202:在第一信号输出端、第二信号输出端和第三信号输出端中选择基准信号输出端口;
S203:电路加电后,配置锁相环的M计数器、A计数器及R计数器,以获得第一信号输出端和第二信号输出端输出的频率信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211715277.3A CN115694475B (zh) | 2022-12-30 | 2022-12-30 | 全相参基准信号产生电路、组合电路及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211715277.3A CN115694475B (zh) | 2022-12-30 | 2022-12-30 | 全相参基准信号产生电路、组合电路及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115694475A true CN115694475A (zh) | 2023-02-03 |
CN115694475B CN115694475B (zh) | 2023-03-14 |
Family
ID=85057012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211715277.3A Active CN115694475B (zh) | 2022-12-30 | 2022-12-30 | 全相参基准信号产生电路、组合电路及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115694475B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117081583A (zh) * | 2023-10-17 | 2023-11-17 | 成都世源频控技术股份有限公司 | 一种提高相位噪声的频率源 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1209692A (zh) * | 1997-05-30 | 1999-03-03 | 日本电气株式会社 | 时钟发生器 |
US20060145768A1 (en) * | 2004-12-30 | 2006-07-06 | Lucent Technologies, Inc. | Selectively pretuning and updating a phase lock loop |
CN106788421A (zh) * | 2016-12-30 | 2017-05-31 | 陕西烽火电子股份有限公司 | 一种频率合成器 |
CN111133681A (zh) * | 2016-12-30 | 2020-05-08 | 华为技术有限公司 | 具有电荷泵斩波功能的差分pll |
-
2022
- 2022-12-30 CN CN202211715277.3A patent/CN115694475B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1209692A (zh) * | 1997-05-30 | 1999-03-03 | 日本电气株式会社 | 时钟发生器 |
US20060145768A1 (en) * | 2004-12-30 | 2006-07-06 | Lucent Technologies, Inc. | Selectively pretuning and updating a phase lock loop |
CN106788421A (zh) * | 2016-12-30 | 2017-05-31 | 陕西烽火电子股份有限公司 | 一种频率合成器 |
CN111133681A (zh) * | 2016-12-30 | 2020-05-08 | 华为技术有限公司 | 具有电荷泵斩波功能的差分pll |
Non-Patent Citations (3)
Title |
---|
M. HOROWITZ等: ""PLL design for a 500 MB/s interface"" * |
张文锋 等: ""一种基于双环小数分频锁相的低杂散频综设计"" * |
陈家清: ""基于链式混频锁相技术的低相噪频率合成器设计与实现"" * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117081583A (zh) * | 2023-10-17 | 2023-11-17 | 成都世源频控技术股份有限公司 | 一种提高相位噪声的频率源 |
CN117081583B (zh) * | 2023-10-17 | 2024-02-13 | 成都世源频控技术股份有限公司 | 一种提高相位噪声的频率源 |
Also Published As
Publication number | Publication date |
---|---|
CN115694475B (zh) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105262486B (zh) | 一种x波段频率合成器 | |
CN115694475B (zh) | 全相参基准信号产生电路、组合电路及控制方法 | |
US7616063B1 (en) | Frequency synthesizer using a phase-locked loop and single side band mixer | |
KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티-모듈러스 분할기 | |
CN103733528B (zh) | 集成电路上的核之间的时钟共享 | |
CN104393871A (zh) | 一种dds上变频后驱动锁相环的频率综合器 | |
CN102237890B (zh) | 一种集成射频收发机电路及其产生数字时钟信号的方法 | |
KR20060122541A (ko) | 주파수 분주기 및 이를 이용한 위상 동기 루프 장치 | |
CN105049035A (zh) | 一种多模式小型化低相噪宽带点频合成电路及方法 | |
CN201541235U (zh) | 微波信号源模块 | |
CN110289858B (zh) | 一种宽带细步进捷变频合系统 | |
CN105553475B (zh) | 基于数字分频与谐波混频的高频点频源合成电路 | |
CN117081583B (zh) | 一种提高相位噪声的频率源 | |
CN102946249A (zh) | 一种频率综合器 | |
CN106549667B (zh) | 数字小数分频器及其分频方法 | |
CN207184459U (zh) | 一种宽带捷变频频率源 | |
CN106656049B (zh) | 一种高性能频率合成器 | |
CN117411478A (zh) | 一种具有防错锁功能的低相噪混频锁相电路 | |
CN1951014B (zh) | 用于可编程时钟发生器的设备和方法 | |
CN110729996B (zh) | 一种小型化两次锁相的锁相环电路及方法 | |
CN205092849U (zh) | 一种x波段频率合成器 | |
CN204836137U (zh) | 频率综合器 | |
CN202978896U (zh) | 组合宽带快速跳频源 | |
CN204103898U (zh) | 一种频率合成器 | |
CN101316112A (zh) | 应用于跳频系统的频率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |