CN105553475B - 基于数字分频与谐波混频的高频点频源合成电路 - Google Patents
基于数字分频与谐波混频的高频点频源合成电路 Download PDFInfo
- Publication number
- CN105553475B CN105553475B CN201510961139.7A CN201510961139A CN105553475B CN 105553475 B CN105553475 B CN 105553475B CN 201510961139 A CN201510961139 A CN 201510961139A CN 105553475 B CN105553475 B CN 105553475B
- Authority
- CN
- China
- Prior art keywords
- frequency
- circuit
- filtering
- mixer
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002156 mixing Methods 0.000 title claims abstract description 23
- 238000001914 filtration Methods 0.000 claims abstract description 38
- 230000003321 amplification Effects 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000003786 synthesis reaction Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种基于数字分频与谐波混频的高频点频源合成电路，包括基准频点和合成电路，基准频点与合成电路相连，合成电路包括依次相连接倍频功分电路、锁相环路和谐波混频电路，谐波混频电路连接有第一放大滤波电路，第一放大滤波电路连接有高频点频源输出端。本发明提供的高频点频源合成电路在获得超低相噪点频源的基础上获得了高指标的相位噪声，实现了3GHz至10GHz带宽内全频段的覆盖，极大限度的节约了电路的成本。本发明要得到高频点频源，针对不同的频点，具体到锁相环路的输出为固定的频点，因此，锁相环路中的数字频率合成器和计数分频器的分频比均为固定值，将分频比都固化到CPLD芯片中，实现零控制合成高频可变点频源。
Description
技术领域
本发明涉及高频点频源合成领域，具体涉及基于数字分频与谐波混频的高频点频源合成电路。
背景技术
现阶段的各种高频点频源设计中，对点频源的种类需求越来越多。同时，对点频源的相位噪声、体积和成本提出了更高的要求。
目前的点频源设计中，主要通过两种方案获得：
第一种为选用高指标的基准频点(通常为100MHz)，通过N1次整数倍频与N2次整数分频，获得想要的频点。但是，这种方法获得的频点比较规则，与基准频点有一定的整数倍关系，很难获得频率分辨率达1Hz的频率可变点频源，同时，直接倍频的方式实现的频率近远端噪声都会比较高。想要获得高相位噪声的指标，后端需要添加窄带滤波器进行滤波。通常，在100MHz以下的窄带滤波，可借助高Q值的晶体滤波器来实现。而在300MHz以上的微波波段，高Q值的声表面技术可以实现对信号的窄带滤波。目前国内声表面滤波器最高频率能做到2.5GHz，因此想要获得3GHz至10GHz范围内的高相位噪声的点频源，首先应该获得2.5GHz以下的频率，之后通过滤波倍频获得。但是，这种滤波器体积大，成本高，针对不同的点频，需要进行定制，通用性低。
第二种方案为选用高指标的基准频点(通常为100MHz)和一个窄带VCO，通过单环锁相的方式获得。锁相环电路主要由鉴相器(PD)、环路滤波器(LPF)、压控振荡器(VCO)和计数分频器(N)组成。电路设计中首先将VCO的输出信号经计数器分频，输入到鉴相器。鉴相器中也同时输入基准信号，鉴相器输出与两种信号相位移成正比的误差信号。LPF将PD输出的脉冲误差信号转换为直流信号，并送至VCO的输入端调节VCO的输出频率，当分频器的信号与参考信号一致时，VCO输出稳定。这种方法获得的点频，其输出频率近端(环路带宽以内)相噪由参考决定，远端(环路带宽以外)相噪由VCO决定，远端噪声会比第一种方案的噪声低。根据相噪恶化公式，相位噪声以20lgN的关系恶化，因此，对于高频段的点频源，使用这种方法近端很难获得理想的相噪指标，而且，此种方案受限于窄带VCO的带宽，很难实现5GHz至10GHz带宽内全频段的覆盖，如果选用宽带的VCO产生高频点频，增加了电路成本，同时造成资源浪费。
发明内容
针对现有的获得高频点频源的方案中存在的频率分辨率不够，成本过高，很难实现5GHz至10GHz带宽内全频段的覆盖的问题，本发明提供了一种基于数字分频与谐波混频的高频点频源合成电路。
本发明采用以下的技术方案：
基于数字分频与谐波混频的高频点频源合成电路，包括基准频点和合成电路，基准频点与合成电路相连，所述合成电路包括依次相连接倍频功分电路、锁相环路和谐波混频电路，谐波混频电路连接有第一放大滤波电路，第一放大滤波电路连接有高频点频源输出端。
优选地，所述倍频功分电路包括十六倍频器，十六倍频器连接有第二放大滤波电路，第二放大滤波电路连接有第一功分器，第一功分器连接有第二功分器。
优选地，所述锁相环路包括数字频率合成器，数字频率合成器连接有第三放大滤波电路，第三放大滤波电路连接有第一混频器，第一混频器连接有计数分频器，计数分频器连接有鉴相器，鉴相器连接有环路滤波器，环路滤波器连接有压控振荡器，压控振荡器连接有第三功分器，第三功分器连接有第四放大滤波电路，第四放大滤波电路连接有第二混频器，第二混频器连接有第五放大滤波电路，第五放大滤波电路与鉴相器相连；所述第一功分器与数字频率合成器相连，第二功分器分别与第一混频器和第二混频器相连。
优选地，所述谐波混频电路包括谐波分频倍频电路、第三混频器和第四混频器，所述谐波分频倍频电路分为第一支路、第二支路和第三支路，第一支路、第二支路和第三支路均由分频器和倍频器组成，第一支路和第二支路均与第三混频器相连，第三支路与第四混频器相连，第三混频器与第四混频器相连，第四混频器与第一放大滤波电路相连；所述第三功分器还分别与谐波分频倍频电路中的三个支路相连。
优选地，所述基准频点的频率为100MHz，所述第二混频器为肖特基势垒二极管混频器。
本发明具有的有益效果是：
100MHz基准频点经过倍频放大电路后，产生1.6GHz信号，经过两个功分器后，分为三路1.6GHz信号，第一路1.6GHz信号经过数字频率合成器后与第二路1.6GHz信号进行混频作为环路的反馈信号，压控振荡器与第三路1.6GHz信号的二次谐波进行混频，作为环路的参考信号与反馈信号的N.F分频信号进行环路鉴相，当环路锁定后，输出的信号频率范围为3215.80MHz至3281.28MHz。锁相环路的输出信号经谐波分频倍频电路，产生锁相环路输出信号的N1、N2和1/64倍次信号后，经过两次混频后可以产生5GHz至10GHz全带宽内的任意频点，再经二分频器扩频后，可得到3GHz至10GHz内的任意频点，频点的分辨率可达到1Hz，同时相位噪声小于等于-120dBc@10kHz。本发明提供的高频点频源合成电路在获得超低相噪点频源的基础上获得了高指标的相位噪声，实现了3GHz至10GHz带宽内全频段的覆盖，极大限度的节约了电路的成本。本发明要得到高频点频源，针对不同的频点，具体到锁相环路的输出为固定的频点，因此，锁相环路中的数字频率合成器和计数分频器的分频比均为固定值，将数字频率合成器和计数分频器的分频比都固化到CPLD芯片中，通过上电实现自动加载，无需上位机进行控制，实现零控制合成高频可变点频源。
附图说明
图1为倍频功分电路的结构示意图。
图2为锁相环路和谐波混频电路的结构示意图。
具体实施方式
下面结合附图对本发明进行具体的说明：
结合图1和图2，基于数字分频与谐波混频的高频点频源合成电路，包括基准频点和合成电路，基准频点的频率为100MHz，基准频点与合成电路相连。合成电路包括依次相连接倍频功分电路、锁相环路和谐波混频电路，谐波混频电路连接有第一放大滤波电路18，第一放大滤波电路18连接有高频点频源输出端。
其中，倍频功分电路包括十六倍频器1，十六倍频器1连接有第二放大滤波电路2，第二放大滤波电路2连接有第一功分器3，第一功分器3连接有第二功分器4。100MHz基准频点经过倍频功分电路后，第一功分器3输出第一路1.6GHz信号，第二功分器4输出第二路1.6GHz信号和第三路1.6GHz信号。
锁相环路包括数字频率合成器5，数字频率合成器5连接有第三放大滤波电路6，第三放大滤波电路6连接有第一混频器7，第一混频器7连接有计数分频器8，计数分频器8连接有鉴相器9，鉴相器9连接有环路滤波器10，环路滤波器10连接有压控振荡器11，压控振荡器11连接有第三功分器12，第三功分器12连接有第四放大滤波电路13，第四放大滤波电路13连接有第二混频器14，第二混频器14连接有第五放大滤波电路15，第五放大滤波电路15与鉴相器9相连。第二混频器14为肖特基势垒二极管混频器，利用其非线性特性进行谐波混频。
第一功分器3与数字频率合成器5相连，将第一路1.6GHz信号送入数字频率合成器中。第二功分器4分别与第一混频器7和第二混频器14相连，第二路1.6GHz信号送入第一混频器7中，第三路1.6GHz信号送入第二混频器14中。
谐波混频电路包括谐波分频倍频电路19、第三混频器16和第四混频器17，所述谐波分频倍频电路19分为第一支路、第二支路和第三支路，第一支路、第二支路和第三支路均由不同分频比的分频器和不同倍频次数的倍频器组成，第一支路和第二支路均与第三混频器16相连，第三支路与第四混频器17相连，第三混频器16与第四混频器17相连，第四混频器17与第一放大滤波电路18相连。
第三功分器12还分别与谐波分频倍频电路19中的三个支路相连，第三功分器12输出的环路锁相信号为Fs，环路锁相信号Fs送入谐波分频倍频电路19中的三个支路后，第一支路产生Fs的N1倍次频率信号，第二支路产生Fs的1/64倍次频率信号，第三支路产生Fs的N2倍次频率信号；其中，N1的取值分别为1/16或1/8或3/16或1/4，N2的取值分别为3/2或2或5/2或3。
第一路1.6GHz信号F1送入数字频率合成器5，再经过第三放大滤波电路6后，产生频率范围为104MHz至130MHz的信号，此信号跟第二路1.6GHz信号F2进行混频，产生频率范围为1704MHz至1730MHz的信号作为锁相环路的反馈信号，反馈信号送入计数分频器8中进行分频，再送入鉴相器9，压控振荡器11的输出信号经过功分器12和第四放大滤波电路13送入第二混频器14中，第二混频器14中同时输入第三路1.6GHz信号F3，第二混频器14中混频完成后，产生锁相环路的参考信号，参考信号的频率范围为15.80MHz至81.28MHz，参考信号送入鉴相器9中与反馈信号进行鉴相，产生的误差电流通过环路滤波器10转换为调谐电压调谐压控振荡器11的输出频率直到环路锁定，当环路锁定之后，锁相环路的输出信号Fs的频率范围为3215.80MHz至3281.28MHz。
输出信号Fs送入谐波分频倍频电路后，分别产生Fs的N1次、N2次和1/64倍次频率信号，经过第三混频器16和第四混频器17两次混频，再经过第一放大滤波电路18，可得到频率范围为5GHz至10GHz内的任意点频Fout，且频率分辨率达1Hz，通过增加二分频器，最终可获得3GHz至10GHz范围内的任意点频的。Fout的计算公式为：
公式1：
如果想要得到的点频为9560MHz，Fout为9560MHz，取N2为3，取N1为-1/16，1/64倍次取正进行混频，带入公式1中，得到对应频点值Fs为3237.248677MHz，然后通过设置锁相环路中数字频率合成器和计数分频器的分频比，最终通过环路锁定得到想要的频点值Fs，然后通过谐波混频电路，得到9560MHz的点频源输出。
本发明提供的高频点频源合成电路在获得超低相噪点频源的基础上获得了高指标的相位噪声，实现了3GHz至10GHz带宽内全频段的覆盖，极大限度的节约了电路的成本。本发明要得到高频点频源，针对不同的频点，具体到锁相环路的输出为固定的频点，因此，锁相环路中的数字频率合成器和计数分频器的分频比均为固定值，将数字频率合成器和计数分频器的分频比都固化到CPLD芯片中，通过上电实现自动加载，无需上位机进行控制，实现零控制合成高频可变点频源。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。
Claims (2)
1.基于数字分频与谐波混频的高频点频源合成电路，其特征在于，包括基准频点和合成电路，基准频点与合成电路相连，所述合成电路包括依次相连接倍频功分电路、锁相环路和谐波混频电路，谐波混频电路连接有第一放大滤波电路，第一放大滤波电路连接有高频点频源输出端；
所述倍频功分电路包括十六倍频器，十六倍频器连接有第二放大滤波电路，第二放大滤波电路连接有第一功分器，第一功分器连接有第二功分器；
所述锁相环路包括数字频率合成器，数字频率合成器连接有第三放大滤波电路，第三放大滤波电路连接有第一混频器，第一混频器连接有计数分频器，计数分频器连接有鉴相器，鉴相器连接有环路滤波器，环路滤波器连接有压控振荡器，压控振荡器连接有第三功分器，第三功分器连接有第四放大滤波电路，第四放大滤波电路连接有第二混频器，第二混频器连接有第五放大滤波电路，第五放大滤波电路与鉴相器相连；所述第一功分器与数字频率合成器相连，第二功分器分别与第一混频器和第二混频器相连；
所述谐波混频电路包括谐波分频倍频电路、第三混频器和第四混频器，所述谐波分频倍频电路分为第一支路、第二支路和第三支路，第一支路、第二支路和第三支路均由分频器和倍频器组成，第一支路和第二支路均与第三混频器相连，第三支路与第四混频器相连，第三混频器与第四混频器相连，第四混频器与第一放大滤波电路相连；所述第三功分器还分别与谐波分频倍频电路中的三个支路相连。
2.根据权利要求1所述的基于数字分频与谐波混频的高频点频源合成电路，其特征在于，所述基准频点的频率为100MHz，所述第二混频器为肖特基势垒二极管混频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510961139.7A CN105553475B (zh) | 2015-12-18 | 2015-12-18 | 基于数字分频与谐波混频的高频点频源合成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510961139.7A CN105553475B (zh) | 2015-12-18 | 2015-12-18 | 基于数字分频与谐波混频的高频点频源合成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105553475A CN105553475A (zh) | 2016-05-04 |
| CN105553475B true CN105553475B (zh) | 2018-11-20 |
Family
ID=55832440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510961139.7A Expired - Fee Related CN105553475B (zh) | 2015-12-18 | 2015-12-18 | 基于数字分频与谐波混频的高频点频源合成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105553475B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105978562B (zh) * | 2016-05-12 | 2019-02-05 | 中国电子科技集团公司第四十一研究所 | 超低相噪和超高频率分辨率的高频窄带合成源电路及方法 |
| CN107196653B (zh) * | 2017-04-18 | 2020-04-21 | 中国电子科技集团公司第四十一研究所 | 一种宽带低相噪频率合成装置 |
| CN113193869B (zh) * | 2021-05-10 | 2024-04-05 | 中国科学院国家授时中心 | 一种基于声表面滤波器的超低相噪频率综合器 |
| CN117116245B (zh) * | 2023-10-18 | 2024-01-30 | 武汉海微科技有限公司 | 声音信号的谐波生成方法、装置、设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102780490A (zh) * | 2012-08-14 | 2012-11-14 | 武汉滨湖电子有限责任公司 | 一种dds直接形成式的超宽带调频信号产生电路及方法 |
| US8749282B1 (en) * | 2013-01-02 | 2014-06-10 | Ganesh Ramaswamy Basawapatna | Translational phase lock loop and synthesizer that eliminates dividers |
| CN105141310A (zh) * | 2015-09-07 | 2015-12-09 | 东南大学 | 多环宽带低相噪频率合成器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2926456A4 (en) * | 2012-11-29 | 2016-08-03 | Nanowave Technologies Inc | SYNTHESIS WITH LOW FAULT AND PROCEDURE |
-
2015
- 2015-12-18 CN CN201510961139.7A patent/CN105553475B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102780490A (zh) * | 2012-08-14 | 2012-11-14 | 武汉滨湖电子有限责任公司 | 一种dds直接形成式的超宽带调频信号产生电路及方法 |
| US8749282B1 (en) * | 2013-01-02 | 2014-06-10 | Ganesh Ramaswamy Basawapatna | Translational phase lock loop and synthesizer that eliminates dividers |
| CN105141310A (zh) * | 2015-09-07 | 2015-12-09 | 东南大学 | 多环宽带低相噪频率合成器 |
Non-Patent Citations (3)
| Title |
|---|
| Ka波段频率合成器研究;梁木生;《中国优秀硕士学位论文全文数据库信息科技辑》;20090415(第04期);第6-7页 * |
| W波段低相噪锁相频综技术研究;马海虹;《中国博士学位论文全文数据库基础科学辑》;20070915(第03期);第68-69页 * |
| 高精度频率综合与传递关键技术;赵文宇;《中国博士学位论文全文数据库信息科技辑》;20151015(第10期);第35页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105553475A (zh) | 2016-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108736889B (zh) | 低杂散\低相噪频率综合器 | |
| CN105429641B (zh) | 一种防错锁高性能宽带微波频率合成器 | |
| US8890590B1 (en) | Wideband frequency synthesizer and frequency synthesizing method thereof | |
| CN105553475B (zh) | 基于数字分频与谐波混频的高频点频源合成电路 | |
| CN105978562B (zh) | 超低相噪和超高频率分辨率的高频窄带合成源电路及方法 | |
| CN106067815B (zh) | 一种基于dds和小数分频锁相环的频率合成器 | |
| CN103490777A (zh) | 低杂散频率合成器 | |
| CN105375922B (zh) | 一种用于微型原子钟的微波信号源 | |
| CN104467835A (zh) | 一种具有捷变频和低相噪的频率源 | |
| CN102237890B (zh) | 一种集成射频收发机电路及其产生数字时钟信号的方法 | |
| CN105227183B (zh) | 一种低杂散的捷变频率源 | |
| CN113541678A (zh) | 一种双环混频锁相电路、装置及锁相方法 | |
| CN117081583B (zh) | 一种提高相位噪声的频率源 | |
| US20080258833A1 (en) | Signal Generator With Directly-Extractable Dds Signal Source | |
| CN105634483A (zh) | 一种用于汞离子微波频标的毫米波频率源 | |
| CN110729996B (zh) | 一种小型化两次锁相的锁相环电路及方法 | |
| CN205647494U (zh) | 一种超宽带低相噪低杂散频率合成器 | |
| JP2016006950A (ja) | 周波数シンセサイザ | |
| CN117081588A (zh) | 一种宽带低相噪捷变频率合成器及其信号合成方法 | |
| CN109412591B (zh) | 一种x波段细步进频综生成方法及系统 | |
| CN208226994U (zh) | 一种宽带细步进低噪声频率源 | |
| CN105553468A (zh) | 一种低相位噪声的参考源 | |
| CN113162617B (zh) | 一种低相噪x波段频率源及其调制方法 | |
| CN111835340B (zh) | 一种细步进宽带pll驱动pll的双环频率源 | |
| CN211239828U (zh) | 一种X波段10Hz步进低杂散频率源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181120 Termination date: 20201218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |