CN116827340A - 一种频率综合器及其频率合成方法 - Google Patents

Abstract

本方案提供了一种频率综合器及其频率合成方法，解决现有方案中频率综合器的指标优化不全面的问题。该频率综合器包括：基频谐波信号产生单元、参考输入信号产生单元、反馈信号产生单元及集成锁相环单元；参考输入信号产生单元基于滤波后的基频谐波信号得到第一本振信号，并基于滤波后的基频谐波信号进行DDS处理得到低频信号，再对低频信号和第一本振信号混频和滤波后得到集成锁相环单元的参考输入信号；反馈信号产生单元基于基频谐波信号得到第二本振信号，并利用第二本振信号对集成锁相环单元输出的射频信号混频和滤波处理后得到集成锁相环单元的反馈信号；集成锁相环单元基于参考输入信号和反馈信号进行射频信号输出。

Description

一种频率综合器及其频率合成方法

技术领域

本发明属于无线通信系统中的频率合成技术，具体涉及一种频率综合器及其频率合成方法。

背景技术

当代电子系统中，常用到上下变频器，频率综合器作为上下变频器中的本振源，是变频器中的核心组成部分，其技术指标直接决定了雷达、电子对抗、通信、仪器仪表等电子系统的整机性能指标。随着超宽带雷达、电子对抗、侦测测向技术的快速发展，高性能频率综合器已经成为技术发展的重要领域和方向之一。频率综合器的核心指标为分辨率、杂波、相位噪声、频率范围、变频时间。

目前常用的频率合成技术主要有直接频率合成技术、直接数字频率合成技术和间接频率合成技术。直接频率合成技术性能指标最好，但方案复杂，需要通过若干次倍频、混频。且局限性大，覆盖频率范围不宽，分辨率不可调。直接数字频率合成技术(DDS)具有很高的分辨率，并且具有与直接频率合成技术相当的相位噪声性能，但输出频率低，且输出较高频率时杂波特性差。间接频率合成技术(锁相环)输出频率范围大，分辨率可以较高，但输出高分辨率信号时杂波特性差，相位噪声性能较差。

在现有技术方案下，常常只能针对其中一两个指标进行优化，无法实现全面优化。例如，在CN109981100A中公开了一种嵌入混频器的低相位噪声锁相环结构，它只针对相位噪声做了优化，且需要额外的信号输入。

发明内容

本发明提供了一种频率综合器及其频率合成方法，解决现有方案中频率综合器的指标优化不全面的问题。

为实现上述目标，本发明采取如下技术方案实现：

本发明实施例提供了一种频率综合器，包括：

基频谐波信号产生单元、参考输入信号产生单元、反馈信号产生单元及集成锁相环单元；

基频谐波信号产生单元的输出端与参考输入信号产生单元和反馈信号产生单元的输入端分别相连，参考输入信号产生单元和反馈信号产生单元的输出端和集成锁相环单元的输入端相连，集成锁相环单元的输出端与反馈信号产生单元的输入端相连；

基频谐波信号产生单元产生的基频谐波信号发送至参考输入信号产生单元和反馈信号产生单元；

参考输入信号产生单元基于滤波后的基频谐波信号得到第一本振信号，并基于滤波后的基频谐波信号进行DDS处理得到小步进高分辨率的低频信号，再对低频信号和第一本振信号混频和滤波后得到集成锁相环单元的参考输入信号；

反馈信号产生单元基于基频谐波信号得到第二本振信号，并利用第二本振信号对集成锁相环单元输出的射频信号混频和滤波处理后得到集成锁相环单元的反馈信号；

集成锁相环单元基于参考输入信号和反馈信号进行射频信号输出。

优选地，基频谐波信号产生单元包括：相连的晶振和谐波发生器，谐波发生器的输出端与参考输入信号产生单元和反馈信号产生单元的输入端分别相连，谐波发生器基于晶振提供的基频信号的产生基频谐波信号。

优选地，参考输入信号产生单元包括：第一滤波器、DDS、第一混频器、第二滤波器和第三滤波器；

第一滤波器、DDS、第一混频器和第三滤波器依次相连，第二滤波器与第一滤波器和DDS并联；第一滤波器和第三滤波器的输入端与基频谐波信号产生单元的输出端相连，第三滤波器的输出端与集成锁相环单元的输入端相连；

第一滤波器对基频谐波信号滤波处理后得到DDS所需的参考信号，DDS基于参考信号通过数字合成的方式产生第一混频器所需的小步进高分辨率的低频信号；

第二滤波器对基频谐波信号滤波处理后得到第一混频器所需的第一本振信号；

第一混频器利用第一本振信号将低频信号混频后，经由第三滤波器滤波形成集成锁相环单元所需的参考输入信号。

优选地，反馈信号产生单元包括：相连的带通滤波器组、第二混频器和第四滤波器；带通滤波器组的输入端与基频谐波信号产生单元的输出端相连，第四滤波器的输出端与集成锁相环单元的输入端相连；

带通滤波器组基于基频谐波信号滤波处理得到第二混频器所需的第二本振信号，第二混频器利用第二本振信号对集成锁相环单元输出的射频信号混频处理后，经由第四滤波器滤波形成集成锁相环单元的反馈信号。

优选地，集成锁相环单元包括：快速校准模块、第一分频/倍频器和第二分频/倍频器、反馈分频器、依次相连的R分频器、鉴相器、电荷泵、环路滤波器、压控振荡器；

第一分频/倍频器和第二分频/倍频器的输入端与压控振荡器的输出端相连，第二分频/倍频器与反馈信号产生单元的其中一输入端相连，反馈分频器的输入端与反馈信号产生单元的输出端相连，反馈分频器的输出端与鉴相器的输入端相连，R分频器的输入端与参考输入信号产生单元的输出端相连；快速校准模块与压控振荡器相连；

设置频率时，基于目标频率值对R分频器的参考输入分频比R值和反馈分频器的反馈分频比N值进行设置，鉴相器检测参考输入信号和反馈分频器的反馈信号的相位差变化，通过电荷泵将相位差变化转化为电流量，再由环路滤波器滤除其中的交流分量，产生直流电压信号，同时通过集成锁相环内部的快速校准模块对压控振荡器输入电压进行预置，最后产生直流电压控制压控振荡器的输出频率，以逐渐减少反馈分频器的参考输入信号和反馈信号的相位差，最终达到锁定的状态。

本发明实施例还提供了一种频率综合器频率合成方法，包括：

将基频信号进行谐波处理，得到基频谐波信号；

将基频谐波信号进行三路滤波处理，得到三路滤波信号；

将第一路滤波信号进行DDS处理，得到小步进高分辨率的低频信号；

将低频信号与第二路滤波信号进行混频处理，并对混频处理后的信号进行滤波处理，得到参考输入信号；

将第三滤波信号与锁相环的输出信号进行混频处理，并对混频处理后的信号进行滤波处理，得到反馈信号；

将参考输入信号和反馈信号输入锁相环中对压控振荡器的输出频率进行合成，直到所述锁相环的输出信号稳定到目标频率值。

进一步地，第一路滤波信号和第二路滤波信号分别由一个滤波器对基频谐波信号进行滤波后得到；

第三路滤波信号是通过对带通滤波器组选频后，对基频谐波信号进行滤波得到的。

进一步地，将基频信号进行谐波处理，得到基频谐波信号的步骤之前，所述方法还包括：

根据目标频率值反推集成锁相环中的压控振荡器的输出频率及带通滤波器组的输出频率；

基于集成锁相环的反馈频率确定反馈分频器的反馈分频比N值和R分频器的参考输入分频比R值；

基于反馈分频器的反馈分频比N值确定DDS的输出频率；

基于压控振荡器的输出频率、带通滤波器组的输出频率、反馈分频器的反馈分频比N值和R分频器的参考输入分频比R值进行集成锁相环配置，基于DDS的输出频率进行DDS配置。

相较之前的技术而言，本发明的有益效果为：

利用基频谐波信号产生的基频谐波信号，参考输入信号产生单元对基频谐波信号进行DDS处理后得到小步进高分辨率的低频信号，以此提高分辨率；同时，利用DDS本身在低频窄带内的出色杂散特性，确保频率综合器具有优异的杂散特性；参考输入信号产生单元通过滤波处理得到第一本振信号，低频信号和第一本振信号依靠混频处理后得到参考输入信号，利用DDS和混频技术结合来提高参考输入信号的杂散特性和分辨率；利用混频处理将集成锁相环单元输出的射频频率变频至较低频段，由此减小集成锁相环单元中反馈分频器的反馈分频比N值，从而优化相位噪声。此外，利用所选取的集成锁相环单元的本身特性，实现快速调频和覆盖频段扩展。

附图说明

图1为本发明实施例中的频率综合器的原理框图；

图2为本发明实施例中的频率综合器的系统框图；

图3为本发明实施例中的合成45MHz-22.6GHz的射频频率的频率综合器的实例框图；

图4为本发明实施例中的频率合成方法的流程图。

具体实施方式

下面结合附图对本发明进一步描述如下。

本发明实施例中提供了一种频率综合器，该频率综合器能够对分辨率、杂波、相位噪声、频率范围、变频时间等指标做全面优化处理。参照图1，在本实施例中该频率综合器包括：基频谐波信号产生单元1、参考输入信号产生单元2、反馈信号产生单元3及集成锁相环单元4。这些单元均摆放在同一PCB板上，相互间通过板上连线连接。

其中，基频谐波信号产生单元1的输出端与参考输入信号产生单元2和反馈信号产生单元3的输入端分别相连，参考输入信号产生单元2和反馈信号产生单元3的输出端和集成锁相环单元4相连，集成锁相环单元4的输出端与反馈信号产生单元3的输入端相连。

基频谐波信号产生单元1产生的基频谐波信号发送至参考输入信号产生单元2和反馈信号产生单元3；参考输入信号产生单元2基于滤波后的基频谐波信号得到第一本振信号，并基于滤波后的基频谐波信号进行DDS处理得到小步进高分辨率的低频信号，再对低频信号和第一本振信号混频和滤波后得到集成锁相环单元4的参考输入信号；反馈信号产生单元3基于基频谐波信号得到第二本振信号，并利用第二本振信号对集成锁相环单元4输出的射频信号混频和滤波处理后得到集成锁相环单元4的反馈信号；集成锁相环单元4基于参考输入信号和反馈信号进行射频信号输出。

如图2所示，本实施例中的基频谐波信号产生单元1包括：相连的晶振101和谐波发生器102。晶振101的信号输出引脚连接到谐波发生器102的输入引脚上。晶振101可根据需要选择恒温晶振或温补晶振，晶振101用于给整个频率综合器提供基频信号(又称基准频率信号)。谐波发生器102产生基频信号的高次谐波分量，得到丰富的基频谐波信号。采用谐波发生器102取代传统的倍频链路，降低了频率综合器的成本、功耗、体积。

如图2，在本实施例中，参考输入信号产生单元2包括：第一滤波器201、DDS202、第一混频器203、第二滤波器204和第三滤波器205。

第一滤波器201、DDS202、第一混频器203和第三滤波器205依次相连，第二滤波器204与第一滤波器201和DDS202并联；第一滤波器201和第三滤波器205的输入端与基频谐波信号产生单元1的输出端相连，第三滤波器205的输出端与集成锁相环单元4的输入端相连；具体来说，谐波发生器102的输出引脚分为3路，分别连接到第一滤波器201、第二滤波器204、和后文中的带通滤波器组301的输入引脚上；第一滤波器201的输出引脚连接至DDS202的输入引脚；DDS202的输出引脚连接至第一混频器203的中频输入引脚；第二滤波器204的输出引脚连接至第一混频器203的LO输入端口。第三滤波器205的输出引脚连接到集成锁相环单元4的参考输入端口。

第一滤波器201对基频谐波信号滤波处理后得到DDS202所需的参考信号，DDS202基于参考信号通过数字合成的方式产生第一混频器203所需的小步进高分辨率的低频信号；第二滤波器204对基频谐波信号滤波处理后得到第一混频器203所需的第一本振信号；第一混频器203利用第一本振信号将低频信号混频后，经由第三滤波器205对第一混频器203的混频信号中产生的多余信号滤除后形成集成锁相环单元4所需的参考输入信号。采用DDS202+混频器的方式取代传统方案中的参考锁相环，利用DDS202实现细小频率步进，同时，DDS202本身在低频窄带内有出色的杂散特性，这样可以确保该系统拥有优异的杂散特性；最终提高频率综合器的系统分辨率，优化杂散指标。

如图2，反馈信号产生单元3包括：相连的带通滤波器组301、第二混频器302和第四滤波器303；带通滤波器组301的输入端与基频谐波信号产生单元1的输出端相连，第四滤波器303的输出端与集成锁相环单元4的输入端相连。具体来说，带通滤波器组301输出连接到第二混频器302的LO输入端口；集成锁相环单元4的射频输出B端口连接到第二混频器302的RF输入端口；第二混频器302的IF输出端口连接到第四滤波器303的输入端口；第四滤波器303的输出端口连接到集成锁相环单元4的RF输入端口。

带通滤波器组301基于基频谐波信号滤波处理得到第二混频器302所需的第二本振信号，第二混频器302利用第二本振信号对集成锁相环单元4输出的射频信号混频处理后，经由第四滤波器303滤波形成集成锁相环单元4的反馈信号。

带通滤波器组301用于从谐波发生器102输出信号提取高次点频信号，通过切换开关选频，给第二混频器302提供大步进点频的第二本振信号。

通过第二混频器302将集成锁相环单元4输出的射频频率变频至较低频段，由此减小集成锁相环单元4中反馈分频器406的反馈分频比N值，提高系统相位噪声指标，本实施例中，优化相位噪声指标主要靠第二混频器302来实现，因为根据相位噪声PN_floor计算公式PN_floor＝Flooer FOM+20logN+10logF_pd可以推算出降低反馈分频比N值，可以显著的优化相位噪声；在前述公式中F_pd为鉴相器402输出的鉴相频率，Floor FOM为预先设定的鉴相器402底噪指标。

参照图2，本实施例中，集成锁相环单元4包括：第一分频/倍频器407和第二分频/倍频器408、反馈分频器406、依次相连的R分频器401、鉴相器402、电荷泵403、环路滤波器404、压控振荡器405；第一分频/倍频器407和第二分频/倍频器408的输入端与压控振荡器405的输出端相连，第二分频/倍频器408与反馈信号产生单元3的其中一输入端相连，反馈分频器406的输入端与反馈信号产生单元3的输出端相连，反馈分频器406的输出端与鉴相器402的输入端相连，R分频器401的输入端与参考输入信号产生单元2的输出端相连。

在锁定状态下，基于目标频率值对R分频器401的参考输入分频比R值和反馈分频器406的反馈分频比N值进行设置，鉴相器402检测参考输入信号和反馈分频器406的反馈信号的相位差变化，通过电荷泵403将相位差变化转化为电流量，再由环路滤波器404滤除其中的交流分量，最后产生直流控制压控振荡器405的输出频率，以逐渐减少反馈分频器406的参考输入信号和反馈信号的相位差，最终达到锁定的状态。本实施例中，快速变频是依托于所选集成锁相环内置的快速校准模块409提供的校准功能，可实现25us级的跳变时间。此外，由于本实施例中集成锁相环单元4选用集成输出分频/倍频切换的锁相环，可以在压控振荡器405频段不变的情况下大大拓展锁相环覆盖频段。

由此，从本发明中提出的频率综合器，可以从分辨率、杂波、相位噪声、频率范围、变频时间等方面对传统频率合成过程进行优化，提供高性能的频率综合器。

图3是本发明实施例中上述频率综合器的一种应用实例。该实例中，恒温晶振101选取100M频率，DDS202的参考频率选取1000M，DDS202的输出中心频率为12.5M；混频器1的混频频率选取500M，使集成锁相环单元4的参考输入中心频率为487.5M；带通滤波器组301选择5000M-10000M，1000M频率间隔，共6个点；集成锁相环内压控振荡器405输出频率为5650M-11300M，输出端口A用作信号输出端口，通过配置内部分频/倍频器，支持输出频率45M-22.6G，输出端口B用作将输出信号输入至第二混频器302；第二混频器302通过切换带通滤波器组301进行选频，将集成锁相环单元4的端口B输出的5650M-11300M信号混频至650M-1650M，再经滤波后反馈至集成锁相环单元4。下面结合实例对本发明的工作流程进行说明，其工作步骤如下：

(1)、系统上电工作，分别对晶振101、DDS202、集成锁相环单元4进行上电；

(2)、对DDS202和集成锁相环单元4进行初始化配置；

(3)、以集成锁相环单元4输出的目标输出频率为9500M为例，所选集成锁相环的压控振荡器405输出频率为5650M-11300M，可直接输出9500M，输出端口无需开启分频/倍频(如未在压控振荡器405的输出频率范围内，若输出频率F＞11300M，则开启2倍频，若输出频率F＜5650M，则5650M÷输出频率F向上取整，得到分频比)。所选反馈频率为650M-1650M，从带通滤波器组301中选取合适频率使反馈频率介于650M-1650M，带通滤波器组301开关切换至对应通道。9500M-1650M＝7850M，向上取1000的整数倍，为8000M，则选取带通滤波器组301输出频率为8000M，由此计算出此时反馈分频器406的反馈频率为9500M-8000M＝1500M，R分频器401的参考输入频率为487.5M，1500÷487.5＝3.077(此处的3.077为一个中间值)。所选反馈分频器406的反馈分频比N值最低为12，12÷3.077＝3.90，向上取整则R分频器401的参考输入分频比R值为4，由此可以估算出反馈分频器406的反馈分频比N值约为12.31，即1500÷(487.5÷4)≈12.31。锁相环的小数部分分母为4，故可以得到此时实际的反馈分频器406的反馈分频比N值为12.25，以及此时鉴相器402的鉴相频率F_PD＝(1500÷12.25)M,最后可以得到此时对应的DDS202输出的低频频率F_DDS202＝(500-4×F_PD)＝10.20408……；

(4)、根据步骤(3)得到的输出频率切换带通滤波器组301；

(5)、根据步骤(3)得到的DDS202输出的低频频率F_DDS202配置DDS202，使DDS202输出对应的低频频率；

(6)、根据步骤(3)得到的参考输入分频比R值和反馈分频比N值配置该集成锁相环，同时根据压控振荡器405的频率进行相应的快速校准设置；

(7)、根据所需输出的目标频率值的配置集成锁相环单元4输出端口的第一分频/倍频值；

(8)、改变集成锁相环单元4输出的目标频率值时重复(3)-(7)步骤。

总体来说，本实施例中的上述方案，采用谐波发生器102取代传统的倍频链路，降低了系统成本、功耗、体积；采用DDS202+第一混频器203的方式取代传统方案中的参考锁相环，提高了分辨率，优化了杂散指标；在集成锁相环的反馈输入前引入第二混频器302，降低反馈输入频率，减小反馈分频器406的分频系数N值，根据相位噪声公式，降低N值可明显改善系统相位噪声；锁相环选用支持外部反馈输入的集成锁相环，取代传统集成锁相环只支持内部压控振荡器405反馈或分立元器件功耗高、体积大的问题。同时依靠所选集成锁相环内置快速校准功能，可减少频率切换时间。

如图4，本发明实施例中基于上述的频率综合器提供了一种频率综合器的频率合成方法，该方法包括：

S11，根据目标频率值反推集成锁相环中的压控振荡器405的输出频率及带通滤波器组301的输出频率；

S12，基于集成锁相环的反馈频率确定反馈分频器406的反馈分频比N值和R分频器401的参考输入分频比R值；

S13，基于反馈分频器406的反馈分频比N值确定DDS202的输出频率；

S14，基于压控振荡器405的输出频率、带通滤波器组301的输出频率、反馈分频器406的反馈分频比N值和R分频器401的参考输入分频比R值进行集成锁相环配置，基于DDS202的输出频率进行DDS202配置；

S15，将基频信号进行谐波处理，得到基频谐波信号。该过程是利用谐波发生器102对晶振101提供的基频信号处理得到。

S16，将基频谐波信号进行三路滤波处理，得到三路滤波信号。三路滤波处理是借由前述的第一滤波器201、第三滤波器205和带通滤波器组301实现的。

S17，将第一路滤波信号通过DDS202进行处理，得到小步进高分辨率的低频信号。

S18，将低频信号与第二路滤波信号通过第一混频器203进行混频处理，并将混频处理后的信号通过第二滤波器204进行滤波处理，得到参考输入信号。

S19，将第三滤波信号与锁相环的输出信号通过第二混频器302进行混频处理，并对混频处理后的信号通过第四滤波器303进行滤波处理，得到反馈信号。

S20，将参考输入信号和反馈信号输入锁相环中对压控振荡器405的输出频率进行合成，直到所述锁相环的输出信号稳定到目标频率值。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种频率综合器，其特征在于，包括：

基频谐波信号产生单元（1）、参考输入信号产生单元（2）、反馈信号产生单元（3）及集成锁相环单元（4）；

基频谐波信号产生单元（1）的输出端与参考输入信号产生单元（2）和反馈信号产生单元（3）的输入端分别相连，参考输入信号产生单元（2）和反馈信号产生单元（3）的输出端和集成锁相环单元（4）的输入端相连，集成锁相环单元（4）的输出端与反馈信号产生单元（3）的输入端相连；

基频谐波信号产生单元（1）产生的基频谐波信号发送至参考输入信号产生单元（2）和反馈信号产生单元（3）；

参考输入信号产生单元（2）基于滤波后的基频谐波信号得到第一本振信号，并基于滤波后的基频谐波信号进行DDS（202）处理得到小步进高分辨率的低频信号，再对低频信号和第一本振信号混频和滤波后得到集成锁相环单元（4）的参考输入信号；

反馈信号产生单元（3）基于基频谐波信号得到第二本振信号，并利用第二本振信号对集成锁相环单元（4）输出的射频信号混频和滤波处理后得到集成锁相环单元（4）的反馈信号；

集成锁相环单元（4）基于参考输入信号和反馈信号进行射频信号输出。

2.根据权利要求1所述的频率综合器，其特征在于，基频谐波信号产生单元（1）包括：相连的晶振（101）和谐波发生器（102），谐波发生器（102）的输出端与参考输入信号产生单元（2）和反馈信号产生单元（3）的输入端分别相连，谐波发生器（102）基于晶振（101）提供的基频信号的产生基频谐波信号。

3.根据权利要求1所述的频率综合器，其特征在于，参考输入信号产生单元（2）包括：第一滤波器（201）、DDS（202）、第一混频器（203）、第二滤波器（204）和第三滤波器（205）；

第一滤波器（201）、DDS（202）、第一混频器（203）和第三滤波器（205）依次相连，第二滤波器（204）与第一滤波器（201）和DDS（202）并联；第一滤波器（201）和第三滤波器（205）的输入端与基频谐波信号产生单元（1）的输出端相连，第三滤波器（205）的输出端与集成锁相环单元（4）的输入端相连；

第一滤波器（201）对基频谐波信号滤波处理后得到DDS（202）所需的参考信号，DDS（202）基于参考信号通过数字合成的方式产生第一混频器（203）所需的小步进高分辨率的低频信号；

第二滤波器（204）对基频谐波信号滤波处理后得到第一混频器（203）所需的第一本振信号；

第一混频器（203）利用第一本振信号将低频信号混频后，经由第三滤波器（205）滤波形成集成锁相环单元（4）所需的参考输入信号。

4.根据权利要求1所述的频率综合器，其特征在于，反馈信号产生单元（3）包括：相连的带通滤波器组（301）、第二混频器（302）和第四滤波器（303）；带通滤波器组（301）的输入端与基频谐波信号产生单元（1）的输出端相连，第四滤波器（303）的输出端与集成锁相环单元（4）的输入端相连；

带通滤波器组（301）基于基频谐波信号滤波处理得到第二混频器（302）所需的第二本振信号，第二混频器（302）利用第二本振信号对集成锁相环单元（4）输出的射频信号混频处理后，经由第四滤波器（303）滤波形成集成锁相环单元（4）的反馈信号。

5.根据权利要求1所述的频率综合器，其特征在于，集成锁相环单元（4）包括：快速校准模块（409）、第一分频/倍频器（407）和第二分频/倍频器（408）、反馈分频器（406）、依次相连的R分频器（401）、鉴相器（402）、电荷泵（403）、环路滤波器（404）、压控振荡器（405）；

第一分频/倍频器（407）和第二分频/倍频器（408）的输入端与压控振荡器（405）的输出端相连，第二分频/倍频器（408）与反馈信号产生单元（3）的其中一输入端相连，反馈分频器（406）的输入端与反馈信号产生单元（3）的输出端相连，反馈分频器（406）的输出端与鉴相器（402）的输入端相连，R分频器（401）的输入端与参考输入信号产生单元（2）的输出端相连；快速校准模块（409）与压控振荡器（405）相连；

设置频率时，基于目标频率值对R分频器（401）的参考输入分频比R值和反馈分频器（406）的反馈分频比N值进行设置，鉴相器（402）检测参考输入信号和反馈分频器（406）的反馈信号的相位差变化，通过电荷泵（403）将相位差变化转化为电流量，再由环路滤波器（404）滤除其中的交流分量，产生直流电压信号，同时通过集成锁相环内部的快速校准模块（409）对压控振荡器（405）输入电压进行预置，最后产生直流电压控制压控振荡器（405）的输出频率，以逐渐减少反馈分频器（406）的参考输入信号和反馈信号的相位差，最终达到锁定的状态。

6.一种频率综合器频率合成方法，其特征在于，包括：

将基频信号进行谐波处理，得到基频谐波信号；

将基频谐波信号进行三路滤波处理，得到三路滤波信号；

将第一路滤波信号进行DDS处理，得到小步进高分辨率的低频信号；

将低频信号与第二路滤波信号进行混频处理，并对混频处理后的信号进行滤波处理，得到参考输入信号；

将第三滤波信号与锁相环的输出信号进行混频处理，并对混频处理后的信号进行滤波处理，得到反馈信号；

将参考输入信号和反馈信号输入锁相环中对压控振荡器（405）的输出频率进行合成，直到所述锁相环的输出信号稳定到目标频率值。

7.根据权利要求6所述的频率综合器频率合成方法，其特征在于，

第一路滤波信号和第二路滤波信号分别由一个滤波器对基频谐波信号进行滤波后得到；

第三路滤波信号是通过对带通滤波器组（301）选频后，对基频谐波信号进行滤波得到的。

8.根据权利要求6所述的频率综合器频率合成方法，其特征在于，将基频信号进行谐波处理，得到基频谐波信号的步骤之前，所述方法还包括：

根据目标频率值反推集成锁相环中的压控振荡器（405）的输出频率及带通滤波器组（301）的输出频率；

基于集成锁相环的反馈频率确定反馈分频器（406）的反馈分频比N值和R分频器（401）的参考输入分频比R值；

基于反馈分频器（406）的反馈分频比N值确定DDS（202）的输出频率；

基于压控振荡器（405）的输出频率、带通滤波器组（301）的输出频率、反馈分频器（406）的反馈分频比N值和R分频器（401）的参考输入分频比R值进行集成锁相环配置，基于DDS（202）的输出频率进行DDS（202）配置。