CN111131111B - 一种调幅信号数字相干解调系统及方法 - Google Patents

Abstract

本发明公开了一种调幅信号数字解调系统，包括中频信号采集终端、A/D模数转换器、FPGA芯片、DSP芯片。还公开了一种调幅信号数字解调方法，包括以下步骤：步骤1，采集中频信号；步骤2，将中频信号模数变换后送入FPGA芯片，FPGA芯片对进入的中频信号进行处理，生成I/Q两路信号；并对I/Q两路信号进行累加，将I/Q两路信号的高频分量滤除后，采样输出；步骤3，DSP芯片中断中频信号的采集；将步骤2采样输出的数据进行FFT运算，实现载波捕获；再进行载波跟踪，得到音频信号，输出；完成调幅信号的数字解调。该方法实现了调幅信号的数字解调，提高了设备集成度、安全性及工作可靠性，为用户提供了更可靠的通信联络手段。

Description

一种调幅信号数字相干解调系统及方法

技术领域

本发明涉及无线电设备调幅信号通信技术领域，尤其涉及一种调幅信号数字相干解调系统及方法。

背景技术

无线电设备调幅信号通信时，其接收信道为窄带接收通道，将来自天线的射频信号转换为中频信号，当接收窄带(调幅)信号时，中频信号经窄带滤波器滤波、包络检波、音频功放放大后送给扬声器输出。其原理框图如图8所示。

无线电设备调幅信号整个解调工作均由接收通道完成，接收机使用了包络检波方法进行解调，使用了分离器件搭建了中频放大器、低通滤波器等硬件电路，使得设计电路复杂。同时在小信噪比的情况下，包络检波器会把有用信号扰乱成噪声信号，使得实际使用时的调幅通话效果较差。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种调幅信号数字相干解调系统及方法，可实现调幅信号的数字解调，以提高设备集成度、安全性及工作可靠性，为用户提供可靠的通信联络手段。

为达到上述目的，本发明采用以下技术方案予以实现。

技术方案一：

一种调幅信号数字解调系统，包括中频信号采集终端、A/D模数转换器、FPGA芯片、DSP芯片，所述中频信号采集终端的信号输出端连接所述A/D模数转换器的信号输入端，所述A/D模数转换器的信号输出端连接所述FPGA芯片的信号输入端，所述FPGA芯片的第一信号输出端与所述DSP芯片的第一信号输入端相互连接，所述DSP芯片的第一信号输出端双向连接有存储器，所述FPGA芯片的第二信号输出端和所述DSP芯片的第二信号输出端分别通过数字信号处理单元输入输出接口双向连接接收单元控制模块、发射单元控制模块、频合单元控制模块以及音频单元的信号输入端，所述音频单元的信号输出端通过扬声器将解调后的音频信号输出。

技术方案二：

一种调幅信号数字解调方法，包括以下步骤：

步骤1，采集中频信号；

步骤2，将中频信号模数变换后送入FPGA芯片，FPGA芯片对进入的中频信号进行处理，生成I/Q两路信号；并对I/Q两路信号进行累加，将I/Q两路信号的高频分量滤除后，采样输出；

步骤3，DSP芯片中断中频信号的采集；将步骤2采样输出的数据进行FFT运算，实现载波捕获；再进行载波跟踪，得到音频信号，输出；完成调幅信号的数字解调。

本发明技术方案二的特点和进一步的改进在于：

(1)步骤2包括以下子步骤：

子步骤2.1，将中频信号模数变换后送入FPGA芯片，并将进入FPGA芯片的中频信号与FPGA芯片中所产生的本地载波频率相乘，再进行处理后生成I/Q两路信号；

子步骤2.2，然后对子步骤2.1所生成的I/Q两路信号进行累加处理，将I、Q两路信号的高频分量滤除，输出累加处理后的I′/Q′两路信号；

子步骤2.3，将I′/Q′两路信号进行采样输出。

(2)步骤3包括以下子步骤：

子步骤3.1，DSP芯片中断子步骤2.3输出的I′/Q′两路中频信号的采集，将采样数据存入数组；

子步骤3.2，对采样数据进行FFT运算，计算输入的中频信号的频率和幅值，并对幅值进行判断，判断后根据计算出的频率对FPGA所产生的本地载波频率进行校准，实现载波捕获；

子步骤3.3，然后不断调整本地载波频率，对载波频率进行实时跟踪；在载波跟踪的同时，存储I/Q两路信号，并利用Roberson近似法得到音频信号，输出，最终完成调幅信号的数字解调。

与现有技术相比，本发明的有益效果为：

采用本发明提供的数字解调方法对无线通信设备的调幅信号进行解调，其技术性能指标均优于原调幅信号模拟解调方式下的性能指标；同时，相比于现有技术，本发明的调幅信号数字解调系统的整机外形尺寸缩小、工作时间延长。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的调幅信号数字解调系统的一种实施例的原理框图；

图2为图1中FPGA芯片的模块示意图；

图3为FPGA芯片中数控振荡器原理框图；

图4为DSP芯片的模块示意图；

图5为本发明提供的调幅信号数字解调方法的一种实施例的流程原理框图；

图6为DSP芯片工作的流程原理框图；

图7为2阶环路滤波器的原理方框图；

图8为现有技术原理框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1，本发明提供了一种调幅信号数字解调系统，包括中频信号采集终端、A/D模数转换器、FPGA芯片、DSP芯片，所述中频信号采集终端的信号输出端连接所述A/D模数转换器的信号输入端，所述A/D模数转换器的信号输出端连接所述FPGA芯片的信号输入端，所述FPGA芯片的第一信号输出端与所述DSP芯片的第一信号输入端相互连接，所述DSP芯片的第一信号输出端双向连接有存储器，所述FPGA芯片的第二信号输出端和所述DSP芯片的第二信号输出端分别通过输入输出接口双向连接接收单元控制模块、发射单元控制模块、频合单元控制模块以及音频单元的信号输入端，所述音频单元的信号输出端通过扬声器将解调后的音频信号输出。

其中，参考图2，FPGA芯片内搭建与DSP芯片配合运行的数字硬件电路，FPGA芯片可完成数控振荡器、正交相关器、乘法器、低通滤波器以及控制信号输出等功能。

具体的，数控振荡器(NCO)的作用是在本地产生一个正弦/余弦波，供本地载波使用。它由相位累加器(PA)、相位－幅度转换表(ROM)组成。其原理框图如图3所示；主要包括下面几部分：

相位累加器：按照相位控制字向前累加，得到待产生波形的相位；

基准时钟：整个系统工作的基准时钟；

正弦查找表：根据相位信息，查表得到正弦波幅度的数字量信号。

后面再加上D/A转换器(将产生的离散波形转换成模拟信号)和低通滤波器(平滑D/A转换器的输出)就组成直接数字频率合成器(DDS)

数控振荡器在设计时的累加器选择了Quartus II软件中自带的Megafunctions/LPM库中的累加器altaccumulate Megafunction。其中data[]为累加器的初始值，由DSP软件写入；clock为累加器的基准频率；result[31..0]为累加器的输出。上述整个累加器的工作位数为32bit。

正弦查找表选择LPM_ROM，其中address[]为ROM表的地址，由累加器输出；inclock为LPM_ROM的基准频率，与累加器相同；q[]为ROM表的输出，即正弦/余弦波幅度的数字量信号。LPM_ROM的参数LPM_FILE为MIF文件，是ASCII码的文本文件。

在ROM表中整个正弦/余弦共有255个值，每一个值的高8位为余弦，低8位为正弦。累加器输出的地址寻址后可以分别得到余弦信号和正弦信号，即C_S[15..0]的高位和低位。

具体的，乘法器是将AD采样输出的中频信号(8bit)分别与数控振荡器产生的余弦信号(8bit)和正弦信号(8bit)相乘，再经D触发器处理后生成I、Q两路信号(8bit)。

具体的，采用累加器对数字正交下变频的I、Q两路信号进行累加[17]。对经过数字正交下变频的I、Q两路信号分别进行累加，即实现低通滤波功能，将I、Q两路信号的高频分量滤除。

参考图4，DSP芯片是以TMS320VC5509A为目标机而进行开发的，其主要工作是中频信号采集、载波捕获、载波跟踪、音频信号处理以及音频输出。

此外，本发明还提供了一种调幅信号数字解调方法，首先接收单元将接收到的射频信号进行下变频处理，通过高频放大、滤波、混频等，将射频信号降至中频信号，该信号直接进入A/D模数转换器，模数变换后进入FPGA，充分利用软件无线电技术完成调幅信号解调，通过音频编解码器送给音频单元，音频单元进行放大处理后送扬声器向外输出。从而实现调幅信号的数字解调，最终将提高设备集成度、安全性及工作可靠性，为用户提供可靠的通信联络手段。

具体的，参考图5，包括以下步骤：

步骤1，采集中频信号；首先接收单元将接收到的射频信号进行下变频处理，通过高频放大、滤波、混频等，将射频信号降至中频信号；再由中频信号采集终端采集后进入A/D模数转换器进行模数转换。

步骤2，将中频信号模数变换后送入FPGA芯片，FPGA芯片对进入的中频信号进行处理，生成I/Q两路信号；并对I/Q两路信号进行累加，将I/Q两路信号的高频分量滤除后，采样输出。

包括以下子步骤：

子步骤2.1，将中频信号模数变换后送入FPGA芯片，并将进入FPGA芯片的中频信号(8bit)与FPGA芯片中数控振荡器(NCO)所产生的本地载波频率相乘，即与控振荡器产生的余弦信号(8bit)和正弦信号(8bit)相乘，再经D触发器处理后生成I/Q两路信号(8bit)；

子步骤2.2，然后采用累加器对数字正交下变频的I/Q两路信号分别进行累加处理，低通滤波器将I、Q两路信号的高频分量滤除，输出累加处理后的I′/Q′两路信号；

子步骤2.3，将I′/Q′两路信号取16bit进行采样输出。

步骤3，DSP芯片中断中频信号的采集；将步骤2采样输出的数据进行FFT运算，实现载波捕获；再进行载波跟踪，得到音频信号，输出；完成调幅信号的数字解调。

参考图6，包括以下子步骤：

子步骤3.1，DSP芯片进入到调幅(AM)接收时，中断子步骤2.3输出的I′/Q′两路中频信号的采集，将采样数据存入数组；

子步骤3.2，对采样数据进行FFT运算，计算输入的中频信号的频率和幅值，并对幅值进行判断，判断后根据计算出的频率对FPGA所产生的本地载波频率进行校准，实现载波捕获；

子步骤3.3，然后不断调整本地载波频率，对载波频率进行实时跟踪；在载波跟踪的同时，存储I/Q两路信号，并利用Roberson近似法得到音频信号，再通过多态缓冲串口McBSP1向外输出；最终完成调幅信号的数字解调。

以上步骤中，I′/Q′信号采样使用外部中断INT4完成，采样速率为40kHz，采样数据分别存在am_reg[0]和am_reg[1]中。FFT运算使用的数据存在fft_data数组中，其中前一个存I路信号，后一个存Q路信号，共采样1024组数据后即可进行FFT运算。

以上步骤中，由于调幅(AM)信号的特殊性，信号容易受到外界信号的干扰，在通话环境差或低信噪比的情况下，进行载波捕获较为困难。调幅信号的捕获方法选择宽带扩频信号的捕获方法，在设计时使用快速傅里叶变换(FFT)进行，使用FFT运算可加快运算速度，且准确度高，实时性好，也可保证整机要求的静噪指标。

FFT运算基于离散傅里叶变换的相关定理计算出载波频率。运算时选用了DSP库函数dsplib.h中cfft和cbrev函数，其中fft_data数组中的各个数据已将I支路的值作为实部，将Q支路的值作为虚部。

以上步骤中，I′路信号为：Q′路信号为：

当载波捕获后，本地的载波频率ωc已接近输入信号频率ωI，但I路信号并未达到最大；同时也由于晶体自身稳定度的原因，需要实时进行跟踪，以保证ωc和ωI之间的差较小。

载波捕获使用环路滤波器完成频率的跟踪。环路滤波器的用处是减低噪声以便在其输出端对原始信号产生精确的估计，环路滤波器的阶数和噪声带宽决定了滤波器对信号的动态响应。

本发明实施例的设计中，环路滤波器选用的是2阶环路滤波器，其原理方框图如图7所示，其特性见下表1：

表1 2阶环路滤波器特性

其中：Bn为环路滤波器噪声带宽。

以上步骤中，在载波捕获完成后进行载波跟踪时，对输出的信号进行了累加平均计算，主要是整机指标中要求静噪回滞为2dB～6dB。该指标要求电台的音频输出“开启”和“闭锁”之间的射频输入信号变化应在2dB～6dB之内。在软件中设置了变量mute_dp作为静噪门限，该门限在软件运行之初和音频信号输出后的值有区别，以达到整机静噪回滞的指标。

以上步骤中，若音频信号大于设置的门限电平信号，通过多态缓冲串口McBSP1输出音频信号。

以上步骤中，根据无线电设备整机技术指标的要求和数字信号处理单元输入输出接口，需对数字处理软件的工作参数进行如下设置：1)中频采样频率；2)I/Q两路信号采样频率；3)频率合成器单元输出频率。

无线通信设备采用了本发明的数字解调系统和方法后，使用卫星、低功耗中频接收芯片替代原分离器件，在DSP、FPGA、A/D变换器等大规模集成数字芯片上使用软件无线电技术完成调幅信号的数字解调。

随后对无线通信设备技术指标进行测试，能够完成调幅信号解调功能，且技术性能指标均优于原调幅信号模拟解调方式下的指标。且整机外形尺寸缩小、工作时间延长。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (1)

1.一种调幅信号数字解调方法，其利用一种调幅信号数字解调系统，包括中频信号采集终端、A/D模数转换器、FPGA芯片、DSP芯片，所述中频信号采集终端的信号输出端连接所述A/D模数转换器的信号输入端，所述A/D模数转换器的信号输出端连接所述FPGA芯片的信号输入端，所述FPGA芯片的第一信号输出端与所述DSP芯片的第一信号输入端相互连接，所述DSP芯片的第一信号输出端双向连接有存储器，所述FPGA芯片的第二信号输出端和所述DSP芯片的第二信号输出端分别通过数字信号处理单元输入输出接口双向连接接收单元控制模块、发射单元控制模块、频合单元控制模块以及音频单元的信号输入端，所述音频单元的信号输出端通过扬声器将解调后的音频信号输出；

其特征在于，包括以下步骤：

步骤1，采集中频信号；

步骤2，将中频信号模数变换后送入FPGA芯片，FPGA芯片对进入的中频信号进行处理，生成I/Q两路信号；并对I/Q两路信号进行累加，将I/Q两路信号的高频分量滤除后，采样输出；

步骤2包括以下子步骤：

子步骤2.1，将中频信号模数变换后送入FPGA芯片，并将进入FPGA芯片的中频信号与FPGA芯片中所产生的本地载波频率相乘，再进行处理后生成I/Q两路信号；

子步骤2.2，然后对子步骤2.1所生成的I/Q两路信号分别进行累加处理，将I、Q两路信号的高频分量滤除，输出累加处理后的I′/Q′两路信号；

子步骤2.3，将I′/Q′两路信号进行采样输出；

步骤3，DSP芯片中断中频信号的采集；将步骤2采样输出的数据进行FFT运算，实现载波捕获；再进行载波跟踪，得到音频信号，输出；完成调幅信号的数字解调；

其中包括以下子步骤：

子步骤3.1，DSP芯片中断子步骤2.3输出的I′/Q′两路中频信号的采集，将采样数据存入数组；

子步骤3.2，对采样数据进行FFT运算，计算输入的中频信号的频率和幅值，并对幅值进行判断，判断后根据计算出的频率对FPGA所产生的本地载波频率进行校准，实现载波捕获；

子步骤3.3，然后不断调整本地载波频率，对载波频率进行实时跟踪；在载波跟踪的同时，存储I/Q两路信号，并利用Roberson近似法得到音频信号，输出，最终完成调幅信号的数字解调。