CN104125179A - 一种基于fpga的多信号接收处理装置及其工作方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的多信号接收处理装置及其方法，根据信号特性，综合利用低通采样和带通采样定理，能够实现对载波频差跨度较大的多信号也可归一到一个通道上来进行综合化处理，从而使产品更具有小型化，低功耗和高性价比等优势。

Description

一种基于FPGA的多信号接收处理装置及其工作方法

技术领域

本发明涉及机载产品综合化设计领域，具体涉及到一种基于FPGA的多信号接收处理装置及其工作方法。

背景技术

当前，机载产品正朝着综合化发展，越来越需要小型化，低功耗，高性价比等特性，从而满足日益发展的航电产品装备需求。一个综合化的通信处理接收机产品，往往涉及到对多个无线信号的接收，其中可能包括低中频，高中频，直至射频信号。这些信号之间的载波频率相差甚大，每个信号之间的固有带宽也不一致，如何利用好这些信号特点，找到一种高效的技术方法，实现高度综合化的设计，是业界一直在不断探索和研究热点。目前机载电子产品，主要按功能项划分，在物理上把每个功能对应一个通道，进行多通道的并行处理。也针对某些载波间频差不大，且能按宽带方式归一化到某一中心载波上来处理（比如中频，高中频或射频）。

针对机载产品有多个通道信号需要接收处理的情况，当前的主要技术途径是为每一个通道分配一个A/D通道和信号处理单元，然后进行多个通道的综合化处理；其次就是采用一个高速、高带宽的A/D通道，进行单通道宽带接收处理。显然地，第一种方式需要消耗较多的硬件资源，无利于综合化，第二种方式会使硬件成本陡增，同时带宽受限于A/D芯片，无法处理载波频差很大的信号。采用现有技术实现综合化的信号处理接收机，会面临小型化，低功耗，性价比等难题。

发明内容

为解决上述问题，本发明提出了一种基于FPGA的多信号接收处理装置，包括采样时钟控制电路、A/D转换电路、FPGA和外部接口电路； 

其中采样时钟控制电路包含配置寄存器，所述采样时钟控制电路用于根据FPGA对其设置的不同参数值产生不同的采样时钟信号，采样时钟信号输出给A/D转换电路；

A/D转换电路包括差分匹配电路、A/D转换器。A/D转换电路综合利用低通采样和带通采样定理，利用差分匹配电路的一个输入通道接收经合路器输出的多个模拟信号并进行采样，A/D转换器把采样得到的模拟信号转换成数字信号，并提供给FPGA进行处理；

FPGA包括信号处理电路，所述信号处理电路用于对单片FPGA编程，进而实现对A/D转换电路输出的数字信号进行下变频和基带分离，并把处理结果送外部接口电路；

外部接口电路与FPGA连接，用于将FPGA处理后的基带数据送出，同时接收外部控制信号，从而处理不同特性的多载波信号；

其中，A/D转换电路输出端连接信号处理电路，信号处理电路输出端连接外部接口电路及采样时钟控制电路，采样时钟控制电路输出端与A/D转换电路输入端连接。

进一步的，所述信号处理电路包括采样缓存及控制电路、数控振荡器、自适应滤波电路；

采样缓存及控制电路输入端连接A/D转换电路输出端,输出端分别连接采样时钟控制电路、数控振荡电路、自适应滤波电路;数控振荡电路的输出端顺次连接自适应滤波电路、外部接口电路;外部接口电路输出端连接采样缓存及控制电路输入端；

所述采样缓存及控制电路用于对缓存A/D转换电路输出的数字信号数据，并根据要求计算最佳的采样频率，对采样时钟控制电路进行对应的参数设置；还对数控振荡电路的输出信号进行频率控制；

所述数控振荡电路用于动态生成相位正交的数字频率，随后与采样缓存及控制电路的输出信号混频，实现多载波信号的分离及下变到零中频；

所述自适应滤波电路用于对数控振荡电路输出的信号进行缓存，并完成零中频信号中有用带宽的滤波。

进一步的，外部接口电路传输外部控制信号给自适应滤波电路，以实现自适应滤波电路不同特性的滤波器系数加载，从而在零中频上限定不同的带宽，从而自适应于不同载波上的基带宽度。

进一步的，数控振荡电路包括顺次连接的累加器、角度映射器、三角函数电路，且累加器的输出信号反馈回累加器的输入端；

所述累加器输入端输入系统时钟信号；

所述角度映射器主要对输出信号进行角度量化；

所述三角函数电路用于对输出信号的正弦值进行量化后将其输出。

进一步的，数控振荡电路还完成频控制值和/或相位调节值的设置。

上述基于FPGA的多信号接收装置的工作方法，包括下列步骤：

步骤1：采样缓存及控制电路根据要求计算最佳的采样频率，并对采样时钟控制电路设置对应的参数，从而使所述采样时钟控制电路输出所需要频率的采样时钟信号；

步骤2：A/D转换电路综合利用低通采样和带通采样定理，用差分匹配电路的一个接收通道接收多个模拟信号并进行采样，采样后的数字信号送给FPGA；

步骤3：采样缓存及控制电路对输入信号进行缓存和预处理；

步骤4：数控振荡电路根据采样缓存及控制电路的输入信号产生一个最佳频控制值，所述最佳频控制值决定电路最终输出的频率值；

步骤5：所述数控振荡电路动态生成相位正交的数字频率，与流经的采样缓存及控制电路输出信号混频；

步骤6：数控振荡电路对混频后的信号进行多载波信号的分离及下变到零中频，处理后的零中频信号输入到自适应滤波电路；

步骤7：零中频信号在自适应滤波器电路中进行缓存后在倒置型的数字低通滤波器完成零中频信号中有用带宽的滤波；

步骤8：经过自适应滤波电路滤波的零中频信号输出到外部接口电路。

进一步的，在步骤4中，数控振荡电路根据外部接口电路的控制信号对相位调节值进行设置，以调节其振荡输出频率的相位。

进一步的，在步骤7之前，所述自适应电路根据外部接口电路的控制信号加载最适宜的滤波器系数。

附图说明

图 1是本发明的总电路框图。

图 2 是可调数控振荡电路框图。

图 3 是自适应数字滤波器电路框图。

图4是信号电平为10dbm和-55dbm多载波信号的时域图。

图5是分离出的-55dbm信号的基带图。

图6是分离出的10dbm信号的基带图。

具体实施方式

本发明提出了一种基于FPGA的多信号接收处理装置及其方法，有别于常见的处理方法，根据信号特性，综合利用低通采样和带通采样定理，能够实现对载波频差跨度较大的多信号也可归一到一个通道上来进行综合化处理，从而使产品更具有小型化，低功耗和高性价比等优势。

图1 是本发明所述的整个电路框图，包括采样时钟控制电路、A/D转换电路、FPGA和外部接口电路； 

其中采样时钟控制电路用于根据FPGA对其设置的不同参数值产生不同的采样时钟信号，采样时钟信号提供给A/D转换电路。

A/D转换电路包括一个差分匹配电路和A/D转换器，A/D转换电路综合利用低通采样（式(1)）和带通采样定理（式(2)），利用差分匹配电路的一个输入通道接收经合路器输出的多个模拟信号并进行采样，进而在FGPA内部进行信号处理，最终实现多个接收信号的基带输出。

                                                                          (1)

 (2)

式中，f_S为采样频率，f_H和f_L分别为载波信号的最大和最小频率，n取能满足f_S≥2（f_H-f_L）的整数。根据这两个采样定理可知，要完成多信号处理，尤其邻间频率相差很大的信号，如果单一应用其中一个定理来实现，就会有较大的复杂度和缺陷，难于实现小型化和高性价比目标。比如，两个载频分别为175MHz和60MHz的信号，按传统方法，要么分成两个通道来实现，这样就会消耗较多的硬件资源，不利于小型化；要么用一个通道，但采样频率不能低于2×（175 - 60）=  210MHz，增加了设计成本。如果综合利用两个定理，就只需用一个通道，用较小的采样率来巧妙地实现，比如选用140MHz，此采样频率相对于60MHz是低通采样( 2×60 ＜ 140 )，相对于175MHz是带通采样（且是理论上的最佳采样频率：（175 ×（4/5） = 140 ），所以140MHz可以完整采样这两个载波组成的混合信号，并且采样后信号不会混叠，有高达25MHz的保护带宽（60-（175-140）=25）。

根据以上原理，A/D转换电路利用差分匹配电路的一个输入通道接收多个模拟信号并进行采样，A/D转换器把采样得到的模拟信号转换成数字信号，经一个合路器输出并提供给FPGA进行处理；

FPGA包括信号处理电路，所述信号处理电路用于对单片FPGA编程，进而实现对A/D转换电路输出的数字信号进行下变频和基带分离，并把处理结果送外部接口电路；

外部接口电路与FPGA连接，用于将FPGA处理后的基带数据送出，同时接受外部控制信号，从而处理不同特性的多载波信号。

其中，A/D转换电路输出端连接信号处理电路，信号处理电路输出端连接外部接口电路及采样时钟控制电路，采样时钟控制电路输出端与A/D转换电路输入端连接。

本发明所述的整个电路的工作原理为：采样时钟控制电路能根据要求产生不同的采样时钟，并提供给A/D转换电路；A/D转换电路在时钟驱动下，把多信号的模拟信号转换成数字信号，并提供给信号处理电路；信号处理电路对输入的多信号数字信号进行下变频和基带分离，并把处理结果送外部接口电路；外部接口电路与FPGA连接，用于将FPGA处理后的基带数据送出，同时接收外部控制信号，从而可以处理不同特性的多载波信号。

下面对各个电路进行详细说明。

1.信号处理电路。

包括采样缓存及控制电路、数控振荡器、自适应滤波电路。

采样缓存及控制电路输入端连接A/D转换电路,输出端分别连接采样时钟控制电路、数控振荡电路及自适应滤波电路;数控振荡电路的输出端顺次连接自适应滤波电路、外部接口电路;外部接口电路输出端连接采样缓存及控制电路输入端；

采样缓存及控制电路是一个预处理电路，能够根据要求，计算最佳的采样频率，然后控制SPI时序，完成系统所需频率的设置，采样时钟控制电路。同时，此电路还承担了数据缓存任务，为数控振荡电路变化频率提供时间，保证数据不丢失。

图2是数控振荡电路框图。多信号经过A/D转换电路后，在FPGA内部要先经过缓存和预处理操作，然后流经数控振荡电路。主要包括顺次连接的累加器、角度映射器、三角函数电路，且累加器的输出信号反馈回累加器的输入端。所述数控振荡电路还完成频控制值，或者还可以根据外部接口电路控制信号进行相位调节值的设置。

数控振荡电路能够动态生成相位正交的数字频率，随后与流经的序列信号频率混频，从而实现两个目标：一个是多载波信号的分离，另一个是下变到零中频。由图2可知，频率控制值（见式（3））能够决定电路最终输出的频率值；

 （3）

其中由对2³²进行截位量化得到；相位调节值是一个可选设置，可以根据需要适当调整振荡输出频率的相位，从而达到和载波相位匹配关系，满足某些对相位有要求的特殊系统；角度映射器主要对输出角度进行量化，即对0―2π的角度进行离散化，本例进行了2¹⁷位量化，三角函数电路是对输出的正弦值进行量化后输出，即对﹣1 ―﹢1的范围值进行量化，本例进行了2¹⁵位量化。对两个电路的量化准则是正弦值数据的变化必须能表示相位变化的最小值，工程上可用近似公式估算见式（4）。

               （4）

式中n_bS为量化相位，n_b为量化的正弦值，两个值的选取，可对最终输出信号正交抑制性产生影响。该电路图中的时钟信号必须采用数据采样时钟，才能保证输出值和采样数据正确混频。

图3 是自适应滤波器电路。输入信号先经过缓存，然后采用倒置型的数字低通滤波器，该流水线结构可以高效地完成零中频信号中有用带宽的滤波。动态系数可以在外部信号的控制下，实现不同特性的滤波器系加载，从而可以在零中频上限定不同的带宽， 从而自适应于不同载波上的基带宽度。

2.采样时钟控制电路。

用于根据具体需求，灵活的输出不同的采样时钟。该电路带有flash配置寄存器和SPI接口，在外部控制信号下，采样缓存及控制电路可以对其设置不同的参数，从而输出不同频率的时钟，包括带有不同电平特性的时钟，如CMOS，LVDS，LVPECL等特性。

3.A/D转换电路。

采用本思想设计的产品，可以把多个信号，经一个合路器输出。此时，多信号需通过差分匹配电路输入，通过差分电路可以有效地抑制共模干扰，尤其外部带来的直流干扰，然后经模数变换成离散的数字序列信号，此信号送入到FPGA内部电路，进行信号处理。

4.外部接口电路。

外部接口电路的所有输入、输出信号电平为LVTTL等标准电平，接口电路包括了基带数据输出，外部控制输入和参数转换传递等操作。

下面对本发明所述装置的工作方法进行步骤性的说明。

步骤1：采样缓存及控制电路根据要求计算最佳的采样频率，并对采样时钟控制电路设置对应的参数，从而使所述采样时钟控制电路输出所需要频率的采样时钟信号；

步骤2：步骤2：A/D转换电路综合利用低通采样和带通采样定理，用差分匹配电路的一个接收通道接收多个模拟信号并进行采样，采样后的数字信号送给FPGA；

步骤3：采样缓存及控制电路对输入信号进行缓存和预处理；

步骤4：数控振荡电路根据采样缓存及控制电路的输入信号产生一个最佳频控制值，所述最佳频控制值决定电路最终输出的频率值；

步骤5：所述数控振荡电路动态生成相位正交的数字频率，与流经的采样缓存及控制电路输出信号混频；

步骤6：数控振荡电路对混频后的信号进行多载波信号的分离及下变到零中频，处理后的零中频信号输入到自适应滤波电路；

步骤7：零中频信号在自适应滤波器电路中进行缓存后在倒置型的数字低通滤波器完成零中频信号中有用带宽的滤波；

步骤8：经过自适应滤波电路滤波的零中频信号输出到外部接口电路。

优选的，在步骤4中，数控振荡电路根据外部接口电路的控制信号对相位调节值进行设置，以调节其振荡输出频率的相位。

优选的，在步骤7之前，所述自适应电路根据外部接口电路的控制信号加载最适宜的滤波器系数。

下面列举实际应用例：

图4是-55dBm的 175MHz和10dBm的60MHz合成脉冲输入信号，通过开发工具在FPGA内部采集得到，两个信号幅度相差1000多倍，在时域上混叠在一起，只能看见最强的60MHz信号。图5是经过本方法处理后，成功从混合载波信号中分离出的175MHz弱基带信号，从该图可以看出明显的脉冲包络，并没受60MHz强信号干扰。同理，图6是从混合载波信号中分离出的60MHz基带信号，从该图也可以看出明显的脉冲包络。

本发明的优点为：

本发明可以完全分离出几个幅度相差极大的载频信号，具有大于60dB的动态处理范围。采用了常规通用的器件，搭建了常规通用的验证平台，最后通过通用平台实现了多个混合信号的接收处理。本发明消耗硬件资源少，易于小型化，且性价比高的基于FPGA的多信号接收处理装置及方法，该技术可以广泛应用于对小型化，低功耗，性价比要求较高的航电综合系统。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选 实例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。明显地，根据本说明书的内容，可以作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域的技术人员能很好地理解和利用本发明。因此，凡按照本发明原理所作的修改，都应当理解为落入本发明的保护范围。

Claims (8)

1.一种基于FPGA的多信号接收处理装置，其特征在于，包括采样时钟控制电路、A/D转换电路、FPGA和外部接口电路； 

其中采样时钟控制电路包含配置寄存器，所述采样时钟控制电路用于根据FPGA对其设置的不同参数值产生不同的采样时钟信号，采样时钟信号输出给A/D转换电路；

A/D转换电路包括差分匹配电路、A/D转换器，所述A/D转换电路综合利用低通采样和带通采样定理，利用差分匹配电路的一个输入通道接收经合路器输出的多个模拟信号并进行采样，A/D转换器把采样得到的模拟信号转换成数字信号，并提供给FPGA进行处理；

FPGA包括信号处理电路，所述信号处理电路用于对单片FPGA编程，进而实现对A/D转换电路输出的数字信号进行下变频和基带分离，并把处理结果送外部接口电路；

外部接口电路与FPGA连接，用于将FPGA处理后的基带数据送出，同时接收外部控制信号，从而处理不同特性的多载波信号；

其中，A/D转换电路输出端连接信号处理电路，信号处理电路输出端连接外部接口电路及采样时钟控制电路，采样时钟控制电路输出端与A/D转换电路输入端连接。

2.如权利要求1所述的基于FPGA的多信号接收处理装置，其特征在于，所述信号处理电路包括采样缓存及控制电路、数控振荡器、自适应滤波电路；

采样缓存及控制电路输入端连接A/D转换电路输出端，输出端分别连接采样时钟控制电路、数控振荡电路、自适应滤波电路；数控振荡电路的输出端顺次连接自适应滤波电路、外部接口电路；外部接口电路输出端连接采样缓存及控制电路输入端；

所述采样缓存及控制电路用于对缓存A/D转换电路输出的数字信号数据，并根据要求计算最佳的采样频率，对采样时钟控制电路进行对应的参数设置；还对数控振荡电路的输出信号进行频率控制；

所述数控振荡电路用于动态生成相位正交的数字频率，随后与采样缓存及控制电路的输出信号混频，实现多载波信号的分离及下变到零中频；

所述自适应滤波电路用于对数控振荡电路输出的信号进行缓存，并完成零中频信号中有用带宽的滤波。

3.如权利要求2所述的基于FPGA的多信号接收处理装置，其特征在于，外部接口电路传输外部控制信号给自适应滤波电路，以实现自适应滤波电路不同特性的滤波器系数加载，从而在零中频上限定不同的带宽，从而自适应于不同载波上的基带宽度。

4.如权利要求2或3所述的基于FPGA的多信号接收处理装置，其特征在于，数控振荡电路包括顺次连接的累加器、角度映射器、三角函数电路，且累加器的输出信号反馈回累加器的输入端；

所述累加器输入端输入系统时钟信号；

所述角度映射器主要对输出信号进行角度量化；

所述三角函数电路用于对输出信号的正弦值进行量化后将其输出。

5.如权利要求4所述的基于FPGA的多信号接收处理装置，其特征在于，数控振荡电路还完成频控制值和/或相位调节值的设置。

6.如权利要求1~5中任一项所述的基于FPGA的多信号接收装置的工作方法，其特征在于，包括下列步骤：

步骤1：采样缓存及控制电路根据要求计算最佳的采样频率，并对采样时钟控制电路设置对应的参数，从而使所述采样时钟控制电路输出所需要频率的采样时钟信号；

步骤2：A/D转换电路综合利用低通采样和带通采样定理，用差分匹配电路的一个接收通道接收多个模拟信号并进行采样，采样后的数字信号送给FPGA；

步骤3：采样缓存及控制电路对输入信号进行缓存和预处理；

步骤4：数控振荡电路根据采样缓存及控制电路的输入信号产生一个最佳频控制值，所述最佳频控制值决定电路最终输出的频率值；

步骤5：所述数控振荡电路动态生成相位正交的数字频率，与流经的采样缓存及控制电路输出信号混频；

步骤6：数控振荡电路对混频后的信号进行多载波信号的分离及下变到零中频，处理后的零中频信号输入到自适应滤波电路；

步骤7：零中频信号在自适应滤波器电路中进行缓存后在倒置型的数字低通滤波器完成零中频信号中有用带宽的滤波；

步骤8：经过自适应滤波电路滤波的零中频信号输出到外部接口电路。

7.如权利要求6所述的基于FPGA的多信号接收装置的工作方法，其特征在于，在步骤4中，数控振荡电路根据外部接口电路的控制信号对相位调节值进行设置，以调节其振荡输出频率的相位。

8.如权利要求6所述的基于FPGA的多信号接收装置的工作方法，其特征在于，在步骤7之前，所述自适应电路根据外部接口电路的控制信号加载最适宜的滤波器系数。