CN114448763B - 一种任意码率通用mpsk解调系统及其解调方法 - Google Patents

一种任意码率通用mpsk解调系统及其解调方法 Download PDF

Info

Publication number
CN114448763B
CN114448763B CN202210371475.6A CN202210371475A CN114448763B CN 114448763 B CN114448763 B CN 114448763B CN 202210371475 A CN202210371475 A CN 202210371475A CN 114448763 B CN114448763 B CN 114448763B
Authority
CN
China
Prior art keywords
module
signal
phase
input end
complex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210371475.6A
Other languages
English (en)
Other versions
CN114448763A (zh
Inventor
王仁智
刘建梁
奉辉
秦文
张丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Xunlian Technology Co ltd
Original Assignee
Tianjin Xunlian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Xunlian Technology Co ltd filed Critical Tianjin Xunlian Technology Co ltd
Priority to CN202210371475.6A priority Critical patent/CN114448763B/zh
Publication of CN114448763A publication Critical patent/CN114448763A/zh
Application granted granted Critical
Publication of CN114448763B publication Critical patent/CN114448763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明提供了一种任意码率通用MPSK解调系统及其解调方法，包括正交下变频模块、一号可变时长积分器模块、二号可变时长积分器模块、复数乘法器模块、CORDIC鉴相模块、去调制化模块、PI控制器模块、数控振荡器模块、符号同步模块和相位调整模块。本发明所述的一种任意码率通用MPSK解调系统及其解调方法具有任意码率可调、能够兼容任意MPSK的调制方式的优秀兼容性，同时通过可变时长积分器和cordic鉴相算法保证了解调器的优秀性能，同时该解调方法硬件资源消耗少，便于硬件实现。

Description

一种任意码率通用MPSK解调系统及其解调方法
技术领域
本发明属于深空探测技术领域，尤其是涉及一种任意码率通用MPSK解调系统及其解调方法。
背景技术
在深空探测领域遥测采用PSK调制最为适宜，这是由于这种调制方式有着最低的解调门限，实现最为简单，且为恒包络调制，对发射功放的线性要求较低。其中8PSK不具备良好的误比特率性能，难以满足系统对通信质量的高标准要求，BPSK与QPSK两者的信息速率、信号发送功率、噪声功率谱密度相同的条件下，BPSK与QPSK的平均误比特率相同，而QPSK的功率谱主瓣宽度比BPSK窄一半，所以BPSK和QPSK在遥测应用领域中经常被采用，另外在一些高速率应用领域8PSK也经常被采用。遥测领域的应用特点是星载或者箭载的发射机产品定制化要求比较高，对于体积功耗，重量以及码率而言每个项目都有不同的需求，但是地面站接遥测接收机则需要考虑不同项目型号的兼容性，提高产品的复用性降低项目成本，本发明提供了一种能够兼容BPSK、QPSK和8PSK甚至16PSK等为代表的MPSK解调方法。
本发明提供的解调方法除了支持多种进制的PSK解调之后，还能支持任意码率调整。从而使解调器使用的场景范围大大拓宽，具有良好的经济效应。
发明内容
有鉴于此，本发明旨在提出一种任意码率通用MPSK解调系统，以通过可变时长积分器设计，在实现任意码率的解调的同时能够有效的降低信道的高斯白噪声，提高系统的解调灵敏度。
为达到上述目的，本发明的技术方案是这样实现的：
一种任意码率通用MPSK解调系统，包括正交下变频模块、一号可变时长积分器模块、二号可变时长积分器模块、复数乘法器模块、CORDIC鉴相模块、去调制化模块、PI控制器模块、数控振荡器模块、符号同步模块和相位调整模块，所述正交下变频模块输出端分别信号连接至一号可变时长积分器模块输入端、二号可变时长积分器模块输入端，所述一号可变时长积分器模块输出端、二号可变时长积分器模块输出端均信号连接至复数乘法器模块输入端，所述复数乘法器模块输出端信号连接至CORDIC鉴相模块输入端，CORDIC鉴相模块输出端分别信号连接至去调制化模块输入端、符号同步模块输入端，所述去调制化模块输出端通过PI控制器模块信号连接至数控振荡器模块输入端，数控振荡器模块输出端信号连接至复数乘法器模块输入端，所述符号同步模块输出端信号连接至相位调整模块输入端。
进一步的，所述一号可变时长积分器模块包括一号加法器、一号D触发器、计数器、除法器和锁存器，所述一号加法器输入端信号连接至正交下变频模块输出端，一号加法器输出端信号连接至一号D触发器输入端，一号D触发器输出端分别信号连接至一号加法器输入端、除法器输入端，除法器输出端信号连接至锁存器输入端，所述计数器输出端还分别信号连接至一号D触发器输入端和锁存器输入端，锁存器输出端信号连接至复数乘法器模块输入端，所述一号可变时长积分器模块、二号可变时长积分器模块相同。
进一步的，所述PI控制器模块包括一号乘法器、二号乘法器、二号加法器、二号D触发器和三号加法器，所述一号乘法器输入端、二号乘法器输入端均信号连接至去调制化模块输出端，所述一号乘法器输出端信号连接至三号加法器输入端，所述二号乘法器输出端信号连接至二号加法器输入端，二号加法器输出端信号连接至二号D触发器输入端，二号D触发器输出端分别信号连接至二号加法器输入端、三号加法器输入端，三号加法器输出端信号连接至数控振荡器模块输入端。
相对于现有技术，本发明所述的一种任意码率通用MPSK解调系统具有以下优势：
（1）本发明所述的一种任意码率通用MPSK解调系统结构简单，设计合理，通过一号可变时长积分器模块、二号可变时长积分器模块的设计，在实现任意码率的解调的同时能够有效的降低信道的高斯白噪声，提高系统的解调灵敏度；此外，各个模块复用程度高，硬件资源消耗低，解调方法中除了在去调制化部分需要考虑不同PSK解调的影响，其他模块完全实现复用。
本发明的另一目的在于提出一种任意码率通用MPSK解调方法，以提高了载波跟踪精度和支持多种解调模块。
为达到上述目的，本发明的技术方案是这样实现的：
一种任意码率通用MPSK解调方法，包括以下步骤：
S1、将任意码率通用MPSK解调系统启动，将MPSK调制信号传送至正交下变频模块，正交下变频模块将输入端接收到的MPSK调制信号处理后输出同相分量信号和正交分量信号，并将同相分量信号传送给一号可变时长积分器模块，将正交分量信号传送给二号可变时长积分器模块；
S2、一号可变时长积分器模块对同相分量信号处理后，得到复数实部信号，并将复数实部信号分别传送给步骤S3的复数乘法器模块和步骤S8的复数乘法器模块；二号可变时长积分器模块对正交分量信号处理后，得到复数虚部信号，并将复数虚部信号分别传送给步骤S3的复数乘法器模块和步骤S8的复数乘法器模块；
S3、复数乘法器模块对复数实部信号、复数虚部信号、数控振荡初始值信号处理后，得到复数乘法初始值信号，并将复数乘法初始值信号传送给CORDIC鉴相模块；
S4、CORDIC鉴相模块对复数乘法初始值信号处理后，得到CORDIC鉴相初始值信号，并将CORDIC鉴相初始值信号分别传送给去调制化模块、符号同步模块；
S5、去调制化模块对CORDIC鉴相初始值信号处理后，得到输出信号y，并将输出信号y传送给PI控制器模块；
S6、PI控制器模块对输出信号y处理后，得到PI控制初始值信号，并将PI控制初始值信号传送给数控振荡器模块；
S7、数控振荡器模块对PI控制初始值信号处理后，得到数控振荡信号，并将数控振荡信号传送给复数乘法器模块；
S8、复数乘法器模块对复数实部信号、复数虚部信号、数控振荡信号处理后，得到复数乘法信号，并将复数乘法信号传送给CORDIC鉴相模块；
S9、CORDIC鉴相模块经过步骤S3-步骤S8形成的控制环路迭代后得到CORDIC鉴相信号，并将CORDIC鉴相信号分别传送给符号同步模块；
S10、符号同步模块对CORDIC鉴相信号处理后，得到符号同步信号，并将符号同步信号传送给相位调整模块；
S11、相位调整模块对符号同步信号完成相位模糊处理后，输出解调数据。
进一步的，在步骤S2中的所述复数实部信号的表达式为；
Figure 111416DEST_PATH_IMAGE001
，其中
Figure 825294DEST_PATH_IMAGE002
为积分输入，j表示输入信号的计数值，积分初始时刻为0，结束时刻为N-1，N的计算表达式为
Figure 339452DEST_PATH_IMAGE003
，
Figure 594982DEST_PATH_IMAGE004
为采样速率，
Figure 878196DEST_PATH_IMAGE005
为码元速率，
Figure 294134DEST_PATH_IMAGE006
为向下取整函数，
Figure 436534DEST_PATH_IMAGE007
为表示收发双方的频偏，
Figure 104275DEST_PATH_IMAGE008
为初始相位，
Figure 819159DEST_PATH_IMAGE009
表示调制信息，M为PSK调制的M相相移键控值。
进一步的，在步骤S3中的所述复数虚部信号的表达式为；
Figure 405998DEST_PATH_IMAGE010
，其中
Figure 894749DEST_PATH_IMAGE011
为积分输入，j表示输入信号的计数值，积分初始时刻为0，结束时刻为N-1，N的计算表达式为
Figure 710389DEST_PATH_IMAGE012
，
Figure 702616DEST_PATH_IMAGE013
为采样速率，
Figure 398039DEST_PATH_IMAGE015
为码元速率，
Figure 544725DEST_PATH_IMAGE016
为向下取整函数，
Figure 288690DEST_PATH_IMAGE018
为表示收发双方的频偏，
Figure 728898DEST_PATH_IMAGE019
为初始相位，
Figure 408272DEST_PATH_IMAGE020
表示调制信息，M为PSK调制的M相相移键控值。
进一步的，在步骤S5中的所述输出信号y的表达式为；
Figure 606036DEST_PATH_IMAGE021
，其中，b为使
Figure 278325DEST_PATH_IMAGE022
等式成立的整数值，
Figure 41882DEST_PATH_IMAGE023
为CORDIC鉴相信号，M为MPSK调制的M相相移键控值，y为去调制化模块的输出信号。
进一步的，在步骤S8中的所述复数乘法信号的表达式为；
Figure 593955DEST_PATH_IMAGE024
，其中，
Figure 341331DEST_PATH_IMAGE025
为表示收发双方的频偏，
Figure 489416DEST_PATH_IMAGE027
表示经过可变时长积分器之后的初相，
Figure 920528DEST_PATH_IMAGE028
表示调制信息，M为PSK调制的相移键控值；
Figure 128656DEST_PATH_IMAGE029
为数控振荡器模块的输出频率，
Figure 769852DEST_PATH_IMAGE030
为数控振荡器模块输出的初相。
进一步的，在步骤S9中的所述CORDIC鉴相信号的表达式为；
Figure 783945DEST_PATH_IMAGE031
，其中，
Figure 522094DEST_PATH_IMAGE032
为表示收发双方的频偏，
Figure 838806DEST_PATH_IMAGE033
表示经过可变时长积分器之后的初相，
Figure 29615DEST_PATH_IMAGE034
为数控振荡器模块的输出频率，
Figure 102526DEST_PATH_IMAGE036
为数控振荡器模块输出的初相，
Figure 367285DEST_PATH_IMAGE037
表示调制信息，M为PSK调制的相移键控值。
相对于现有技术，本发明所述的一种任意码率通用MPSK解调方法具有以下优势：
（1）本发明所述的一种任意码率通用MPSK解调方法，具有任意码率可调、能够兼容任意MPSK的调制方式的优秀兼容性，同时通过可变时长积分器和cordic鉴相算法保证了解调器的优秀性能，同时该方法硬件资源消耗少，便于硬件实现。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的整体结构示意图；
图2为本发明实施例所述的一号可变时长积分器模块示意图；
图3为本发明实施例所述的PI控制器模块示意图；
图4为本发明实施例所述的实施例1的解调流程图。
附图标记说明：
1、正交下变频模块；2、一号可变时长积分器模块；21、一号加法器；22、一号D触发器；23、计数器；24、除法器；25、锁存器；3、二号可变时长积分器模块；4、复数乘法器模块；5、CORDIC鉴相模块；6、去调制化模块；7、PI控制器模块；71、一号乘法器；72、二号乘法器；73、二号加法器；74、二号D触发器；75、三号加法器；8、数控振荡器模块；9、符号同步模块；10、相位调整模块。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
如图1至图4所示，一种任意码率通用MPSK解调系统，包括正交下变频模块1、一号可变时长积分器模块2、二号可变时长积分器模块3、复数乘法器模块4、CORDIC鉴相模块5、去调制化模块6、PI控制器模块7、数控振荡器模块8、符号同步模块9和相位调整模块10，所述正交下变频模块1输入端用于接收调制信号，所述正交下变频模块1输出端分别信号连接至一号可变时长积分器模块2输入端、二号可变时长积分器模块3输入端，所述一号可变时长积分器模块2输出端、二号可变时长积分器模块3输出端均信号连接至复数乘法器模块4输入端，所述复数乘法器模块4输出端信号连接至CORDIC鉴相模块5输入端，CORDIC鉴相模块5输出端分别信号连接至去调制化模块6输入端、符号同步模块9输入端，所述去调制化模块6输出端通过PI控制器模块7信号连接至数控振荡器模块8输入端，数控振荡器模块8输出端信号连接至复数乘法器模块4输入端，所述符号同步模块9输出端信号连接至相位调整模块10输入端，所述交下变频模块1、复数乘法器模块4、CORDIC鉴相模块5、去调制化模块6、数控振荡器模块8、符号同步模块9和相位调整模块10均为现有技术，所述正交下变频模块1通过将输入信号与正交本振信号分别相乘，再经过低通滤波实现，用于将射频信号变换为本地的零频正交信号，便于解调处理；所述复数乘法器模块4由四个实数乘法器、一个加法器和一个减法器构成，用来实现复数的乘法运算，具体的用于相位偏差的纠正。CORDIC鉴相模块5通过采用CORDIC算法，计算出输入的复数信号的辐角主值；所述去调制化模块6通过采用阈值判决的方法去除掉了相位调制信息对相位变化的影响，方便后续对相位误差的计算；所述数控振荡器模块8采用经典的查找表方法产生一个正交的本振信号，结合通过复数乘法器模块4用于相位偏差的纠正；所述符号同步模块9采用Gardner算法，实现对输入信号的符号同步采样，消除码多普勒影响；相位调整模块10通过采用穷举相关的帧头的方法，实现对符号相位的调整，消除相位模糊，得到解调信息。所述正交下变频模块1即图4中的宽带收发器，一号可变时长积分器模块2、二号可变时长积分器模块3、复数乘法器模块4、CORDIC鉴相模块5、去调制化模块6、PI控制器模块7、数控振荡器模块8、符号同步模块9和相位调整模块10即为图4中FPGA芯片内部的功能模块，所述相位调整模块10输出端用于输出解调数据。本任意码率通用MPSK解调系统，结构简单，设计合理，通过一号可变时长积分器模块2、二号可变时长积分器模块3的设计，在实现任意码率的解调的同时能够有效的降低信道的高斯白噪声，提高系统的解调灵敏度；此外，各个模块复用程度高，硬件资源消耗低，解调方法中除了在去调制化部分需要考虑不同PSK解调的影响，其他模块完全实现复用。
所述一号可变时长积分器模块2包括一号加法器21、一号D触发器22、计数器23、除法器24和锁存器25，所述一号加法器21输入端信号连接至正交下变频模块1输出端，一号加法器21输出端信号连接至一号D触发器22输入端，一号D触发器22输出端分别信号连接至一号加法器21输入端、除法器24输入端，除法器24输出端信号连接至锁存器25输入端，所述计数器23输出端还分别信号连接至一号D触发器22输入端和锁存器25输入端，锁存器25输出端信号连接至复数乘法器模块4输入端，所述一号可变时长积分器模块2、二号可变时长积分器模块3结构相同。在本实施例里，所述一号加法器21、一号D触发器22、计数器23、除法器24和锁存器25均为现有技术。
所述PI控制器模块7包括一号乘法器71、二号乘法器72、二号加法器73、二号D触发器74和三号加法器75，所述一号乘法器71输入端、二号乘法器72输入端均信号连接至去调制化模块6输出端，所述一号乘法器71输出端信号连接至三号加法器75输入端，所述二号乘法器72输出端信号连接至二号加法器73输入端，二号加法器73输出端信号连接至二号D触发器74输入端，二号D触发器74输出端分别信号连接至二号加法器73输入端、三号加法器75输入端，三号加法器75输出端信号连接至数控振荡器模块8输入端，在本实施例里，所述一号乘法器71、二号乘法器72、二号加法器73、二号D触发器74和三号加法器75均为现有技术。
一种任意码率通用MPSK解调方法，包括以下步骤：
S1、将任意码率通用MPSK解调系统启动，将MPSK调制信号传送至正交下变频模块1，正交下变频模块1将输入端接收到的MPSK调制信号处理后输出同相分量信号和正交分量信号，并将同相分量信号传送给一号可变时长积分器模块2，将正交分量信号传送给二号可变时长积分器模块3；
S2、一号可变时长积分器模块2对同相分量信号处理后，得到复数实部信号，并将复数实部信号分别传送给步骤S3的复数乘法器模块4和步骤S8的复数乘法器模块4；二号可变时长积分器模块3对正交分量信号处理后，得到复数虚部信号，并将复数虚部信号分别传送给步骤S3的复数乘法器模块4和步骤S8的复数乘法器模块4；
S3、复数乘法器模块4对复数实部信号、复数虚部信号、数控振荡初始值信号处理后，得到复数乘法初始值信号，并将复数乘法初始值信号传送给CORDIC鉴相模块5；
S4、CORDIC鉴相模块5对复数乘法初始值信号处理后，得到CORDIC鉴相初始值信号，并将CORDIC鉴相初始值信号分别传送给去调制化模块6、符号同步模块9；
S5、去调制化模块6对CORDIC鉴相初始值信号处理后，得到输出信号y，并将输出信号y传送给PI控制器模块7；
S6、PI控制器模块7对输出信号y处理后，得到PI控制初始值信号，并将PI控制初始值信号传送给数控振荡器模块8；
S7、数控振荡器模块8对PI控制初始值信号处理后，得到数控振荡信号，并将数控振荡信号传送给复数乘法器模块4；
S8、复数乘法器模块4对复数实部信号、复数虚部信号、数控振荡信号处理后，得到复数乘法信号，并将复数乘法信号传送给CORDIC鉴相模块5；
S9、CORDIC鉴相模块5经过步骤S3-步骤S8形成的控制环路迭代后得到CORDIC鉴相信号，并将CORDIC鉴相信号分别传送给符号同步模块9；
S10、符号同步模块9对CORDIC鉴相信号处理后，得到符号同步信号，并将符号同步信号传送给相位调整模块10；
S11、相位调整模块10对符号同步信号完成相位模糊处理后，输出解调数据。
在本实施例里，方法通过复数乘法器模块4、CORDIC鉴相模块5、去调制化模块6、PI控制器模块7、数控振荡器模块8组成的闭环回路实现任意MPSK调制信号的载波同步，首次运算时CORDIC鉴相模块5、去调制化模块6、PI控制器模块7、数控振荡器模块8采用初始值参与运算，CORDIC鉴相模块5、去调制化模块6、PI控制器模块7的初值均可以设置为0，数控振荡器模块8的初始值（cos(0)+jsin(0)）。完成首次运算后，上次各个模块计算结果参与下一次的闭环运算，从而实现流式的闭环控制运算。
本解调方法具有任意码率可调、能够兼容任意MPSK的调制方式的优秀兼容性，同时通过可变时长积分器和cordic鉴相算法保证了解调器的优秀性能，同时该方法硬件资源消耗少，便于硬件实现。本解调方法支持多种解调模块，诸如BPSK、QPSK、8PSK等等任意MPSK。此外，载波同步过程中采用的cordic鉴相算法，鉴相结果线性度好，从而载波跟踪精度高。
在本实施例里，本方法适用于解调各种相移键控信号即MPSK信号，包括BPSK，QPSK，8PSK，16PSK。方法的输入信号为MPSK调制信号，信号经过信号的预处理后，进行正交下变频模块1，完成由射频信号到基带信号的频谱搬移，之后产生的同相分量信号和同相分量信号别分经过一号可变时长积分器模块2和二号可变时长积分器模块3与数控振荡器模块8输出信号同时送入复数乘法器模块4实现载波校正功能，之后进入CORDIC鉴相模块5、去调制化模块6、PI控制器模块7和数控振荡器模块8构成的载波同步功能模组，经过符号同步模块9后实现了符号逆映射，最后通过相位调整模块10后恢复出解调数据。该方法的解调方法的框图如图1所示。
MPSK调制信号的波形为
Figure 917215DEST_PATH_IMAGE038
，
Figure 657638DEST_PATH_IMAGE039
为射频频点，M为PSK调制的M相相移键控值，a为调制符号映射的相位，
Figure 951216DEST_PATH_IMAGE040
。该信号经过正交下变频模块1输出信号的同相分量信号
Figure 336061DEST_PATH_IMAGE041
和同相分量信号
Figure 791313DEST_PATH_IMAGE042
。
Figure 769764DEST_PATH_IMAGE018
为表示收发双方的频偏，
Figure 804717DEST_PATH_IMAGE043
为初始相位，
Figure 371964DEST_PATH_IMAGE020
表示调制信息，M为PSK调制的M相相移键控值。
同相分量信号经过一号可变时长积分器模块2后送入复数乘法器模块4，一号可变时长积分器模块2的输出信号即复数实部信号，复数实部信号的表达式为
Figure 60434DEST_PATH_IMAGE001
，其中
Figure 713133DEST_PATH_IMAGE044
为积分输入，j表示输入信号的计数值，积分初始时刻为0，结束时刻为N-1，N的计算表达式为
Figure 286196DEST_PATH_IMAGE045
，
Figure 19535DEST_PATH_IMAGE046
为采样速率，
Figure 82169DEST_PATH_IMAGE005
为码元速率，
Figure 894267DEST_PATH_IMAGE006
为向下取整函数，
Figure 333339DEST_PATH_IMAGE007
为表示收发双方的频偏，
Figure 671916DEST_PATH_IMAGE047
为初始相位，
Figure 108714DEST_PATH_IMAGE048
表示调制信息，M为PSK调制的M相相移键控值。
正交分量信号经过二号可变时长积分器模块3后送入复数乘法器模块4，二号可变时长积分器模块3的输出信号即复数虚部信号，复数虚部信号的表达式为
Figure 470425DEST_PATH_IMAGE010
，其中
Figure 260658DEST_PATH_IMAGE049
为积分输入，j表示输入信号的计数值，积分初始时刻为0，结束时刻为N-1，N的计算表达式为
Figure 391425DEST_PATH_IMAGE012
，
Figure 733544DEST_PATH_IMAGE013
为采样速率，
Figure 582552DEST_PATH_IMAGE015
为码元速率，
Figure 160163DEST_PATH_IMAGE016
为向下取整函数，
Figure 614278DEST_PATH_IMAGE018
为表示收发双方的频偏，
Figure 189616DEST_PATH_IMAGE043
为初始相位，
Figure 837504DEST_PATH_IMAGE020
表示调制信息，M为PSK调制的M相相移键控值。
一号可变时长积分器模块2、二号可变时长积分器模块3的结构相同，一号可变时长积分器模块2、二号可变时长积分器模块3的详细设计框图如图2所示，该模块的输入有三个，分别是积分长度N，数据采样时钟和数据输入。积分长度与采样率的乘积为积分时长，数据输入进入一号加法器21，加法器的另外一个输入是一号D触发器22的输出，在积分长度N和数据采样时钟作用下计数器23输出清零标志信号，一号D触发器22输入包括数据采样时钟、一号加法器21的输出信号和计数器23的输出清零标志。一号D触发器22的输出信号送到一号加法器21和除法器24，除法器24在输入信号积分长度N和一号D触发器22输出信号的作用下计算输出结果，除法器24的输出信号经过锁存器25完成数据锁存并输出计算结果。
可变时长积分器的作用是为了保证每个符号周期内只有8个数据，并且进行了归一化处理，抵消了不同积分长度的影响。
复数乘法器模块4的输入信号包括两个，分别为输入信号a和输入信号b，输入信号a是由一号可变时长积分器模块2输出的复数实部信号和二号可变时长积分器模块3输出的复数虚部信号分别构成的复数实部和虚部的复数乘法器模块4输入信号a，输入信号a的表达式为：
Figure 156490DEST_PATH_IMAGE050
其中
Figure 199532DEST_PATH_IMAGE025
为表示收发双方的频偏，
Figure 945772DEST_PATH_IMAGE027
表示经过可变时长积分器之后的初相，
Figure 831688DEST_PATH_IMAGE028
表示调制信息，M为PSK调制的相移键控值。
复数乘法器模块4的另外一个输入信号b为数控振荡器模块8的数控振荡信号，数控振荡信号的表达式为：
Figure 892048DEST_PATH_IMAGE051
Figure 851914DEST_PATH_IMAGE029
为数控振荡器模块8的输出频率，
Figure 582103DEST_PATH_IMAGE030
为数控振荡器模块8输出的初相，解调器在锁定工作时，
Figure 892999DEST_PATH_IMAGE052
，
Figure 757050DEST_PATH_IMAGE053
，
Figure 633739DEST_PATH_IMAGE054
与
Figure 987360DEST_PATH_IMAGE055
的偏差主要了来自于控制算法的控制精度。
经过复数乘法器模块4之后的输出结果为复数乘法信号，复数乘法信号的表达式为：
Figure 457655DEST_PATH_IMAGE024
上述复数乘法信号经过CORDIC鉴相模块5输出为CORDIC鉴相信号，CORDIC鉴相信号的表达式为：
Figure 499299DEST_PATH_IMAGE056
其中
Figure 168177DEST_PATH_IMAGE025
为表示收发双方的频偏，
Figure 630383DEST_PATH_IMAGE027
表示经过可变时长积分器之后的初相，
Figure 650291DEST_PATH_IMAGE029
为数控振荡器模块8的输出频率，
Figure 980778DEST_PATH_IMAGE030
为数控振荡器模块8输出的初相，
Figure 707426DEST_PATH_IMAGE028
表示调制信息，M为PSK调制的相移键控值。
相对于调制信息
Figure 402850DEST_PATH_IMAGE028
的变化速率而言，
Figure DEST_PATH_IMAGE057
是缓变量，也是PI控制器模块7的误差来源，去调制化模块6的目的在于将CORDIC鉴相模块5输出的CORDIC鉴相信号
Figure 926366DEST_PATH_IMAGE058
中的调制信息
Figure 732648DEST_PATH_IMAGE028
移除。下面对去调制化模块6的处理机制如下：
Figure DEST_PATH_IMAGE059
其中b为使
Figure 969594DEST_PATH_IMAGE022
等式成立的整数值，
Figure 773602DEST_PATH_IMAGE023
为CORDIC鉴相模块5信号，M为MPSK调制的M相相移键控值。y为去调制化模块6的输出信号。
为了对PI控制器模块7的工作原理进行详细展开，其原理框图如图3所示：
去调制化模块6的输出信号y作为PI控制器模块7的输入信号，经过一号乘法器71和二号乘法器72，分别与参数C1和C2进行乘法运算，一号乘法器71的输出经过二号加法器73和二号D触发器74构成的积分器后与一号乘法器71同时进入三号加法器75最后完成PI控制器的计算结果输出PI控制信号。PI控制器模块7输出的PI控制信号送入数控振荡器模块8。
数控振荡器模块8根据PI控制器模块7的PI控制信号输出产生特定频率的正交本振信号，形成复数形式的正弦信号用于作为复数乘法器模块4的一路输入信号，即输入信号b。
CORDIC鉴相模块5输出送入符号同步模块9，该模块完成符号同步，符号同步模块9输出符号同步信号，并将符号同步信号送入相位调整模块10模块。
相位调整模块10模块完成相位模糊处理后输出解调数据。
实施例1
调制信号首先通过腔体滤波器，实现带通滤波，抑制带外噪声，腔体滤波器采用公司自研的XL-BLP2250-100-QT模组，该滤波器具有带外抑制能力强，噪声系数小的特点。信号之后通过低噪声放大器进行信号的初次放大，低噪声放大器采用Mini-Circuits公司的CMA-545+芯片，该放大器具有噪声系数低，压缩功率点高，工作频率范围宽的诸多优点。二级放大器采用Mini-Circuits公司的DVGA1-242A+芯片，该放大器放大倍数大，压缩功率点高的特点。宽带收发器采用亚德诺半导体的ADRV9009BBCZ芯片完成信号的正交下混频功能，该芯片具有工作频率范围宽，动态范围大，射频通道带宽宽的诸多优点，具有灵活的通用性。之后的信号进入FPGA芯片，采用Xilinx公司的XC7K325T-2FFG900I芯片进行其余信号处理过程。信号处理完成输出解调信号。
采样速率为220Msa/s，信息的符号速率为2Msa/s，二号可变时长积分器模块3和一号可变时长积分器模块2的积分长度N=13。频移键控值M=4,即实现的是QPSK，其中PI控制器参数C1和C2的选择是影响解调性能的关键。在保证性能的前提下，本实例选用C1=2-2，C2=2-17,这两组数据的好处在于能将一号乘法器71和二号乘法器72采用移位器代替，能有效的降低FPGA中本就非常稀缺的DSP资源。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种任意码率通用MPSK解调系统，其特征在于：包括正交下变频模块(1)、一号可变时长积分器模块(2)、二号可变时长积分器模块(3)、复数乘法器模块(4)、CORDIC鉴相模块(5)、去调制化模块(6)、PI控制器模块(7)、数控振荡器模块(8)、符号同步模块(9)和相位调整模块(10)，所述正交下变频模块(1)输出端分别信号连接至一号可变时长积分器模块(2)输入端、二号可变时长积分器模块(3)输入端，所述一号可变时长积分器模块(2)输出端、二号可变时长积分器模块(3)输出端均信号连接至复数乘法器模块(4)输入端，所述复数乘法器模块(4)输出端信号连接至CORDIC鉴相模块(5)输入端，CORDIC鉴相模块(5)输出端分别信号连接至去调制化模块(6)输入端、符号同步模块(9)输入端，所述去调制化模块(6)输出端通过PI控制器模块(7)信号连接至数控振荡器模块(8)输入端，数控振荡器模块(8)输出端信号连接至复数乘法器模块(4)输入端，所述符号同步模块(9)输出端信号连接至相位调整模块(10)输入端。
2.根据权利要求1所述的一种任意码率通用MPSK解调系统，其特征在于：所述一号可变时长积分器模块(2)包括一号加法器(21)、一号D触发器(22)、计数器(23)、除法器(24)和锁存器(25)，所述一号加法器(21)输入端信号连接至正交下变频模块(1)输出端，一号加法器(21)输出端信号连接至一号D触发器(22)输入端，一号D触发器(22)输出端分别信号连接至一号加法器(21)输入端、除法器(24)输入端，除法器(24)输出端信号连接至锁存器(25)输入端，所述计数器(23)输出端还分别信号连接至一号D触发器(22)输入端和锁存器(25)输入端，锁存器(25)输出端信号连接至复数乘法器模块(4)输入端，所述一号可变时长积分器模块(2)、二号可变时长积分器模块(3)相同。
3.根据权利要求1所述的一种任意码率通用MPSK解调系统，其特征在于：所述PI控制器模块(7)包括一号乘法器(71)、二号乘法器(72)、二号加法器(73)、二号D触发器(74)和三号加法器(75)，所述一号乘法器(71)输入端、二号乘法器(72)输入端均信号连接至去调制化模块(6)输出端，所述一号乘法器(71)输出端信号连接至三号加法器(75)输入端，所述二号乘法器(72)输出端信号连接至二号加法器(73)输入端，二号加法器(73)输出端信号连接至二号D触发器(74)输入端，二号D触发器(74)输出端分别信号连接至二号加法器(73)输入端、三号加法器(75)输入端，三号加法器(75)输出端信号连接至数控振荡器模块(8)输入端。
4.根据权利要求1至3任一所述的一种任意码率通用MPSK解调系统的解调方法，其特征在于：包括以下步骤：
S1、将任意码率通用MPSK解调系统启动，将MPSK调制信号传送至正交下变频模块(1)，正交下变频模块(1)将输入端接收到的MPSK调制信号处理后输出同相分量信号和正交分量信号，并将同相分量信号传送给一号可变时长积分器模块(2)，将正交分量信号传送给二号可变时长积分器模块(3)；
S2、一号可变时长积分器模块(2)对同相分量信号处理后，得到复数实部信号，并将复数实部信号分别传送给步骤S3的复数乘法器模块(4)和步骤S8的复数乘法器模块(4)；二号可变时长积分器模块(3)对正交分量信号处理后，得到复数虚部信号，并将复数虚部信号分别传送给步骤S3的复数乘法器模块(4)和步骤S8的复数乘法器模块(4)；
S3、复数乘法器模块(4)对复数实部信号、复数虚部信号、数控振荡初始值信号处理后，得到复数乘法初始值信号，并将复数乘法初始值信号传送给CORDIC鉴相模块(5)；
S4、CORDIC鉴相模块(5)对复数乘法初始值信号处理后，得到CORDIC鉴相初始值信号，并将CORDIC鉴相初始值信号分别传送给去调制化模块(6)、符号同步模块(9)；
S5、去调制化模块(6)对CORDIC鉴相初始值信号处理后，得到输出信号y，并将输出信号y传送给PI控制器模块(7)；
S6、PI控制器模块(7)对输出信号y处理后，得到PI控制初始值信号，并将PI控制初始值信号传送给数控振荡器模块(8)；
S7、数控振荡器模块(8)对PI控制初始值信号处理后，得到数控振荡信号，并将数控振荡信号传送给复数乘法器模块(4)；
S8、复数乘法器模块(4)对复数实部信号、复数虚部信号、数控振荡信号处理后，得到复数乘法信号，并将复数乘法信号传送给CORDIC鉴相模块(5)；
S9、CORDIC鉴相模块(5)经过步骤S3-步骤S8形成的控制环路迭代后得到CORDIC鉴相信号，并将CORDIC鉴相信号分别传送给符号同步模块(9)；
S10、符号同步模块(9)对CORDIC鉴相信号处理后，得到符号同步信号，并将符号同步信号传送给相位调整模块(10)；
S11、相位调整模块(10)对符号同步信号完成相位模糊处理后，输出解调数据。
5.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法，其特征在于：在步骤S2中的所述复数实部信号的表达式为；
Figure DEST_PATH_IMAGE001
，其中
Figure 246914DEST_PATH_IMAGE002
为积分输入，j表示输入信号的计数值，积分初始时刻为0，结束时刻为N-1，N的计算表达式为
Figure DEST_PATH_IMAGE003
，
Figure 367317DEST_PATH_IMAGE004
为采样速率，
Figure DEST_PATH_IMAGE005
为码元速率，
Figure 599584DEST_PATH_IMAGE006
为向下取整函数，
Figure DEST_PATH_IMAGE007
为表示收发双方的频偏，
Figure 463635DEST_PATH_IMAGE008
为初始相位，
Figure DEST_PATH_IMAGE009
表示调制信息，M为PSK调制的M相相移键控值。
6.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法，其特征在于：在步骤S3中的所述复数虚部信号的表达式为；
Figure 481269DEST_PATH_IMAGE010
，其中
Figure DEST_PATH_IMAGE011
为积分输入，j表示输入信号的计数值，积分初始时刻为0，结束时刻为N-1，N的计算表达式为
Figure 254797DEST_PATH_IMAGE012
，
Figure DEST_PATH_IMAGE013
为采样速率，
Figure 990672DEST_PATH_IMAGE014
为码元速率，
Figure DEST_PATH_IMAGE015
为向下取整函数，
Figure 392834DEST_PATH_IMAGE016
为表示收发双方的频偏，
Figure DEST_PATH_IMAGE017
为初始相位，
Figure 514243DEST_PATH_IMAGE018
表示调制信息，M为PSK调制的M相相移键控值。
7.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法，其特征在于：在步骤S5中的所述输出信号y的表达式为；
Figure DEST_PATH_IMAGE019
，其中，b为使
Figure 976448DEST_PATH_IMAGE020
等式成立的整数值，
Figure DEST_PATH_IMAGE021
为CORDIC鉴相信号，M为MPSK调制的M相相移键控值，y为去调制化模块(6)的输出信号。
8.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法，其特征在于：在步骤S8中的所述复数乘法信号的表达式为；
Figure 934040DEST_PATH_IMAGE022
，其中，
Figure DEST_PATH_IMAGE023
为表示收发双方的频偏，
Figure 890626DEST_PATH_IMAGE024
表示经过可变时长积分器之后的初相，
Figure DEST_PATH_IMAGE025
表示调制信息，M为PSK调制的相移键控值；
Figure 617273DEST_PATH_IMAGE026
为数控振荡器模块(8)的输出频率，
Figure DEST_PATH_IMAGE027
为数控振荡器模块(8)输出的初相。
9.根据权利要求4所述的一种任意码率通用MPSK解调系统的解调方法，其特征在于：在步骤S9中的所述CORDIC鉴相信号的表达式为；
Figure 250380DEST_PATH_IMAGE028
，其中，
Figure DEST_PATH_IMAGE029
为表示收发双方的频偏，
Figure 210115DEST_PATH_IMAGE030
表示经过可变时长积分器之后的初相，
Figure DEST_PATH_IMAGE031
为数控振荡器模块(8)的输出频率，
Figure 688500DEST_PATH_IMAGE032
为数控振荡器模块(8)输出的初相，
Figure DEST_PATH_IMAGE033
表示调制信息，M为PSK调制的相移键控值。
CN202210371475.6A 2022-04-11 2022-04-11 一种任意码率通用mpsk解调系统及其解调方法 Active CN114448763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210371475.6A CN114448763B (zh) 2022-04-11 2022-04-11 一种任意码率通用mpsk解调系统及其解调方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210371475.6A CN114448763B (zh) 2022-04-11 2022-04-11 一种任意码率通用mpsk解调系统及其解调方法

Publications (2)

Publication Number Publication Date
CN114448763A CN114448763A (zh) 2022-05-06
CN114448763B true CN114448763B (zh) 2022-06-07

Family

ID=81360414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210371475.6A Active CN114448763B (zh) 2022-04-11 2022-04-11 一种任意码率通用mpsk解调系统及其解调方法

Country Status (1)

Country Link
CN (1) CN114448763B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115834311B (zh) * 2023-02-21 2023-04-28 天津讯联科技有限公司 通用cpfsk预滤波直接调制装置及其调制方法
CN116016072B (zh) * 2023-03-22 2023-06-16 天津讯联科技有限公司 零中频结构低复杂度msk正交解调装置及其解调方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163525A (zh) * 1996-04-08 1997-10-29 日本电气株式会社 相移键控信号的解调方法与器件
CN102891820A (zh) * 2011-07-19 2013-01-23 苏州东奇信息科技有限公司 码率可变ebpsk通信系统的自适应接收机
CN103179066A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 多进制相移键控mpsk调制方法、装置和函数信号发生器
CN105978664A (zh) * 2016-06-24 2016-09-28 中国科学院国家空间科学中心 一种用于遥感卫星的高效超高速有效载荷数据传输系统
CN107040486A (zh) * 2017-03-28 2017-08-11 西安电子科技大学 一种任意码速率自适应的qpsk解调系统及方法
CN113098808A (zh) * 2021-06-09 2021-07-09 天津讯联科技有限公司 一种具有快速自动频率补偿的cpfsk解调装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8599940B2 (en) * 2006-09-26 2013-12-03 Nokia Corporation Apparatus, method and computer program product providing sequence modulation for uplink control signaling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163525A (zh) * 1996-04-08 1997-10-29 日本电气株式会社 相移键控信号的解调方法与器件
CN102891820A (zh) * 2011-07-19 2013-01-23 苏州东奇信息科技有限公司 码率可变ebpsk通信系统的自适应接收机
CN103179066A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 多进制相移键控mpsk调制方法、装置和函数信号发生器
CN105978664A (zh) * 2016-06-24 2016-09-28 中国科学院国家空间科学中心 一种用于遥感卫星的高效超高速有效载荷数据传输系统
CN107040486A (zh) * 2017-03-28 2017-08-11 西安电子科技大学 一种任意码速率自适应的qpsk解调系统及方法
CN113098808A (zh) * 2021-06-09 2021-07-09 天津讯联科技有限公司 一种具有快速自动频率补偿的cpfsk解调装置及方法

Also Published As

Publication number Publication date
CN114448763A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN114448763B (zh) 一种任意码率通用mpsk解调系统及其解调方法
US8849226B2 (en) Wireless receiver
EP2467984B1 (en) Wireless receiver
WO2021143502A1 (zh) 相移键控调制解调方法及设备
JP2003500931A (ja) 直交復調器における微分および乗算ベースのタイミング回復
CN113489664B (zh) 无线频移键控通信频偏补偿电路和方法
CN112350970B (zh) 一种多相位频移键控调制、解调方法及设备
WO2021249139A1 (zh) 低功耗蓝牙恒定包络相位调制和解调方法及设备
WO2021093492A1 (zh) 一种调制器、解调器以及无线通信系统
CN111901269B (zh) 可变调制指数的高斯频移键控调制方法、装置及系统
CN114448761B (zh) 调制指数自适应的多符号检测解调装置及其解调方法
EP0951151A2 (en) Pilot signal transmission technique and digital communication system using same
CN113098808B (zh) 一种具有快速自动频率补偿的cpfsk解调装置及方法
US8971450B2 (en) Transmission device, reception device, transmission method and reception method for wireless communication system
US6373903B1 (en) Apparatus and method for increasing the effective data rate in communication systems utilizing phase modulation
CN116016072B (zh) 零中频结构低复杂度msk正交解调装置及其解调方法
CN107733832B (zh) Apsk接收机及其提取本地载波相位误差的方法
CN110247870B (zh) 32apsk载波环路同步锁定检测方法
CN110311878B (zh) 16qam载波解调环路锁定状态同步检测方法
JP4214635B2 (ja) ディジタル無線装置
US9906386B1 (en) Frequency estimation, correction and noise suppression for modems
CN114553646B (zh) 一种基于wban窄带物理层的可重构调制解调系统
CN109474295A (zh) 一种用于星载测控设备的基带处理方法
CN115695124B (zh) 一种uqpsk相干解调方法和系统
US9276788B2 (en) Joint demodulating and demapping of digital signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant