CN107040486A - 一种任意码速率自适应的qpsk解调系统及方法 - Google Patents

Abstract

本发明提出了一种任意码速率自适应的QPSK解调系统及方法，用于解决现有多档码速率自适应解调系统适应性差以及现有解调方法采样率利用率低的技术问题；系统包括数据采集模块、最佳采样率选择模块、滤波系数生成模块、自适应Costas环模块、重采样模块和位同步判决输出模块，数据采集模块和最佳采样率选择模块形成闭环结构；实现方法包括：以最高采样速率采样模拟调制信号得到高速数字信号；估计该高速数字信号的码速率；计算最佳采样频率；以最佳采样频率采样模拟调制信号得到低速数字信号；对该低速数字信号进行数字下变频和低通滤波；对滤波后信号进行整数倍抽取；对抽取后信号进行位同步，最后判决输出得到原始码元。

Description

一种任意码速率自适应的QPSK解调系统及方法

技术领域

本发明属于数字通信技术领域，涉及一种任意码速率自适应的QPSK解调系统及方法，可用于载波速率已与调制端约定，码速率未知且为任意值的QPSK解调系统中。

背景技术

数字通信技术已经成为当代通信技术的主流，而在数字通信系统中，数字调制解调是必不可少的组成部分，也是通信信号传输技术的重要手段。

数字调制是采用数字信号处理的方法，将有用基带信号加载到较高频率的载波信号上的过程。数字解制是数字调制的逆过程，是采用数字信号处理的方法，从已调波信号中取出原来的有用基带信号的过程。

QPSK作为最常用的数字调制解调方式之一，凭借其抗干扰性强、频谱利用率高、适合高速传输等优点，已广泛应用于微波通信、卫星通信和移动通信中。

常见的QPSK解调方式分为相干解调和非相干解调，相干解调因其解调性能好于非相干解调而被广泛应用。相干解调的核心是载波同步与位同步，其中载波同步常通过Costas环来实现，Cosats环包括数控振荡器、两个数字下变频器、两个低通滤波器、鉴相器以及环路滤波器，其中低通滤波器的滤波系数及环路滤波器的环路参数一般均是事先已设计好并固化到程序中的。位同步则常采用Gardner环算法来实现。

在常见的QPSK调制解调系统中，因受通信距离、信道环境、发射功率等因素的影响，为保证通信质量，调制端往往在固定载波速率的同时，采用不同的码速率(符号速率)发射调制信号，这就要求解调端在已知载波速率时，也能对不同码速率的调制信号进行自适应解调，但是目前多数研究均是针对多档已知码速率的自适应解调系统及方法，但这种解调系统及方法存在适应性差，采样率利用率低等问题，例如授权公告号为CN 102801663 B、名称为“一种用于深空探测器的多档码速率估计方法”的中国专利，公开了一种针对多档已知码速率的自适应解调系统及方法，该系统只对多档已知码速率进行自适应解调，只能与相匹配的调制系统协同工作，而不能再应用到其他调制解调系统中，该解调方法中，是以固定的采样频率对模拟调制信号进行采样的，所以对低码速率的调制信号必然会带来采样率利用率低的问题。

发明内容

本发明的目的在于克服上述现有技术存在的缺陷，提出了一种任意码速率自适应的QPSK解调系统及方法，用于解决现有多档码速率自适应解调系统适应性差以及现有解调方法采样率利用率低的技术问题。

为实现上述目的，本发明采取的技术方案为：

一种任意码速率自适应的QPSK解调系统，包括数据采集模块、最佳采样率选择模块、滤波系数生成模块、自适应Costas环模块、重采样模块和位同步判决输出模块，所述数据采集模块和最佳采样率选择模块形成闭环反馈结构，用于根据模拟调制信号转化的数字信号的码速率估计结果，对数据采集模块的采样频率进行动态调整，其中：

数据采集模块，用于根据该模块的采样时钟，将接收的模拟调制信号S₁转化为高速数字信号S₂或低速数字信号S₃；

最佳采样率选择模块，用于对高速数字信号S₂的码速率进行估计，并根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块的最佳采样频率f_s；

滤波系数生成模块，用于根据高速数字信号S₂的码速率估计结果rb和数据采集模块的最佳采样频率f_s的计算结果，实时设计低通滤波器，并将该低通滤波器的滤波系数输出；

自适应Costas环模块，用于对低速数字信号S₃进行数字下变频，并利用低通滤波器的滤波系数对低速数字信号S₃数字下变频后信号进行滤波，再将滤波后的高速基带信号I_n1和高速基带信号Q_n1输出；

重采样模块，用于对高速基带信号I_n1和高速基带信号Q_n1进行采样率转换，并将采样率转换后的低速基带信号I_n2和低速基带信号Q_n2输出；

位同步判决输出模块，用于找出低速基带信号I_n2和低速基带信号Q_n2中各码元的最佳采样时刻，并对各码元的最佳采样时刻对应的最佳采样值分别进行判决，再输出判决后序列。

上述的任意码速率自适应的QPSK解调系统，所述数据采集模块，包括DDS子模块和ADC采样子模块，其中：

DDS子模块，用于根据不同的频率参数计算该模块的频率控制字，并输出该频率控制字对应频率的采样时钟信号clk；

ADC采样子模块，用于在采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为高速数字信号S₂或低速数字信号S₃。

上述的任意码速率自适应的QPSK解调系统，所述最佳采样率选择模块，包括码速率估计子模块和最佳采样频率计算子模块，其中：

码速率估计子模块，用于对高速数字信号S₂的码速率进行估计；

最佳采样频率计算子模块，用于根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块的最佳采样频率f_s。

上述的任意码速率自适应的QPSK解调系统，其特征在于：所述自适应Costas环模块，包括两个数字下变频器、两个低通滤波器、鉴相器、带宽可变环路滤波器和数控振荡器，其中：

数控振荡器，用于产生本地载波信号f₀，该本地载波信号f₀的初始频率为调制端与解调端约定的载波速率f_c，运行时频率为根据误差信号error不断调整得到的频率；

数字下变频器，用于根据本地载波信号f₀对低速数字信号S₃进行下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q并输出；

低通滤波器，用于根据滤波系数生成模块输出的滤波系数对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行低通滤波并输出；

鉴相器，用于根据两个低通滤波器的滤波结果，计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ；

带宽可变环路滤波器，用于根据不同低速数字信号S₃的码速率，对带宽可变环路滤波器的环路参数进行实时设计，实现对相位差θ中的高频分量和噪声的滤除，并输出误差信号error。

一种任意码速率自适应的QPSK解调方法，包括如下步骤：

(1)数据采集模块以该模块所支持的最高采样频率f_max对模拟调制信号S₁进行采样，将模拟调制信号S₁转化为高速数字信号S₂，实现步骤为：

(1a)DDS子模块计算ADC采样子模块所支持的最高采样频率f_max对应的频率控制字，并利用计算结果对DDS子模块的频率控制字进行初始化，得到频率控制字对应频率的高速采样时钟信号clk并输出；

(1b)ADC采样子模块在DDS子模块输出的高速采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为高速数字信号S₂；

(2)码速率估计子模块对高速数字信号S₂的码速率进行估计，得到码速率估计结果rb；

(3)最佳采样频率计算子模块根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块的最佳采样频率f_s，实现步骤为：

(3a)最佳采样频率计算子模块根据高速数字信号S₂的码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算模拟调制信号S₁的带通采样范围；

(3b)最佳采样频率计算子模块定义用于选择最佳采样频率f_s的循环变量n，并将其初始值设为1；

(3c)最佳采样频率计算子模块判断4n×rb是否在模拟调制信号S₁的带通采样范围内，若是，输出最佳采样频率f_s＝4n×rb，否则执行步骤(3d)；

(3d)令n＝n+1，并执行步骤(3c)；

(4)数据采集模块以最佳采样频率f_s对模拟调制信号S₁进行采样，将模拟调制信号S₁转化为低速数字信号S₃，实现步骤为：

(4a)DDS子模块计算最佳采样频率f_s对应的频率控制字，并利用计算结果对该模块的频率控制字进行重置，得到该频率控制字对应频率的低速采样时钟信号clk并输出；

(4b)ADC采样子模块在DDS子模块输出的低速采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为低速数字信号S₃；

(5)滤波系数生成模块根据高速数字信号S₂的码速率估计结果rb和最佳采样频率f_s的计算结果，实时设计两个低通滤波器，得到滤波系数并输出；

(6)初始化数控振荡器和带宽可变环路滤波器，实现步骤为：

(6a)数控振荡器计算调制端与解调端约定的载波速率f_c对应的频率控制字，并用计算结果初始化该数控振荡器的频率控制字，得到本地载波信号f₀；

(6b)带宽可变环路滤波器根据高速数字信号S₂的码速率估计结果rb，计算该带宽可变环路滤波器的环路参数；

(7)自适应Costas环模块对低速数字信号S₃进行数字下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q，并利用两个低通滤波器的滤波系数对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行滤波，得到高速基带信号I_n1和高速基带信号Q_n1，实现步骤为：

(7a)两个数字下变频器根据本地载波信号f₀分别对低速数字信号S₃进行下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q并输出；

(7b)两个低通滤波器利用步骤(5)输出的滤波系数，对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行低通滤波，得到I路滤波结果i和Q路滤波结果q并输出；

(7c)鉴相器根据I路滤波结果i和Q路滤波结果q，计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ；

(7d)带宽可变环路滤波器利用步骤(6b)计算出的环路参数，对相位差θ中的高频分量和噪声的进行滤除，得到误差信号error并输出；

(7e)数控振荡器计算误差信号error与载波速率f_c之和对应的频率控制字，并利用计算结果对该数控振荡器的频率控制字进行重置，得到重置后本地载波信号f₀；

(7f)循环执行步骤(7a)～步骤(7e)k次，得到高速基带信号I_n1和高速基带信号Q_n1，其中步骤(7b)每次循环得到的I路滤波结果i和Q路滤波结果q分别记为i(k)和q(k)，k次循环得到的I路序列i(1)、i(2)…i(k)记为高速基带信号I_n1，得到的Q路序列q(1)、q(2)…q(k)记为高速基带信号Q_n1；

(8)对高速基带信号I_n1和高速基带信号Q_n1直接进行整数m倍抽取，实现采样率转换，得到低速基带信号I_n2和低速基带信号Q_n2，其中m等于最佳采样频率f_s与码速率估计结果rb的比值；

(9)找出低速基带信号I_n2和低速基带信号Q_n2中各码元的最佳采样时刻，并对各码元的最佳采样时刻对应的最佳采样值分别进行判决，再输出判决后序列。

本发明与现有技术相比，具有以下优点：

1、本发明的解调系统中，数据采集模块以不同的最佳采样频率对不同的模拟调制信号进行采样，低通滤波器和带宽可变环路滤波器也根据不同的码速率估计结果分别对低通滤波系数和环路参数进行实时设计，从而实现对载波速率已知、码速率未知且为任意值的调制信号的自适应解调，即只需设计一个解调系统，就可以与多个载波速率相同但码速率不同的调制系统协同工作，避免了现有的多档码速率自适应解调系统当调制信号的码速率不在已知的多档码速率内，必须进行重新设计的缺陷，有效地提高了系统的适应性。

2、本发明的解调方法，是以最佳采样频率对任意码速率的模拟信号进行采样的，因为该最佳采样频率不是固定的，而是根据每一种码速率选择特定于该码速率的较低频率的，且易于重采样模块处理的采样率，避免了现有解调方法中采样率利用率低的问题，从而减少了解调程序的计算量和ADC芯片的功耗。

3、本发明的解调方法，是直接通过整数倍抽取来实现对高速基带信号的采样率转换的，避免了现有解调方法在采样率转换时，大多需要通过多次整数倍插入和整数倍抽取来实现的问题，从而有效减小了解调系统的复杂度。

附图说明

附图1是本发明的一种任意码速率自适应的QPSK解调系统的结构示意图；

附图2是本发明系统中的自适应Costas环模块的内部结构图；

附图3是本发明的一种任意码速率自适应的QPSK解调方法的实现流程框图；

附图4是本发明实施例中对码速率为800KHz、5MHz和10MHz的采样后数字信号的码速率进行估计的频谱图；

附图5是本发明实施例中低通滤波器的输出信号波形图；

附图6是本发明实施例中调制端原始码元波形图以及码速率为800KHz、5MHz和10MHz时，位同步判决输出模块的输出信号波形图。

具体实施方式

以下结合附图和实施例，对本发明作进一步详细说明。

参照图1，一种任意码速率自适应的QPSK解调系统，包括数据采集模块1、最佳采样率选择模块2、滤波系数生成模块3、自适应Costas环模块4、重采样模块5和位同步判决输出模块6，所述数据采集模块1和最佳采样率选择模块2形成闭环反馈结构，用于根据模拟调制信号转化的数字信号的码速率估计结果，对数据采集模块1的采样频率进行动态调整，其中：

数据采集模块1，用于根据该模块的采样时钟，将接收的模拟调制信号S₁转化为高速数字信号S₂或低速数字信号S₃。

最佳采样率选择模块2，用于对高速数字信号S₂的码速率进行估计，并根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块1的最佳采样频率f_s。

数据采集模块1和最佳采样率选择模块2形成闭环反馈结构，使得数据采集模块1可以以不同的最佳采样频率f_s对不同的模拟调制信号进行采样，进而使得实现任意码速率的自适应解调成为可能。

滤波系数生成模块3，用于根据高速数字信号S₂的码速率估计结果rb和数据采集模块1的最佳采样频率f_s的计算结果，实时设计低通滤波器42，并将该低通滤波器42的滤波系数输出。因为码速率不同，调制信号的带宽就不同，进而导致在解调过程中对数字下变频后信号进行滤波时，低通滤波器的截止频率就不同，所以要适应任意码速率，低通滤波器的系数必须根据码速率的不同而实时设计。

自适应Costas环模块4，用于对低速数字信号S₃进行数字下变频，并利用低通滤波器42的滤波系数对低速数字信号S₃数字下变频后信号进行滤波，再将滤波后的高速基带信号I_n1和高速基带信号Q_n1输出。

重采样模块5，用于对高速基带信号I_n1和高速基带信号Q_n1进行采样率转换，并将采样率转换后的低速基带信号I_n2和低速基带信号Q_n2输出。

位同步判决输出模块6，用于找出低速基带信号I_n2和低速基带信号Q_n2中各码元的最佳采样时刻，并对各码元的最佳采样时刻对应的最佳采样值分别进行判决，再输出判决后序列。

上述的任意码速率自适应的QPSK解调系统，所述数据采集模块1，包括DDS子模块11和ADC采样子模块12，其中：

DDS子模块11，用于根据不同的频率参数计算该模块的频率控制字，并输出该频率控制字对应频率的采样时钟信号clk；

ADC采样子模块12，用于在采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为高速数字信号S₂或低速数字信号S₃，本发明中，该模块的核心芯片是一块ADC芯片，在ADC芯片的选型上，可根据待设计系统要适应的最高码速率及采样精度等要求来选择，本发明中选择12位位宽，最高采样频率为500MHz的ADC9434芯片作为一个实施例。

上述的任意码速率自适应的QPSK解调系统，所述最佳采样率选择模块2，包括码速率估计子模块21和最佳采样频率计算子模块22，其中：

码速率估计子模块21，用于对高速数字信号S₂的码速率进行估计；

最佳采样频率计算子模块22，用于根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块1的最佳采样频率f_s。

参照图2，上述的任意码速率自适应的QPSK解调系统，所述自适应Costas环模块4，包括两个数字下变频器41、两个低通滤波器42、鉴相器43、带宽可变环路滤波器44和数控振荡器45，其中：

数控振荡器45，用于产生本地载波信号f₀，该本地载波信号f₀的初始频率为调制端与解调端约定的载波速率f_c，运行时频率为根据误差信号error不断调整得到的频率，这里的载波速率f_c是调制端与解调端约定好的，即对于本发明中所设计的解调系统而言，载波速率f_c是已知的；

数字下变频器41，用于根据本地载波信号f₀对低速数字信号S₃进行下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q并输出；

低通滤波器42，用于根据滤波系数生成模块3输出的滤波系数对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行低通滤波并输出；

鉴相器43，用于根据两个低通滤波器42的滤波结果，计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ；

带宽可变环路滤波器44，用于根据不同低速数字信号S₃的码速率，对带宽可变环路滤波器44的环路参数进行实时设计，实现对相位差θ中的高频分量和噪声的滤除，并输出误差信号error，因为带宽可变环路滤波器的环路参数与码速率有关，所以为了适应任意的码速率，带宽可变环路滤波器44的环路参数必须根据码速率的不同而实时设计。

参照图3，一种任意码速率自适应的QPSK解调方法，包括如下步骤：

步骤(1)数据采集模块1以该模块所支持的最高采样频率f_max对模拟调制信号S₁进行采样，将模拟调制信号S₁转化为高速数字信号S₂，实现步骤为：

步骤(1a)DDS子模块11计算ADC采样子模块12所支持的最高采样频率f_max对应的频率控制字，并利用计算结果对DDS子模块11的频率控制字进行初始化，得到频率控制字对应频率的高速采样时钟信号clk并输出；

步骤(1b)ADC采样子模块12在DDS子模块11输出的高速采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为高速数字信号S₂。

步骤(2)码速率估计子模块21对高速数字信号S₂的码速率进行估计，得到码速率估计结果rb，考虑到码速率估计的实时性和准确度，本实施例采用瞬时频率谱法对高速数字信号S₂的码速率进行估计，瞬时频率法估计码速率的流程为：先对输入的调制信号进行希尔伯特变换，再计算瞬时相位，进而提取出瞬时频率，最后在瞬时频率谱中搜索冲激谱线即可。考虑到得到的瞬时频率中可能存在一些由噪声引起的小幅度冲激信号，本实施例中采取设置门限的方式来滤除这些噪声的影响，门限设置为求出的瞬时频率序列的最大值的±0.15倍为门限，大于正门限的量化为1，小于负门限的量化为-1，处于正负门限间的量化为0，再对量化后的序列进行FFT变换得到其频谱，频谱中靠近零频的第一个明显的冲激谱线对应的频率即为待估计数字信号S₂的码速率，参照图4是分别对码速率为800KHz，5MHz，10MHz的调制信号采用瞬时频率谱法进行码速率估计的频谱图。

步骤(3)最佳采样频率计算子模块22根据码速率估计结果rb和载波速率f_c，计算数据采集模块1的最佳采样频率f_s，实现步骤为：

步骤(3a)最佳采样频率计算子模块22根据高速数字信号S₂的码速率估计结果rb和载波速率f_c，计算模拟调制信号S₁的带通采样范围；

步骤(3b)最佳采样频率计算子模块22定义用于选择最佳采样频率f_s的循环变量n，并将其初始值设为1；

步骤(3c)最佳采样频率计算子模块22判断4n×rb是否在模拟调制信号S₁的带通采样范围内，若是，输出最佳采样频率f_s＝4n×rb，否则执行步骤(3d)；

步骤(3d)令n＝n+1，并执行步骤(3c)。

因为模拟调制信号一般都是带限信号，即信号的中心频率远大于其信号带宽，这时如果还按照乃奎斯特采样定理选择采样频率的话，则采样频率可能会很高，以至于很难实现，或者会导致后续模块不能实时处理，所以本发明中按照带通采样定理来选择采样频率，从而可以以一个相对较低的频率对模拟调制信号进行无失真地采样。

位同步技术是QPSK相干解调的核心技术之一，常采用经典的Gardner环算法来实现，本发明中也采用该算法，并在Gardner环算法中采用立方插值Farrow结构，这就要求输入到位同步判决输出模块6的信号的采样频率是码速率估计结果rb的4倍，所以为了方便重采样模块5实现采样率转换，本发明中选择4n×rb作为数据采集模块1的最佳采样频率f_s，因为带通采样定理决定了在带通采样的多个子范围内一定有一个子范围是[2×f_c+rb，∞]，所以步骤(3c)最终一定会输出一个4n×rb的频率作为最佳采样频率f_s。

步骤(3)及下面的步骤，均以码速率估计结果rb为10MHz，载波速率f_c为140MHz为例进行说明，按照步骤(3a)计算出带通采样范围为[42.86MHz，43.33MHz]，[50.00MHz，52.00MHz]，[60.00MHz，65.00MHz]，[75.00MHz，86.67MHz]，[100.00MHz，130.00MHz]，[150.00MHz，260MHz]，[300.00MHz，∞]，按照步骤(3)的算法流程可得出最佳采样频率f_s为80MHz，同理码速率为5MHz和800KHz时，得出的最佳采样频率f_s分别为60MHz和3.2MHz。

步骤(4)数据采集模块1以最佳采样频率f_s对模拟调制信号S₁进行采样，将模拟调制信号S₁转化为低速数字信号S₃，实现步骤为：

步骤(4a)DDS子模块11计算最佳采样频率f_s对应的频率控制字，并利用计算结果对该模块的频率控制字进行重置，得到该频率控制字对应频率的低速采样时钟信号clk并输出；

步骤(4b)ADC采样子模块12在DDS子模块11输出的低速采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为低速数字信号S₃。

步骤(5)滤波系数生成模块3根据高速数字信号S₂的码速率估计结果rb和最佳采样频率f_s的计算结果，实时设计两个低通滤波器42，得到滤波系数并输出，本实施例中采用kaiserord窗函数的方法来设计FIR型低通滤波器，根据最佳采样频率f_s、码速率估计结果rb和其他已固化到程序中的滤波参数生成滤波系数，再将设计生成的系数量化到有符号的16比特整数，并将量化后的系数传递给两个低通滤波器42，这里两个低通滤波器的滤波系数是相同的，本发明中将滤波器的过渡带设为[rb，2×rb]，所以码速率为10MHz时，滤波器的过渡带为[10MHz，20MHz]，该过渡带范围设置不唯一，可根据系统要求做一定的改动。

步骤(6)初始化数控振荡器45和带宽可变环路滤波器44，实现步骤为：

步骤(6a)数控振荡器45计算载波速率f_c对应的频率控制字，并用计算结果初始化该数控振荡器的频率控制字，得到本地载波信号f₀；

步骤(6b)带宽可变环路滤波器44根据高速数字信号S₂的码速率估计结果rb，计算该带宽可变环路滤波器44的环路参数，本实施例中，环路参数的计算公式如下：

其中C₁和C₂是环路滤波器的环路参数，ξ：阻尼系数，本实施例中取0.707，T为NCO频率控制字更新周期，K_d：环路增益，ω_n：环路阻尼振荡频率，其计算公式为：

其中rb为码速率估计结果rb。

步骤(7)自适应Costas环模块4对低速数字信号S₃进行数字下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q，并利用两个低通滤波器42对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行滤波，得到高速基带信号I_n1和高速基带信号Q_n1，实现步骤为：

步骤(7a)两个数字下变频器41根据本地载波信号f₀分别对低速数字信号S₃进行下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q并输出，其中本地载波信号f₀的正交信号与低速数字信号S₃相混频得到I路下变频后数字信号S_i，本地载波信号f₀的同相信号与低速数字信号S₃相混频得到Q路下变频后数字信号S_q；

步骤(7b)两个低通滤波器42利用步骤(5)输出的滤波系数，对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行低通滤波，得到I路滤波结果i和Q路滤波结果q并输出，其中，两个低通滤波器42的滤波系数是相同的；

步骤(7c)鉴相器43根据I路滤波结果i和Q路滤波结果q，计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ，相位差θ的计算公式为：

其中sign为取符号函数，其表达式为：

其中x是sign函数的自变量；

步骤(7d)带宽可变环路滤波器44利用步骤(6b)计算出的环路参数，对相位差θ中的高频分量和噪声的进行滤除，得到误差信号error并输出；

步骤(7e)数控振荡器45计算误差信号error与载波速率f_c之和对应的频率控制字，并利用计算结果对该数控振荡器45的频率控制字进行重置，得到重置后本地载波信号f₀；

步骤(7f)循环执行步骤(7a)～步骤(7e)k次，得到高速基带信号I_n1和高速基带信号Q_n1，其中步骤(7b)每次循环得到的I路滤波结果i和Q路滤波结果q分别记为i(k)和q(k)，k次循环得到的I路序列i(1)、i(2)…i(k)记为高速基带信号I_n1，得到的Q路序列q(1)、q(2)…q(k)记为高速基带信号Q_n1。

可知步骤(7)实际是一个环路，每次循环都在步骤(7b)输出I路滤波结果i和Q路滤波结果q，那么k次循环就输出k个I路滤波结果i和Q路滤波结果q，即k次循环得到序列i(1)、i(2)…i(k)和q(1)、q(2)…q(k)，易知第一次执行步骤(7b)得到的I路滤波结果i和Q路滤波结果q并未包含在高速基带信号I_n1和高速基带信号Q_n1中，但这并不影响整个解调过程。同样可易知，每次循环本地载波信号f₀均会被重置，即每次循环，本地载波信号f₀的频率都会根据误差信号error而被调整。

步骤(8)对高速基带信号I_n1和高速基带信号Q_n1直接进行整数m倍抽取，实现采样率转换，得到低速基带信号I_n2和低速基带信号Q_n2，其中m等于最佳采样频率f_s与码速率估计结果rb的比值，步骤(3)中已经计算出码速率为10MHz，载波速率为140MHz时的最佳采样频率f_s为80MHz，所以本实施例中，抽取倍数m为80MHz/40MHz＝2，即对高速基带信号I_n1和高速基带信号Q_n1分别抽取2倍即可，得到采样率为40MHz的低速基带信号I_n2和低速基带信号Q_n2，而一般的解调系统中数据采集模块均以固定采样频率对模拟调制信号进行采样的，所以在进行采样率转换时，极有可能无法通过一次整数倍抽取来实现，而必须通过多次整数倍插入和抽取来实现，可见本发明中的解调方法减少了解调系统的复杂度。

步骤(9)找出低速基带信号I_n2和低速基带信号Q_n2中各码元的最佳采样时刻，并对各码元的最佳采样时刻对应的最佳采样值分别进行判决，再输出判决后序列，即为解调出的原始码元。

以下结合仿真实验，对本发明的技术效果进行详细说明：

1、仿真条件和内容：

本实施例中，数据采集模块1采用的ADC芯片是12位位宽，最高采样频率为500MHz的ADC9434芯片，最佳采样率选择模块2、滤波系数生成模块3、自适应Costas环模块4、重采样模块5和位同步判决输出模块6均是在通用计算机平台上通过编写C++程序来实现，其中数据采集模块1通过PCIe总线与最佳采样率选择模块2、自适应Costas环模块4进行数据传输和命名交互的。

为了考核本发明对任意码速率的自适应解调能力，本实施例对载波速率f_c为140MHz，码速率rb为800KHz、5MHz和10MHz的调制信号进行自适应解调。

2、仿真结果分析：

参照图4，图4(a)、图4(b)和图4(c)分别是对码速率为800KHz、5MHz和10MHz的采样后数字信号采用瞬时频率谱法进行码速率估计的频谱图。从图4(a)、图4(b)和图4(c)可以看出，3种不同码速率的情况下，代表码速率大小的冲激谱线均非常明显，所以该仿真验证了本发明中对码速率进行估计的可行性。

参照图5，图5(a)、图5(b)和图5(c)分别是对码速率为800KHz、5MHz和10MHz的采样后数字信号进行解调时，低通滤波器42的输出信号波形图。从图5(a)、图5(b)和图5(c)可以看出，3种不同码速率的情况下，低通滤波器42的输出信号中高频分量和噪声均已被滤除，所以该仿真验证了本发明中滤波系数生成模块3和自适应Costas环模块4实现的可行性。

参照图6，图6(a)是调制端的原始码元序列波形图，图6(b)、图6(c)和图6(d)分别是对携带相同原始码元信息的码速率为800KHz、5MHz和10MHz的采样后数字信号进行解调时，位同步判决输出模块6的输出序列波形图，其中码速率分别为800KHz、5MHz和10MHz的调制信号所携带的原始码元信息均为图6(a)所示的码元信息，所以从图6可以看出，3种码速率情况下，位同步判决输出模块6的输出序列与调制端的原始码元序列相同，所以该仿真验证了本发明中自适应解调的正确性以及系统实现的可行性。

本发明未详细说明部分属于本领域技术人员公知常识。

以上描述仅是本发明的一个具体实例，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (6)

1.一种任意码速率自适应的QPSK解调系统，其特征在于：包括数据采集模块、最佳采样率选择模块、滤波系数生成模块、自适应Costas环模块、重采样模块和位同步判决输出模块，所述数据采集模块和最佳采样率选择模块形成闭环反馈结构，用于根据模拟调制信号转化的数字信号的码速率估计结果，对数据采集模块的采样频率进行动态调整，其中：

数据采集模块，用于根据该模块的采样时钟，将接收的模拟调制信号S₁转化为高速数字信号S₂或低速数字信号S₃；

最佳采样率选择模块，用于对高速数字信号S₂的码速率进行估计，并根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块的最佳采样频率f_s；

滤波系数生成模块，用于根据高速数字信号S₂的码速率估计结果rb和数据采集模块的最佳采样频率f_s的计算结果，实时设计低通滤波器，并将该低通滤波器的滤波系数输出；

自适应Costas环模块，用于对低速数字信号S₃进行数字下变频，并利用低通滤波器的滤波系数对低速数字信号S₃数字下变频后信号进行滤波，再将滤波后的高速基带信号I_n1和高速基带信号Q_n1输出；

重采样模块，用于对高速基带信号I_n1和高速基带信号Q_n1进行采样率转换，并将采样率转换后的低速基带信号I_n2和低速基带信号Q_n2输出；

位同步判决输出模块，用于找出低速基带信号I_n2和低速基带信号Q_n2中各码元的最佳采样时刻，并对各码元的最佳采样时刻对应的最佳采样值分别进行判决，再输出判决后序列。

2.根据权利要求1中所述的任意码速率自适应的QPSK解调系统，其特征在于：所述数据采集模块，包括DDS子模块和ADC采样子模块，其中：

DDS子模块，用于根据不同的频率参数计算该模块的频率控制字，并输出该频率控制字对应频率的采样时钟信号clk；

ADC采样子模块，用于在采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为高速数字信号S₂或低速数字信号S₃。

3.根据权利要求1中所述的任意码速率自适应的QPSK解调系统，其特征在于：所述最佳采样率选择模块，包括码速率估计子模块和最佳采样频率计算子模块，其中：

码速率估计子模块，用于对高速数字信号S₂的码速率进行估计；

最佳采样频率计算子模块，用于根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块的最佳采样频率f_s。

4.根据权利要求1中所述的任意码速率自适应的QPSK解调系统，其特征在于：所述自适应Costas环模块，包括两个数字下变频器、两个低通滤波器、鉴相器、带宽可变环路滤波器和数控振荡器，其中：

数控振荡器，用于产生本地载波信号f₀，该本地载波信号f₀的初始频率为调制端与解调端约定的载波速率f_c，运行时频率为根据误差信号error不断调整得到的频率；

数字下变频器，用于根据本地载波信号f₀对低速数字信号S₃进行下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q并输出；

低通滤波器，用于根据滤波系数生成模块输出的滤波系数对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行低通滤波并输出；

鉴相器，用于根据两个低通滤波器的滤波结果，计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ；

带宽可变环路滤波器，用于根据不同低速数字信号S₃的码速率，对带宽可变环路滤波器的环路参数进行实时设计，实现对相位差θ中的高频分量和噪声的滤除，并输出误差信号error。

5.一种任意码速率自适应的QPSK解调方法，其特征在于包括如下步骤：

(1)数据采集模块以该模块所支持的最高采样频率f_max对模拟调制信号S₁进行采样，将模拟调制信号S₁转化为高速数字信号S₂，实现步骤为：

(1a)DDS子模块计算ADC采样子模块所支持的最高采样频率f_max对应的频率控制字，并利用计算结果对DDS子模块的频率控制字进行初始化，得到频率控制字对应频率的高速采样时钟信号clk并输出；

(1b)ADC采样子模块在DDS子模块输出的高速采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为高速数字信号S₂；

(2)码速率估计子模块对高速数字信号S₂的码速率进行估计，得到码速率估计结果rb；

(3)最佳采样频率计算子模块根据码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算数据采集模块的最佳采样频率f_s，实现步骤为：

(3a)最佳采样频率计算子模块根据高速数字信号S₂的码速率估计结果rb和调制端与解调端约定的载波速率f_c，计算模拟调制信号S₁的带通采样范围；

(3b)最佳采样频率计算子模块定义用于选择最佳采样频率f_s的循环变量n，并将其初始值设为1；

(3c)最佳采样频率计算子模块判断4n×rb是否在模拟调制信号S₁的带通采样范围内，若是，输出最佳采样频率f_s＝4n×rb，否则执行步骤(3d)；

(3d)令n＝n+1，并执行步骤(3c)；

(4)数据采集模块以最佳采样频率f_s对模拟调制信号S₁进行采样，将模拟调制信号S₁转化为低速数字信号S₃，实现步骤为：

(4a)DDS子模块计算最佳采样频率f_s对应的频率控制字，并利用计算结果对该模块的频率控制字进行重置，得到该频率控制字对应频率的低速采样时钟信号clk并输出；

(4b)ADC采样子模块在DDS子模块输出的低速采样时钟信号clk的驱动下，将接收的模拟调制信号S₁转化为低速数字信号S₃；

(5)滤波系数生成模块根据高速数字信号S₂的码速率估计结果rb和最佳采样频率f_s的计算结果，实时设计两个低通滤波器，得到滤波系数并输出；

(6)初始化数控振荡器和带宽可变环路滤波器，实现步骤为：

(6a)数控振荡器计算调制端与解调端约定的载波速率f_c对应的频率控制字，并用计算结果初始化该数控振荡器的频率控制字，得到本地载波信号f₀；

(6b)带宽可变环路滤波器根据高速数字信号S₂的码速率估计结果rb，计算该带宽可变环路滤波器的环路参数；

(7)自适应Costas环模块对低速数字信号S₃进行数字下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q，并利用两个低通滤波器的滤波系数对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行滤波，得到高速基带信号I_n1和高速基带信号Q_n1，实现步骤为：

(7a)两个数字下变频器根据本地载波信号f₀分别对低速数字信号S₃进行下变频，得到I路下变频后数字信号S_i和Q路下变频后数字信号S_q并输出；

(7b)两个低通滤波器利用步骤(5)输出的滤波系数，对I路下变频后数字信号S_i和Q路下变频后数字信号S_q分别进行低通滤波，得到I路滤波结果i和Q路滤波结果q并输出；

(7c)鉴相器根据I路滤波结果i和Q路滤波结果q，计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ；

(7d)带宽可变环路滤波器利用步骤(6b)计算出的环路参数，对相位差θ中的高频分量和噪声的进行滤除，得到误差信号error并输出；

(7e)数控振荡器计算误差信号error与载波速率f_c之和对应的频率控制字，并利用计算结果对该数控振荡器的频率控制字进行重置，得到重置后本地载波信号f₀；

(7f)循环执行步骤(7a)～步骤(7e)k次，得到高速基带信号I_n1和高速基带信号Q_n1，其中步骤(7b)每次循环得到的I路滤波结果i和Q路滤波结果q分别记为i(k)和q(k)，k次循环得到的I路序列i(1)、i(2)…i(k)记为高速基带信号I_n1，得到的Q路序列q(1)、q(2)…q(k)记为高速基带信号Q_n1；

(8)对高速基带信号I_n1和高速基带信号Q_n1直接进行整数m倍抽取，实现采样率转换，得到低速基带信号I_n2和低速基带信号Q_n2，其中m等于最佳采样频率f_s与码速率估计结果rb的比值；

(9)找出低速基带信号I_n2和低速基带信号Q_n2中各码元的最佳采样时刻，并对各码元的最佳采样时刻对应的最佳采样值分别进行判决，再输出判决后序列。

6.根据权利要求5所述的任意码速率自适应的QPSK解调方法，其特征在于：步骤(7c)中所述的计算低速数字信号S₃的载波与本地载波信号f₀之间的相位差θ，计算公式为：

其中sign为取符号函数，其表达式为：

其中x是sign函数的自变量。