CN109450609A - 一种自适应识别码速率同步器 - Google Patents

一种自适应识别码速率同步器 Download PDF

Info

Publication number
CN109450609A
CN109450609A CN201811307970.0A CN201811307970A CN109450609A CN 109450609 A CN109450609 A CN 109450609A CN 201811307970 A CN201811307970 A CN 201811307970A CN 109450609 A CN109450609 A CN 109450609A
Authority
CN
China
Prior art keywords
phase
base band
time code
bit rate
code stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811307970.0A
Other languages
English (en)
Inventor
康超
王宇
程庆林
陈丽婷
仝维超
陈建斌
鲍中华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Spaceflight Institute of TT&C and Telecommunication
Shanghai Aerospace Measurement Control Communication Institute
Original Assignee
Shanghai Aerospace Measurement Control Communication Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Measurement Control Communication Institute filed Critical Shanghai Aerospace Measurement Control Communication Institute
Priority to CN201811307970.0A priority Critical patent/CN109450609A/zh
Publication of CN109450609A publication Critical patent/CN109450609A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种自适应识别码速率同步器，包括码速率识别模块、时码钟产生模块、相位比较模块和调相控制模块，码速率识别模块对基带码流进行采样，统计出基带码流最短脉宽长度，换算出码速率信息并发送给时码钟产生模块，时码钟产生模块根据码速率信息换算出频率控制字配置FPGA自带的DDS IP core，产生一个与基带码流同频的时码钟，相位比较模块对基带码流和时码钟进行沿口比对得到相位误差信息，误差信息送至调相控制模块进行判决，结合基带码流极性变化信息和相位误差情况更改DDS频率字控制字调整时码钟沿口，调整后的沿口再次与基带码流进行相位比对，直至基带码流与时码钟沿口对齐。本发明适用于不同的码速率，通用性好。

Description

一种自适应识别码速率同步器
技术领域
本发明属于通信系统中基带信号处理技术领域，尤其涉及一种自适应识别码速率同步器。
背景技术
码同步器的作用是恢复与基带码流同步的时码钟用于后续数据处理，传统同步器都采用锁相法来实现。锁相法码同步采用码速率16倍的高速时钟对基带码流和自身产生的时码钟进行相位比较，判别出相位超前或滞后信息再对时码钟的相位进行调整，最终达到时码钟与基带码流同频同相的目的。
传统锁相法码同步器的最大缺点就是仅能用于一个固定的码速率，通用性差。
发明内容
本发明针对传统锁相法码同步器仅能处理固定码速率的不足，提出了一种自适应识别码速率同步器。
本发明所采用的技术方案是：
一种自适应识别码速率同步器，包括码速率识别模块、时码钟产生模块、相位比较模块和调相控制模块，所述码速率识别模块对一段时间内的基带码流进行采样，统计出基带码流最短脉宽长度，换算出码速率信息并发送给所述时码钟产生模块，所述时码钟产生模块根据码速率信息换算出频率控制字配置FPGA自带的DDS IP core，产生一个与基带码流同频的时码钟，所述相位比较模块对基带码流和时码钟进行沿口比对得到相位误差信息，误差信息送至所述调相控制模块进行判决，结合基带码流极性变化信息和相位误差情况更改DDS频率字控制字调整时码钟沿口，调整后的沿口再次与基带码流进行相位比对，直至基带码流与时码钟沿口对齐。
较佳的，所述码速率识别模块利用高速工作时钟完成对基带码流的采样，统计200次基带码流极性切换期间的最短脉宽，将最短脉宽换算为初始频率控制字用于产生初始时码钟，初始频率控制字＝2N/T，其中N为DDS位数，T为统计最短脉宽中高速工作时钟个数。
较佳的，上述获取所述相位误差信息的过程为：所述相位比较模块用高速工作时钟对基带码流进行采样，对一个时码钟周期间的基带码流进行“0”/“1”计数，若计数器cnt0/cnt1≠0，说明存在工作时钟的相位误差，此时结合基带码流性变化信息便可得到超前/滞后的相位误差信息。
较佳的，当计数器cnt0/cnt1超过判决门限时，所述调相控制模块判定存在相位误差，只有在连续3个码元极性翻转时都存在相位误差的情况下才输出调相位指令给所述时码钟产生模块。
较佳的，上述产生一个与基带码流同频的时码钟的过程为：当时码钟相位超前时，所述时码钟产生模块根据计数器中相位误差个数将频率控制字置0，达到相位误差个数后控制字恢复为初始值；当时码钟相位滞后时，根据计数器中相位误差个数将频率控制字置为默认控制字的2倍，达到相位误差个数后控制字恢复为初始值。
与现有技术相比，本发明的有益效果是：
本发明的码同步器与传统锁相法码同步器相比具有很大的灵活性，可适应400Kbps～10Mbps码速率，易于在FPGA上实现，可广泛应用于通信系统中基带处理部分。
附图说明
图1为本发明的一种自适应识别码速率同步器的组成框图；
图2为本发明的调相控制模块判决状态图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。
如图1所示，码速率识别模块的功能利用高速工作时钟完成对基带码流的采样，统计200次基带码流极性切换期间的最短脉宽，将最短脉宽作为基带码流速率的判别依据，换算为初始频率控制字用于产生初始时码钟，初始频率控制字＝2N/T，其中N为DDS位数，T为统计最短脉宽中高速工作时钟CLK个数。
相位比较模块的功能是完成基带码流和时码钟的沿口比对，得到超前/滞后的相位误差信息。首先用高速工作时钟CLK对基带码流进行采样，对一个时码钟周期间的基带码流进行“0”/“1”计数，若计数器cnt0/cnt1＝0说明此时沿口是对齐的；若cnt0/cnt1≠0，如cnt0/cnt1＝1则说明存在1个工作时钟CLK的相位误差，此时结合基带码流极性变化信息便可得到超前/滞后的相位信息。
调相控制模块对相位比较模块输出的相位误差信息结合基带码流长“0”/“1”状态判决是否要调整。因采用固定工作时钟，所以相位比较模块对不同码速率的鉴相精度也不同：10Mbps码速率时，鉴相精度为1/16；5Mbps码速率时，鉴相精度为1/32；2Mbps码速率时，鉴相精度为1/80……，因此应针对码速率范围设定相位误差的判决门限X，当计数器cnt0/cnt1≥X时，判定存在相位误差。本发明中门限设定及鉴相精度如表1所示。
表1
码速率范围 判决门限X 鉴相精度
5Mbps～10Mbps 1 1/32～1/16
2Mbps～5Mbps 2 1/40～1/16
1Mbps～2Mbps 5 1/32～1/16
400Kbps～1Mbps 10 1/40～1/16
当cnt0/cnt1超过判决门限时，调相控制模块判定存在相位误差，如图2所示，调相控制判决流程中，只有在累计3次基带码流极性翻转且存在相位误差的情况下才输出调相控制指令给时码钟产生模块，基带码流极性不变时判决流程也维持在原状态，基带码流极性翻转且无相位误差时返回IDLE状态。
时码钟产生模块利用DDS产生时码钟，根据码速率信息计算出初始频率控制字，产生与基带码流同频的时码钟。当时码钟相位超前时，根据计数器中相位误差个数将频率控制字置0，达到相位误差个数后控制字恢复为初始值；当时码钟相位滞后时，根据计数器中相位误差个数将频率控制字置为默认控制字的2倍，达到相位误差个数后控制字恢复为初始值。
DDS是FPGA自带的IP core，其广泛应用于软件无线电解调系统中，而本发明就是利用DDS内部累加器的最高位作为时码钟。DDS的原理就是在每个工作时钟对频率控制字进行累加，因此当相位滞后时增加频率控制字就会让时码钟沿口提前翻转，相位超前时将频率控制字置0时时码钟沿口就会延后翻转。当时码钟产生模块收到调相控制指令后，依据计数器cnt0/cnt1的个数对频率控制字进行翻倍或置0处理，一个码源周期即可完成相位调整工作。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (5)

1.一种自适应识别码速率同步器，其特征在于，包括码速率识别模块、时码钟产生模块、相位比较模块和调相控制模块，所述码速率识别模块对一段时间内的基带码流进行采样，统计出基带码流最短脉宽长度，换算出码速率信息并发送给所述时码钟产生模块，所述时码钟产生模块根据码速率信息换算出频率控制字配置FPGA自带的DDS IP core，产生一个与基带码流同频的时码钟，所述相位比较模块对基带码流和时码钟进行沿口比对得到相位误差信息，误差信息送至所述调相控制模块进行判决，结合基带码流极性变化信息和相位误差情况更改DDS频率字控制字调整时码钟沿口，调整后的沿口再次与基带码流进行相位比对，直至基带码流与时码钟沿口对齐。
2.根据权利要求1所述的一种自适应识别码速率同步器，其特征在于，所述码速率识别模块利用高速工作时钟完成对基带码流的采样，统计200次基带码流极性切换期间的最短脉宽，将最短脉宽换算为初始频率控制字用于产生初始时码钟，初始频率控制字＝2N/T，其中N为DDS位数，T为统计最短脉宽中高速工作时钟个数。
3.根据权利要求1所述的一种自适应识别码速率同步器，其特征在于，获取所述相位误差信息的过程为：所述相位比较模块用高速工作时钟对基带码流进行采样，对一个时码钟周期间的基带码流进行“0”/“1”计数，若计数器cnt0/cnt1≠0，说明存在工作时钟的相位误差，此时结合基带码流性变化信息便可得到超前/滞后的相位误差信息。
4.根据权利要求3所述的一种自适应识别码速率同步器，其特征在于，当计数器cnt0/cnt1超过判决门限时，所述调相控制模块判定存在相位误差，只有在连续3个码元极性翻转时都存在相位误差的情况下才输出调相位指令给所述时码钟产生模块。
5.根据权利要求1所述的一种自适应识别码速率同步器，其特征在于，产生一个与基带码流同频的时码钟的过程为：当时码钟相位超前时，所述时码钟产生模块根据计数器中相位误差个数将频率控制字置0，达到相位误差个数后控制字恢复为初始值；当时码钟相位滞后时，根据计数器中相位误差个数将频率控制字置为默认控制字的2倍，达到相位误差个数后控制字恢复为初始值。
CN201811307970.0A 2018-11-05 2018-11-05 一种自适应识别码速率同步器 Pending CN109450609A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811307970.0A CN109450609A (zh) 2018-11-05 2018-11-05 一种自适应识别码速率同步器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811307970.0A CN109450609A (zh) 2018-11-05 2018-11-05 一种自适应识别码速率同步器

Publications (1)

Publication Number Publication Date
CN109450609A true CN109450609A (zh) 2019-03-08

Family

ID=65551262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811307970.0A Pending CN109450609A (zh) 2018-11-05 2018-11-05 一种自适应识别码速率同步器

Country Status (1)

Country Link
CN (1) CN109450609A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105635022A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种偏移正交多载波基带系统
CN105704080A (zh) * 2016-01-14 2016-06-22 重庆邮电大学 一种改进的可变码速率载波同步Costas环路设计
CN107040486A (zh) * 2017-03-28 2017-08-11 西安电子科技大学 一种任意码速率自适应的qpsk解调系统及方法
CN107094028A (zh) * 2017-05-16 2017-08-25 西安思丹德信息技术有限公司 一种自适应码速率遥测设备fm正交调制装置及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105635022A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种偏移正交多载波基带系统
CN105704080A (zh) * 2016-01-14 2016-06-22 重庆邮电大学 一种改进的可变码速率载波同步Costas环路设计
CN107040486A (zh) * 2017-03-28 2017-08-11 西安电子科技大学 一种任意码速率自适应的qpsk解调系统及方法
CN107094028A (zh) * 2017-05-16 2017-08-25 西安思丹德信息技术有限公司 一种自适应码速率遥测设备fm正交调制装置及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
康超: "一种固定工作时钟的可变码速率同步器", 《电脑知识与技术》 *

Similar Documents

Publication Publication Date Title
US11277254B2 (en) Receiver with enhanced clock and data recovery
CN104820812B (zh) 一种副载波调制的米勒码的解码方法及解码装置
US8724757B2 (en) Symbol timing synchronization methods and apparatus
US5319679A (en) Method and apparatus for recovering data from a radio signal
CN104618042B (zh) 实现多通道信号分析同步与时延校正的系统及方法
TWI831885B (zh) 用於提供快速穩定正交偵測與校正的設備及方法
CN107491407B (zh) 基于fpga内serdes的自适应高速传输系统
US9268888B1 (en) Latency computation circuitry
CN105162570A (zh) 用于信号并行处理的定时同步方法及装置
CN108429612A (zh) 一种单线半双工的通讯方法
CN109450610A (zh) 一种通道相位对齐电路及方法
US20220006546A1 (en) Time Synchronization Method and Device, and Storage Medium
CN105306190A (zh) 基于累积正反馈的闭环式相位同步方法及分布式通信系统
CN109450609A (zh) 一种自适应识别码速率同步器
CN108449086B (zh) 多通道高速串行总线发送端并行端口同步方法及电路
US9923573B2 (en) Method and device for reading a serial data stream
US3141930A (en) Digital signal synchronizer system
CN104320237B (zh) 一种秒脉冲编码对时方法
CN107426812B (zh) 一种应用于dPMR通信的通用码元恢复方法
CN110971325B (zh) 基于位同步的时间传递方法
US9112763B1 (en) Device, system and method for bi-phase modulation decoding
CN102209378B (zh) 一种应用于dmr系统的定时跟踪方法与装置
TWI730667B (zh) 具有抗射頻干擾機制的訊號接收裝置及方法
CN109254942B (zh) 一种用于调整总线信号的方法及装置
TWI580242B (zh) 時脈資料回復電路及其頻率偵測方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190308