TWI580242B - 時脈資料回復電路及其頻率偵測方法 - Google Patents
時脈資料回復電路及其頻率偵測方法 Download PDFInfo
- Publication number
- TWI580242B TWI580242B TW104102844A TW104102844A TWI580242B TW I580242 B TWI580242 B TW I580242B TW 104102844 A TW104102844 A TW 104102844A TW 104102844 A TW104102844 A TW 104102844A TW I580242 B TWI580242 B TW I580242B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- frequency
- signal
- value
- clock signal
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
本發明是有關於一種偵測方法,且特別是一種用於不需要有一外部參考時脈訊號應用的時脈資料回復電路的頻率偵測方法。
在通訊系統中,傳送端會根據其時脈產生出資料訊號,並且經由傳輸通道(有線或無線)將此資料訊號傳送至接收端,而接收端為了能夠正確地辨別出此資料訊號的邏輯準位(0或1),接收端的時脈則必須要與傳送端的時脈相互同步之後,接收端才可以讀取得出此資料訊號。因此,傳統上接收端必須應用有一個時脈資料回復電路,來將接收端的時脈回復至相同於傳送端的時脈。
一般來說,時脈資料回復電路中內建有至少一個時脈產生器,此時脈產生器用以產生出特定頻率的取樣時脈訊號,而時脈資料回復電路則必須確保使得此取樣時脈訊號可以有效地對於接收到的資料訊號來進行取樣。詳細來說,在應用過程中,時脈資料回復電路會先針對此時脈產生器的初始時脈訊號進行調整,使得初始時脈訊號調整至此特定頻率的取樣時脈訊號後,時脈資料回復電路才會開始對於接收到的資料訊號進行取樣。舉例來說,若使用過低的初始時脈訊號會造成資料的取樣失真的話,時脈資料回復電路則必須產生控制信號,以進一步驅使時脈產生器提高取樣時脈訊號的頻率。
然而,由於時脈資料回復電路中內建的時脈產生器,容易受到
半導體製程、溫度與電壓變異等影響,而導致有頻率飄移的問題產生。因此,習知的時脈資料回復電路大多必須額外再利用有一個可信賴且標準的參考時脈訊號,以對時脈資料回復電路內建的時脈產生器的初始時脈訊號進行調整。舉例來說,此參考時脈訊號可以是由傳送端所一併傳送至接收端的某時脈訊號,又或者是經由外部可靠的晶體振盪器而產生出來。
本發明實施例提供一種時脈資料回復電路。所述時脈資料回復電路包括時脈產生器以及頻率偵測模組。時脈產生器用以產生出時脈訊號。頻率偵測模組與時脈產生器相互耦接,且頻率偵測模組用以根據轉換密度值與接收到的資料訊號產生出控制信號傳送至時脈產生器,以藉此提高或降低時脈產生器所產生出的時脈訊號的頻率。
本發明實施例另提供一種時脈資料回復電路。所述時脈資料回復電路包括頻率偵測模組以及時脈產生器。頻率偵測模組用以根據轉換密度值與接收到的資料訊號產生出頻率運算值。時脈產生器與頻率偵測模組相互耦接,且時脈產生器根據接收到的頻率運算值產生出相對應的時脈訊號,其中產生出的時脈訊號的頻率與資料訊號的頻率一致。
本發明實施例另提供一種頻率偵測方法,適用於時脈資料回復電路,其中時脈資料回復電路包括時脈產生器與頻率偵測模組。所述頻率偵測方法包括以下步驟。利用時脈產生器產生出時脈訊號。利用頻率偵測模組根據轉換密度值與接收到的資料訊號產生出控制信號至時脈產生器,以藉此提高或降低時脈產生器所產生出的時脈訊號的頻率。
本發明實施例另提供一種頻率偵測方法,適用於時脈資料回復電路,其中時脈資料回復電路包括頻率偵測模組與時脈產生器。
所述頻率偵測方法包括以下步驟。利用頻率偵測模組,根據轉換密度值與接收到的資料訊號產生出頻率運算值。利用時脈產生器,根據接收到的頻率運算值產生出相對應的時脈訊號,其中產生出的時脈訊號的頻率與資料訊號的頻率一致。
綜上所述,本發明實施例所提供的時脈資料回復電路及其頻率偵測方法,可以在不需要透過由外部而來的參考時脈訊號,以對時脈資料回復電路內的時脈產生器的時脈訊號進行調整的情況下,便能準確地偵測出接收到的資料訊號的時脈頻率,並且可以對時脈資料回復電路內的時脈產生器的時脈訊號直接進行調整,進而有效地降低系統架構設計上的成本。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
1、4‧‧‧時脈資料回復電路
10、40‧‧‧時脈產生器
12、42‧‧‧頻率偵測模組
121、421‧‧‧邊緣偵測單元
D1‧‧‧第一偵測值
D2‧‧‧第二偵測值
123‧‧‧運算調整單元
423‧‧‧運算單元
CLK‧‧‧時脈訊號
DS‧‧‧資料訊號
CS‧‧‧控制信號
FS‧‧‧頻率運算值
T‧‧‧單位間隔時間
S701~S703、S801~S803、S901~S903、S101~S103‧‧‧流程步驟
圖1是本發明實施例所提供的時脈資料回復電路之功能方塊示意圖。
圖2A是本發明實施例所提供的資料訊號的時脈邊緣之示意圖。
圖2B是本發明另一實施例所提供的資料訊號的時脈邊緣之示意圖。
圖2C是本發明實施例所提供的標準時脈訊號的時脈邊緣之示意圖。
圖3是本發明實施例所提供的時脈資料回復電路的頻率偵測模組之功能方塊示意圖。
圖4是本發明另一實施例所提供的時脈資料回復電路之功能方塊示意圖。
圖5是本發明另一實施例所提供的時脈資料回復電路的頻率偵測模組之功能方塊示意圖。
圖6是本發明另一實施例所提供的時脈資料回復電路的各訊號的時脈邊緣之示意圖。
圖7是本發明實施例所提供的頻率偵測方法之流程示意圖。
圖8是本發明另一實施例所提供的頻率偵測方法中產生出控制信號之流程示意圖。
圖9是本發明另一實施例所提供的頻率偵測方法之流程示意圖。
圖10是本發明另一實施例所提供的頻率偵測方法中產生出頻率運算值之流程示意圖。
在下文中,將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而,本發明概念可能以許多不同形式來體現,且不應解釋為限於本文中所闡述之例示性實施例。此外,在圖式中相同參考數字可用以表示類似的元件。
請參閱圖1,圖1是本發明實施例所提供的時脈資料回復電路之功能方塊示意圖。時脈資料回復電路1包括時脈產生器10以及頻率偵測模組12。其中頻率偵測模組12與時脈產生器10相互耦接。另外,上述各元件可以是整合或是分開設置,總之,本發明並不以此為限制。
時脈產生器10用以產生出時脈訊號CLK。頻率偵測模組12則用以根據一個轉換密度值TD與接收到的資料訊號DS產生出控制信號CS,並且將此控制信號CS傳輸至時脈產生器10,以藉此提高或降低時脈產生器10所產生出的時脈訊號CLK的頻率。換句話說,時脈產生器10將受控於控制信號CS以提高或降低所產生出的時脈訊號CLK的頻率。
具體來說,圖1中的時脈產生器10為常見的晶片內部之頻率源。一般來說,由於晶片內部之頻率源容易受到半導體製程、溫度與電壓變異等影響,而導致有頻率飄移的問題產生,故晶片內
部之頻率源產生出的時脈訊號,並不如外部晶體振盪器所產生出的參考時脈訊號,來得可靠且準確。因此,傳統的時脈資料回復電路在應用上大多還需要額外使用此參考時脈訊號來對晶片內部之頻率源進行校正,以克服頻率飄移的問題。
然而,本實施例的時脈資料回復電路1精神乃在於,做到在無需有額外參考時脈訊號的應用下,即時脈產生器10並無接收外參考時脈訊號下,可直接根據接收到的資料訊號DS的邊緣值數量,以自行調整晶片內部之頻率源所產生出的時脈訊號CLK。也就是說,本實施例的時脈資料回復電路1能夠有效地對內部的時脈訊號CLK來進行校正,並且進而使得時脈資料回復電路1能夠進行正常操作。
值得注意的是,根據以上之教示,本技術領域中具有通常知識者應可理解,本實施例中的時脈資料回復電路1對於內部的時脈訊號CLK進行校正,即表示為了確保接收端能藉此回復出傳送端之時脈,然而接收端是否就會利用此回復出的時脈來對資料訊號DS開始進行取樣,本發明並不以此為限制。舉例來說,上述校正後的時脈訊號CLK,可依據實際需求或應用在進行更細部地調整之後,才開始對資料訊號DS來進行取樣,總之,本發明並不以此為限制。
詳細來說,請繼續參閱圖1,本實施例的頻率偵測模組12主要是根據接收到的資料訊號DS的時脈邊緣(clock edge)與一個轉換密度值TD之間的關係來進行判斷,以判斷出目前時脈產生器10所產生出的時脈訊號CLK是否合適,或者進一步使得時脈產生器10自行調整至產生出合適的時脈訊號CLK。舉例來說,若頻率偵測模組12判斷出目前時脈產生器10所產生出的時脈訊號CLK的頻率過低,會造成對資料訊號DS取樣的失真,因此,頻率偵測模組12將進一步傳輸相對應的控制信號CS至時脈產生器10,使得時脈產生器10根據此控制信號CS以相對提高所產生出的時脈訊
號CLK的頻率。
請參閱圖2A,圖2A是本發明實施例所提供的資料訊號的時脈邊緣之示意圖。其中,頻率偵測模組12主要是根據資料訊號DS的上升時脈正緣(rising edge)與下降時脈負緣(falling edge)以統計出資料訊號DS的邊緣值數量。以圖2A為例,在一個單位間隔(unit interval)時間T內,頻率偵測模組12可以統計出資料訊號DS的上升時脈正緣與下降時脈負緣的總數目為18個,即表示說此資料訊號DS的邊緣值數量為18。值得注意的是,本發明並不以同時計算有上升時脈正緣與下降時脈負緣為限制,頻率偵測模組12亦可以是僅根據有上升時脈正緣(或下降時脈負緣)來進行計算,總之,本發明並不以此為限制。
另外,根據以上之教示,本技術領域中具有通常知識者應可歸納出其他幾種頻率偵測模組12計算出資料訊號DS的邊緣值數量的具體實現方式。請參閱圖2B,圖2B是本發明另一實施例所提供的資料訊號的時脈邊緣之示意圖。舉例來說,頻率偵測模組12還可以再經由除法器以對資料訊號DS的邊緣值數量進行處理,以圖2B為例,在一個單位間隔時間T內,頻率偵測模組12雖統計出資料訊號DS的上升時脈正緣與下降時脈負緣的總數目為18個,但再經過除法器(例N=4)運算後,使得頻率偵測模組12可以將資料訊號DS的邊緣值數量的總數目調整為5個。總而言之,本發明並不限制頻率偵測模組12判斷出邊緣值數量的詳細實現方式,本技術領域中具有通常知識者可依據實際需求或應用來進行設計。
進一步來說,本實施例中的轉換密度值TD即表示為在一單位間隔時間T內資料訊號DS的邊緣值數量與一個標準時脈訊號的邊緣值數量之比值。舉例來說,請參閱圖2C,圖2C是本發明實施例所提供的標準時脈訊號的時脈邊緣之示意圖。在一個單位間隔時間T內,若此標準時脈訊號的邊緣值數量的總數目為24個。請
同時復參閱圖2A,故可以得知,圖2A中的資料訊號DS目前的轉換密度值TD值即表示為18/24=0.75。值得注意的是,本發明並不限制標準時脈訊號的時脈邊緣的詳細實現方式,本技術領域中具有通常知識者可依據實際需求或應用來進行設計。
另外,一般高速數位資料傳輸的編碼方式皆存在著有一定特殊的編碼技巧,其中下述各實施例以應用在Display Port下的8B10B編碼為例,其中8B10B編碼後的資料訊號規定最長的連續正準位或者負準位不可以超過5個。對此,經由大量的統計可以得知,Display Port的實體層訊號在使用8B10B編碼後,其資料訊號的轉換密度值TD結果會介於0.594~0.606之間,即可表示為0.6+/-1%。因此,可以清楚歸納出,經由8B10B編碼後的資料訊號,其轉換密度值TD應只能在上述範圍內變動。
因此,當接收端接收到來自傳送端的資料訊號DS,且在已知其資料訊號DS的轉換密度值TD的結果應維持於0.6+/-1%的情況下,接收端可以進而推導出其時脈產生器10所應該產生出的時脈訊號CLK的頻率大小。也就是說,接收端的時脈資料回復電路1將必須控制其內建的時脈產生器10所產生出的時脈訊號CLK,使得接收到的資料訊號DS的邊緣值數量與時脈產生器10所產生出的時脈訊號CLK的邊緣值數量之比值,能夠滿足在其轉換密度值TD介於0.6+/-1%的範圍內。
簡單來說,本發明的核心乃在於,由於時脈資料回復電路1不僅接收到資料訊號DS外,且已知其資料訊號DS的轉換密度值TD,其中轉換密度值TD表示為在一單位間隔時間T內資料訊號DS的邊緣值數量與一個標準時脈訊號的邊緣值數量之比值。因此,本發明實施例的時脈資料回復電路1,在已知道上述三者參數中任兩者參數(例如,資料訊號DS的邊緣值數量與轉換密度值TD)的情況下,便可以推導得出第三者參數(例如,標準時脈訊號的邊緣值數量),也就是說,時脈資料回復電路1將有效地控制其內建
的時脈產生器10所產生出的時脈訊號CLK至相似於此標準時脈訊號,以便使得時脈資料回復電路1可以利用此時脈訊號CLK進行正常地操作。
值得注意的是,本發明實施例是以Display Port規格下8B10B編碼後的資料訊號的轉換密度值TD結果維持於0.6+/-1%之情況為例,但本發明並不限制於Display Port規格或8B10B編碼方式,且實際上因應不同的各種編碼方式或標準時脈訊號,其轉換密度值TD並不相同,因此本技術領域中具有通常知識者可依據實際需求或應用來進行設計。本發明實施的時脈資料回復電路1只需要於使用過程中針對傳輸規格能事先已知其適用的轉換密度值TD即可以推導產生出適當地時脈訊號CLK,以對內建的時脈產生器10所產生出的時脈訊號CLK進行校正,進而使得此時脈資料回復電路1能夠進行正常地操作。
另外一方面,為了更進一步說明關於頻率偵測模組12的運作流程,本發明進一步提供其頻率偵測模組12的一種實施方式,其並非用以限制本發明。請參閱圖3,圖3是本發明實施例所提供的時脈資料回復電路的頻率偵測模組之功能方塊示意圖。本例所述的頻率偵測模組12可以在圖1所示的時脈資料回復電路1執行,因此請一併照圖1與圖3以利理解。圖3中部分與圖1相同之元件以相同之圖號標示,因此在此不再詳述其細節。
頻率偵測模組12包括邊緣偵測單元121以及運算調整單元123。邊緣偵測單元121分別接收有來自時脈產生器10的時脈訊號CLK,以及來自傳送端的資料訊號DS。另外,邊緣偵測單元121更分別偵測時脈訊號CLK與資料訊號DS的邊緣值數量,以分別產生出對應的第一偵測值D1與第二偵測值D2。也就是說,第一偵測值D1表示為時脈訊號CLK的上升時脈正緣與下降時脈負緣的總數目,第二偵測值D2表示為資料訊號DS的上升時脈正緣與下降時脈負緣的總數目。
運算調整單元123則用以計算出第一偵測值D1與第二偵測值D2之間的第一比值C1,並且比較第一比值C1與轉換密度值TD,以產生出相對應的控制信號CS至時脈產生器10,來藉此提高或降低時脈產生器10所產生出的時脈訊號CLK的頻率。
詳細來說,如前面所述,頻率偵測模組12的核心概念在於,推導出能夠滿足轉換密度值TD特性的時脈訊號CLK。也就是說,運算調整單元123中所計算出的第一比值C1(即為D2/D1),應該要與已知的轉換密度值TD相同。因此,當第一比值C1與轉換密度值TD同樣為0.6時,時脈資料回復電路1可以確保出此時的時脈訊號CLK與資料訊號DS之頻率差異將會小於1%,於是時脈資料回復電路1便可利用此時的時脈訊號CLK來進行正常地操作。
相反地,當第一比值C1與轉換密度值TD不相同時,時脈資料回復電路1便不可以利用此時的時脈訊號CLK來對資料訊號DS進行取樣,調整單元123則會產生出相應的控制信號CS以傳送至時脈產生器10,使得時脈產生器10根據此控制信號CS以提高或降低產生出的時脈訊號CLK的頻率。因此,經由控制信號CS以調整後的時脈訊號CLK的第一偵測值D1也會相對有所改變。接著,當運算調整單元123重新計算出調整後的第一偵測值D1與第二偵測值D2之間的第一比值C1,與轉換密度值TD同樣為0.6時,時脈資料回復電路1則可以確保出此時調整後的時脈訊號CLK與資料訊號DS之頻率差異將會小於1%,於是時脈資料回復電路1便可利用此時調整後的時脈訊號CLK進行正常地操作。
另外一方面,根據以上之教示,本技術領域中具有通常知識者應可歸納出其中幾種頻率偵測模組12產生出相對應的控制信號CS的具體實現方式。舉例來說,若第一比值C1大於轉換密度值TD時,頻率偵測模組12產生出相應的控制信號CS,以用來提高時脈產生器10所產生出的時脈訊號CLK的頻率。換句話說,由
於一開始時的第一比值C1大於轉換密度值TD時,因此受控於控制信號CS的時脈產生器10,將使得其時脈訊號CLK的第一偵測值D1相對提高,以進而使得第一比值C1降低至與轉換密度值TD相等。
另外,若第一比值C1小於轉換密度值TD時,頻率偵測模組12產生出相應的控制信號CS,以用來降低時脈產生器10所產生出的時脈訊號CLK的頻率。換句話說,於一開始時的第一比值C1小於轉換密度值TD時,因此受控於控制信號CS的時脈產生器10,將使得其時脈訊號CLK的第一偵測值D1相對降低,以進而使得第一比值C1提高至與轉換密度值TD相等。
由上述內容可知,本發明實施的時脈資料回復電路1可以藉由頻率偵測模組12以對時脈產生器10進行控制,使得時脈產生器10不斷地調整其所產生出的時脈訊號CLK的頻率,以相對改變其時脈訊號CLK的邊緣值數量(即第一偵測值D1)來達到滿足轉換密度值TD的特性。因此,當時脈產生器10所產生出的時脈訊號CLK的頻率可以穩定到與資料訊號DS的頻率一致,時脈資料回復電路1便可以開始使用此時的時脈訊號CLK來進行正常地操作。
除此之外,根據以上之教示,本技術領域中具有通常知識者應可進一步理解出,時脈資料回復電路1中的時脈產生器10應能藉由已知的轉換密度值TD計算出所欲產生的時脈訊號CLK的頻率,而不需要如圖1所示的時脈資料回復電路1經由不斷地調整時脈產生器10過程(例如提高或降低時脈訊號CLK的頻率),以達到滿足轉換密度值TD的特性。舉例來說,習知的時脈產生器大多是以倍數的方式來調整其時脈訊號CLK的頻率,若本發明實施例的時脈資料回復電路1可以經由計算,直接控制時脈產生器10產生出預想的時脈訊號CLK的頻率,便可以有效地省去不斷地調整時脈訊號CLK的過程時間。
因此,請參閱圖4,圖4是本發明另一實施例所提供的時脈資
料回復電路之功能方塊示意圖。相較於圖1的時脈資料回復電路1,圖4的時脈資料回復電路4差異之處在於,時脈資料回復電路4中內建的時脈產生器40並不需要不斷地對於產生出的時脈訊號CLK的頻率進行調整。簡單來說,雖然時脈產生器40的時脈訊號CLK具有一定的初始頻率,且時脈訊號CLK的初始頻率並不一定與資料訊號DS的頻率一致,但時脈產生器40則是可以直接根據來自頻率偵測模組42所產生出的頻率運算值FS來調整出預想的時脈訊號CLK,以致於使得時脈產生器40所產生出的時脈訊號CLK的頻率可以穩定到與資料訊號DS的頻率一致。其中,圖4中部分與圖1相同之元件以相同之圖號標示,因此在此不再詳述其細節。
詳細來說,時脈資料回復電路4包括時脈產生器40以及頻率偵測模組42。其中頻率偵測模組42與時脈產生器40相互耦接。另外,上述各元件可以是整合或是分開設置,總之,本發明並不以此為限制。
頻率偵測模組42用以根據接收到的資料訊號DS與轉換密度值TD產生出頻率運算值FS。時脈產生器40則用以根據接收到的頻率運算值FS產生出相對應的時脈訊號CLK。其中,本實施例中的轉換密度值TD同樣表示為在一單位間隔時間T內資料訊號DS的邊緣值數量與一個標準時脈訊號的邊緣值數量之比值。
為了更進一步說明關於頻率偵測模組42的運作流程,本發明進一步提供其頻率偵測模組42的一種實施方式,其並非用以限制本發明。請參閱圖5,圖5是本發明另一實施例所提供的時脈資料回復電路的頻率偵測模組之功能方塊示意圖。本例所述的頻率偵測模組42可以在圖4所示的時脈資料回復電路4執行,因此請一併照圖4與圖5以利理解。圖5中部分與圖1及圖4相同之元件以相同之圖號標示,因此在此不再詳述其細節。
頻率偵測模組42包括邊緣偵測單元421以及運算單元423。可
以清楚發現,圖5中的邊緣偵測單元421用以接收資料訊號DS,並且根據資料訊號DS的邊緣值數量產生出對應的第一偵測值D1。
運算單元423則根據第一偵測值D1與轉換密度值TD計算出頻率運算值FS,並且將頻率運算值FS傳送至時脈產生器40。
為了方便說明,以下同樣以應用在Display Port下的8B10B編碼(即轉換密度值TD為0.6)之例子來作說明。請參閱圖6,圖6是本發明另一實施例所提供的時脈資料回復電路的各訊號的時脈邊緣之示意圖。詳細來說,初始狀態下在一單位間隔時間T內時脈產生器40所產生的時脈訊號CLK的邊緣值數量為10,而接收到的資料訊號DS的邊緣值數量為12,故邊緣偵測單元421產生出的第一偵測值D1為12。
接著,由於時脈資料回復電路4已知道此資料訊號DS的轉換密度值TD應為0.6,因此運算單元423可以根據此第一偵測值D1與轉換密度值TD計算出頻率運算值FS為12/0.6=20。換句話說,運算單元423所計算出的頻率運算值FS要等於在一單位間隔時間T內時脈產生器40所產生的時脈訊號CLK的邊緣值數量。
由此可知,時脈資料回復電路4並不能用時脈產生器40在初始狀態時所產生的時脈訊號CLK的頻率(例如,邊緣值數量為10)來對此資料訊號DS進行取樣,時脈產生器40必須將根據接收到的頻率運算值FS來調整其產生出的時脈訊號CLK的頻率(例如,邊緣值數量為20),才可以用來對此資料訊號DS進行取樣。換句話說,實際上只要將在一單位間隔時間T時脈產生器40所產生的時脈訊號CLK的邊緣值數量調整與此頻率運算值FS相等,即可使得時脈產生器40產生出的時脈訊號CLK的頻率與資料訊號DS的頻率穩定到一致。總而言之,上述採用的方式在此僅是用以舉例,並非用以限制本發明。
因此,本實施例的時脈資料回復電路4可以利用上述計算的方式得到出時脈訊號CLK的理想頻率,使得時脈產生器40能藉此
直接產生出理想頻率的時脈訊號CLK,而不需要經由不斷地調整時脈訊號CLK的頻率(提高或降低)來達到滿足轉換密度值TD的特性。對此,相對省去了不少調整時脈訊號CLK的過程時間。
綜上所述,本發明實施例所提供的時脈資料回復電路,可以在省去額外利用有外部參考時脈訊號以對時脈訊號進行調整的情況下,便能準確地偵測出接收到的資料訊號的時脈頻率,且藉此以對內建的時脈產生器的時脈訊號直接進行調整,進而有效地降低系統架構設計上的成本,以及使得時脈資料回復電路能夠進行正常操作。
另外一方面,本發明的核心概念可進一步延伸應用於晶片內部頻率源的校正。如前面所述,晶片內部之頻率源容易受到半導體製程、溫度與電壓變異等影響,而導致有頻率飄移的問題產生。然而,本發明實施例所提供的時脈資料回復電路已知道有此資料訊號的轉換密度值,其中此轉換密度值趨近於一固定值,也就是說代表在一段時間內資料訊號的邊緣值數量趨近於固定。因此,本技術領域中具有通常知識者應可理解出利用同樣的轉換密度值機制來進行晶片內部頻率源的校正。
為了更進一步說明關於時脈資料回復電路的運作流程,本發明進一步提供其頻率偵測方法的一種實施方式。請參閱圖7,圖7是本發明實施例所提供的頻率偵測方法之流程示意圖。本例所述的方法可以在圖1與圖3所示的時脈資料回復電路1執行,因此請一併照圖1與圖3以利理解。另外,詳細步驟流程如前述實施例所述,於此僅作概述而不再多加冗述。
首先,在步驟S701中,利用時脈產生器產生出時脈訊號。在步驟S703中,利用頻率偵測模組根據轉換密度值與接收到的資料訊號產生出控制信號,並且將此控制信號傳輸至時脈產生器,以藉此提高或降低時脈產生器所產生出的時脈訊號的頻率。換句話說,時脈產生器將受控於此控制信號以提高或降低所產生出的時
脈訊號CLK的頻率。
另外一方面,為了更進一步說明關於步驟S703產生出控制信號的技術手段,以下將詳述步驟S703內的其中一種詳細實現方式,其並非用以限制本發明。請參閱圖8,圖8是本發明另一實施例所提供的頻率偵測方法中產生出控制信號之流程示意圖。圖8與中部分與圖7相同之流程步驟以相同之圖號標示,因此在此不再詳述其細節。
請同時參閱圖7與圖8,步驟S703包括有步驟S801~步驟S803。首先,在步驟S801中,利用邊緣偵測單元接收時脈訊號與資料訊號,並且根據時脈訊號與資料訊號的邊緣值數量,分別產生出對應的第一偵測值與第二偵測值。在步驟S803中,利用運算調整單元計算第一偵測值與第二偵測值之間的第一比值,並且比較第一比值與轉換密度值,以產生出相對應的控制信號。
另外一方面,請參閱圖9,圖9是本發明另一實施例所提供的頻率偵測方法之流程示意圖。圖10實施例所述的方法可以在圖4與圖5所示的時脈資料回復電路4執行,因此請一併照圖4與圖5以利理解。另外,詳細步驟流程如前述實施例所述,於此僅作概述而不再多加冗述。相較於圖7的頻率偵測方法,圖9的頻率偵測方法可以利用計算的方式得到出時脈訊號的理想頻率,使得時脈資料回復電路內建的時脈產生器能藉此直接產生出理想頻率的時脈訊號,相對省去了不少調整時脈訊號的過程時間。
首先,在步驟S901中,利用頻率偵測模組,根據轉換密度值與接收到的資料訊號產生出頻率運算值。在步驟S903中,利用時脈產生器,根據接收到的頻率運算值產生出時脈訊號,其中產生出的時脈訊號的頻率與資料訊號的頻率一致。
為了更進一步說明關於步驟S901產生出頻率運算值的技術手段,以下將詳述步驟S901內的其中一種詳細實現方式,其並非用以限制本發明。請參閱圖10,圖10是本發明另一實施例所提供的
頻率偵測方法中產生出頻率運算值之流程示意圖。圖10與中部分與圖9相同之流程步驟以相同之圖號標示,因此在此不再詳述其細節。
首先,在步驟S101中,利用邊緣偵測單元接收資料訊號,並且根據資料訊號的邊緣值數量,產生出對應的第一偵測值。在步驟S103中,利用運算單元,根據第一偵測值與轉換密度值計算出頻率運算值,並且將頻率運算值傳送至時脈產生器。
綜合以上所述,本發明實施例所提供的時脈資料回復電路及其頻率偵測方法,可以在省去額外利用有外部參考時脈訊號以對時脈訊號進行調整的情況下,便能準確地偵測出接收到的資料訊號的時脈頻率,且藉此以對內建的時脈產生器的時脈訊號直接進行校正調整,進而有效地降低系統架構設計上的成本,以及使得時脈資料回復電路能夠進行正常地操作。
以上所述僅為本發明之實施例,其並非用以侷限本發明之專利範圍。
1‧‧‧時脈資料回復電路
10‧‧‧時脈產生器
12‧‧‧頻率偵測模組
CLK‧‧‧時脈訊號
DS‧‧‧資料訊號
CS‧‧‧控制信號
Claims (14)
- 一種時脈資料回復電路,包括:一時脈產生器,用以產生一時脈訊號;以及一頻率偵測模組,耦接於該時脈產生器,且該頻率偵測模組根據一轉換密度值與接收到的一資料訊號產生一控制信號至該時脈產生器;其中該時脈產生器受控於該控制信號以提高或降低所產生的該時脈訊號的頻率,且該時脈產生器不接收一外部參考時脈訊號;其中該轉換密度值為在一單位間隔時間內該資料訊號的邊緣值數量與一標準時脈訊號的邊緣值數量之比值,其中該資料訊號的邊緣值數量包括正邊緣值數量以及負邊緣數量,且該標準時脈訊號的邊緣值數量包括正邊緣值數量以及負邊緣數量。
- 如請求項第1項所述的時脈資料回復電路,其中該頻率偵測模組包括:一邊緣偵測單元,用以接收該時脈訊號與該資料訊號,並且根據該時脈訊號的邊緣值數量產生一第一偵測值以及該資料訊號的邊緣值數量產生一第二偵測值;以及一運算調整單元,用以計算該第一偵測值與該第二偵測值之間的一第一比值,並且比較該第一比值與該轉換密度值,以產生出相對應的該控制信號。
- 如請求項第2項所述的時脈資料回復電路,其中若該第一比值大於該轉換密度值時,該頻率偵測模組所產生出的該控制信號是控制該時脈產生器以提高所產生出的該時脈訊號的頻率。
- 如請求項第2項所述的時脈資料回復電路,其中若該第一比值小於該轉換密度值時,該頻率偵測模組所產生出的該控制信號是控制該時脈產生器以降低所產生出的該時脈訊號的頻率。
- 一種時脈資料回復電路,包括: 一頻率偵測模組,根據一轉換密度值與接收到的一資料訊號產生一頻率運算值;以及一時脈產生器,耦接於該頻率偵測模組,且該時脈產生器根據接收到的該頻率運算值產生相對應的一時脈訊號,其中該時脈訊號的頻率與該資料訊號的頻率一致,且該時脈產生器不接收一外部參考時脈訊號;其中該轉換密度值為在一單位間隔時間內該資料訊號的邊緣值數量與一標準時脈訊號的邊緣值數量之比值,其中該資料訊號的邊緣值數量包括正邊緣值數量以及負邊緣數量,且該標準時脈訊號的邊緣值數量包括正邊緣值數量以及負邊緣數量。
- 如請求項第5項所述的時脈資料回復電路,其中該頻率偵測模組包括:一邊緣偵測單元,用以接收該資料訊號,並且根據該資料訊號的邊緣值數量產生一第一偵測值;以及一運算單元,根據該第一偵測值與該轉換密度值計算出該頻率運算值,並且將該頻率運算值傳送至該時脈產生器。
- 如請求項第6項所述的時脈資料回復電路,其中該頻率偵測模組計算出的該頻率運算值等於在該單位間隔時間內該時脈產生器所產生出的該時脈訊號的邊緣值數量。
- 一種頻率偵測方法,適用於一時脈資料回復電路,其中該時脈資料回復電路包括一時脈產生器與一頻率偵測模組,且該頻率偵測方法包括:利用該時脈產生器產生一時脈訊號;以及利用該頻率偵測模組根據一轉換密度值與接收到的一資料訊號產生一控制信號至該時脈產生器;其中該時脈產生器受控於該控制信號以提高或降低所產生的該時脈訊號的頻率,且該時脈產生器不接收一外部參考時脈訊號; 其中該轉換密度值為在一單位間隔時間內該資料訊號的邊緣值數量與一標準時脈訊號的邊緣值數量之比值,其中該資料訊號的邊緣值數量包括正邊緣值數量以及負邊緣數量,且該標準時脈訊號的邊緣值數量包括正邊緣值數量以及負邊緣數量。
- 如請求項第8項所述的頻率偵測方法,其中該頻率偵測模組包括一邊緣偵測單元與一運算調整單元,且該頻率偵測方法包括:利用該邊緣偵測單元接收該時脈訊號與該資料訊號,並且根據該時脈訊號的邊緣值數量產生一第一偵測值以及該資料訊號的邊緣值數量產生一第二偵測值;以及利用該運算調整單元計算該第一偵測值與該第二偵測值之間的一第一比值,並且比較該第一比值與該轉換密度值,以產生出相對應的該控制信號。
- 如請求項第9項所述的頻率偵測方法,其中若該第一比值大於該轉換密度值時,該頻率偵測模組所產生出的該控制信號是控制該時脈產生器以提高所產生出的該時脈訊號的頻率。
- 如請求項第9項所述的頻率偵測方法,其中若該第一比值小於該轉換密度值時,該頻率偵測模組所產生出的該控制信號是控制該時脈產生器以降低所產生出的該時脈訊號的頻率。
- 一種頻率偵測方法,適用於一時脈資料回復電路,其中該時脈資料回復電路包括一頻率偵測模組與一時脈產生器,且該頻率偵測方法包括:利用該頻率偵測模組,根據一轉換密度值與接收到的一資料訊號產生一頻率運算值;以及利用該時脈產生器,根據接收到的該頻率運算值產生相對應的一時脈訊號,其中該時脈訊號的頻率與該資料訊號的頻率一致,且該時脈產生器不接收一外部參考時脈訊號;其中該轉換密度值為在一單位間隔時間內該資料訊號的邊緣值數量與一標準時脈訊號的邊緣值數量之比值,其中該資料 訊號的邊緣值數量包括正邊緣值數量及負邊緣數量,該標準時脈訊號的邊緣值數量包括正邊緣值數量及負邊緣數量。
- 如請求項第12項所述的頻率偵測方法,其中該頻率偵測模組包括一邊緣偵測單元與一運算單元,且該頻率偵測方法包括:利用該邊緣偵測單元接收該資料訊號,並且根據該資料訊號的邊緣值數量產生一第一偵測值;以及利用該運算單元,根據該第一偵測值與該轉換密度值計算出該頻率運算值,並且將該頻率運算值傳送至該時脈產生器。
- 如請求項第13項所述的頻率偵測方法,其中該頻率偵測模組計算出的該頻率運算值等於在該單位間隔時間內該時脈產生器所產生出的該時脈訊號的邊緣值數量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104102844A TWI580242B (zh) | 2015-01-28 | 2015-01-28 | 時脈資料回復電路及其頻率偵測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104102844A TWI580242B (zh) | 2015-01-28 | 2015-01-28 | 時脈資料回復電路及其頻率偵測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201628367A TW201628367A (zh) | 2016-08-01 |
TWI580242B true TWI580242B (zh) | 2017-04-21 |
Family
ID=57181912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104102844A TWI580242B (zh) | 2015-01-28 | 2015-01-28 | 時脈資料回復電路及其頻率偵測方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI580242B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI769046B (zh) * | 2021-08-10 | 2022-06-21 | 瑞昱半導體股份有限公司 | 具有頻率校正機制的訊號中繼裝置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200744321A (en) * | 2006-05-24 | 2007-12-01 | Novatek Microelectronics Corp | Phase lock loop and the digital control oscillator thereof |
US20110169535A1 (en) * | 2010-01-14 | 2011-07-14 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
-
2015
- 2015-01-28 TW TW104102844A patent/TWI580242B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200744321A (en) * | 2006-05-24 | 2007-12-01 | Novatek Microelectronics Corp | Phase lock loop and the digital control oscillator thereof |
US20110169535A1 (en) * | 2010-01-14 | 2011-07-14 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
Also Published As
Publication number | Publication date |
---|---|
TW201628367A (zh) | 2016-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673968B2 (en) | Multi-wire open-drain link with data symbol transition based clocking | |
US8552781B2 (en) | Digital quadrature phase correction | |
US11294837B2 (en) | Dynamic delay calibration of devices attached to bus systems utilizing time-multiplexed clock and data lines | |
TWI580214B (zh) | 用於抖動等化及相位誤差檢測之設備,方法及系統 | |
JP5174493B2 (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
TWI831885B (zh) | 用於提供快速穩定正交偵測與校正的設備及方法 | |
US7956660B2 (en) | Signal processing device | |
US9268888B1 (en) | Latency computation circuitry | |
US11657010B2 (en) | Dynamic timing calibration systems and methods | |
US7555085B1 (en) | CDR algorithms for improved high speed IO performance | |
US20120072759A1 (en) | Timing Error Correction System and Method | |
JP3982464B2 (ja) | 通信装置 | |
US20140169507A1 (en) | Manchester code receiving circuit | |
TWI580242B (zh) | 時脈資料回復電路及其頻率偵測方法 | |
US10936007B2 (en) | Hybrid method for high-speed serial link skew calibration | |
US20160050063A1 (en) | Start-stop synchronous type serial data acquisition device and start-stop synchronous type serial data acquisition method | |
US20150193288A1 (en) | Precursor Adaptation Algorithm for Asynchronously Clocked SERDES | |
US7835469B2 (en) | Method of compensating skew, digital communication system, receiver, electronic device, circuit and computer program product | |
US9686105B2 (en) | Clock and data recovery circuit and frequency detection method thereof | |
JP6064930B2 (ja) | 電気・電子機器、回路、及び通信システム | |
US9350527B1 (en) | Reception unit and receiving method | |
US20110261915A1 (en) | System and method for self-correcting the multiphase clock | |
US20150256330A1 (en) | System and method for phase error compensation in synchronized devices | |
US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
TWI487287B (zh) | 資料及時脈恢復裝置 |