JPWO2007105562A1 - キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 - Google Patents

キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 Download PDF

Info

Publication number
JPWO2007105562A1
JPWO2007105562A1 JP2008505078A JP2008505078A JPWO2007105562A1 JP WO2007105562 A1 JPWO2007105562 A1 JP WO2007105562A1 JP 2008505078 A JP2008505078 A JP 2008505078A JP 2008505078 A JP2008505078 A JP 2008505078A JP WO2007105562 A1 JPWO2007105562 A1 JP WO2007105562A1
Authority
JP
Japan
Prior art keywords
electronic device
demodulated signal
calibration
gain
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008505078A
Other languages
English (en)
Other versions
JP5066075B2 (ja
Inventor
清隆 一山
清隆 一山
石田 雅裕
雅裕 石田
山口 隆弘
隆弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2007105562A1 publication Critical patent/JPWO2007105562A1/ja
Application granted granted Critical
Publication of JP5066075B2 publication Critical patent/JP5066075B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26Measuring noise figure; Measuring signal-to-noise ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスに対して、キャリブレーションを行うキャリブレーション装置であって、復調信号の直流成分を検出する直流成分検出部と、復調信号の直流成分に基づいて、電子デバイスにおけるゲインを算出するゲイン算出部と、電子デバイスにおけるゲインに基づいて、電子デバイスに対してキャリブレーションを行うキャリブレーション部とを備えるキャリブレーション装置を提供する。

Description

本発明は、半導体回路等の電子デバイスをキャリブレーションするキャリブレーション装置及びキャリブレーション方法、並びに電子デバイスを試験する試験装置及び試験方法に関する。特に本発明は、復調器を有する電子デバイスをキャリブレーションする装置及び方法に関する。本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号US11/371,849 出願日 2006年3月10日
従来、電子デバイスの出力信号、電子デバイスの内部の回路間を伝送する信号等のように、電子デバイスの内部で生成された被測定信号を評価する方法として、次の2つの方法が知られている。
第1の方法は、被測定信号を電子デバイスの外部に取り出して評価する方法であり、第2の方法は、BIST(Built In Self Test)を用いて電子デバイスの内部で評価する方法である。
しかし、第1の方法で被測定信号を評価する場合、被測定信号の周波数が高いと、電子デバイスのパッケージのLC成分、及び伝送経路等の影響で、被測定信号が劣化してしまう。このため、当該方法により、例えば被測定信号の変調成分(又はジッタ量)等を測定する場合、電子デバイスの内部で測定する場合に比べ過大に評価してしまう場合がある。このため、当該方法では、被測定信号を精度よく測定することができない。
また、第2の方法で被測定信号を評価する場合、半導体製造プロセス変動、温度、供給電圧等の変化により、BIST回路の周波数特性が変化する。また、電子デバイス間のばらつきも生じてしまう。このため、精度よく測定を行うには、電子デバイス毎にBIST回路の周波数特性を測定し、キャリブレーションを行う必要がある。例えば、BIST回路における、周波数毎のゲインを測定する必要がある。このため、短時間での試験が要求される量産試験では、当該方法を用いることは困難である。
そこで本発明は、上記の課題を解決することができるキャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスに対して、キャリブレーションを行うキャリブレーション装置であって、復調信号の直流成分を検出する直流成分検出部と、復調信号の直流成分に基づいて、電子デバイスにおけるゲインを算出するゲイン算出部と、電子デバイスにおけるゲインに基づいて、電子デバイスに対してキャリブレーションを行うキャリブレーション部とを備えるキャリブレーション装置を提供する。
電子デバイスは、復調信号を生成する復調器と、復調器を格納し、復調信号を外部に出力するパッケージ部とを備え、直流成分検出部は、パッケージ部が出力する復調信号の直流成分を検出してよい。
直流成分検出部は、復調信号の平均電圧を検出してよい。ゲイン算出部は、復調信号の平均電圧と、復調信号が所定の論理値を示す場合の電圧値との差分に基づいて、ゲインを算出してよい。
電子デバイスは、試験又は評価の対象となる信号のエッジに応じて、所定のパルス幅のパルスを出力することにより、復調信号を出力するパルス発生器を有し、直流成分検出部は、パルス発生器が出力する復調信号の直流成分を検出してよい。キャリブレーション部は、ゲインに基づいて、パルス発生器におけるパルス幅を調整してよい。キャリブレーション部は、ゲインに基づいて、復調信号の測定値に乗算すべき補正値を算出してよい。
本発明の第2の形態においては、試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスに対して、キャリブレーションを行うキャリブレーション方法であって、復調信号の直流成分を検出する直流成分検出段階と、復調信号の直流成分に基づいて、電子デバイスにおけるゲインを算出するゲイン算出段階と、電子デバイスにおけるゲインに基づいて、電子デバイスに対してキャリブレーションを行うキャリブレーション段階とを備えるキャリブレーション方法を提供する。
本発明の第3の形態においては、試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスを試験する試験装置であって、電子デバイスに対してキャリブレーションを行うキャリブレーション装置と、キャリブレーションされた電子デバイスが出力する復調信号のジッタ量に基づいて、電子デバイスの良否を判定する判定部とを備え、キャリブレーション装置は、復調信号の直流成分を検出する直流成分検出部と、復調信号の直流成分に基づいて、電子デバイスにおけるゲインを算出するゲイン算出部と、電子デバイスにおけるゲインに基づいて、電子デバイスに対してキャリブレーションを行うキャリブレーション部とを有する試験装置を提供する。
本発明の第4の形態においては、試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスを試験する試験方法であって、電子デバイスに対してキャリブレーションを行うキャリブレーション段階と、キャリブレーションされた電子デバイスが出力する復調信号のジッタ量に基づいて、電子デバイスの良否を判定する判定段階とを備え、キャリブレーション段階は、復調信号の直流成分を検出する段階と、復調信号の直流成分に基づいて、電子デバイスにおけるゲインを算出する段階と、電子デバイスにおけるゲインに基づいて、電子デバイスに対してキャリブレーションを行う段階とを有する試験方法を提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
本発明によれば、復調信号の直流成分を用いてキャリブレーションを行うので、デバイスパッケージ等のLC成分の影響を受けず、精度のよいキャリブレーションを行うことができる。また、高速にキャリブレーションを行うことができる。このため、精度よく且つ高速にデバイスの試験を行うことができる。
図1は、本発明の実施形態に係る、試験装置100及び電子デバイス200の構成の一例を示す図である。 図2は、図1において説明した試験装置100の動作の一例を示す図である。 図3は、復調器230に入力される出力信号、及び復調器230が出力する復調信号の波形の一例を示す図である。 図4は、k周期目の復調信号の波形の一例を示す図である。 図5は、キャリブレーション段階S440の処理の一例を示すフローチャートである。 図6は、サイン波の周期ジッタを印加したクロックを、出力信号として復調器230に入力した場合における、復調器230が出力する復調信号を用いて、VDCとVLとの差分を変化させて復調器230のゲイン−Gをシミュレーション(Matlab)で求めた結果を示す。 図7は、復調器230の構成の一例を示す図である。 図8は、復調器230の構成の他の例を示す図である。 図9は、電子デバイス200の構成の他の例を示す図である。 図10は、電子デバイス200の構成の他の例を示す図である。 図11は、電子デバイス200の構成の他の例を示す図である。 図12は、試験装置100の構成の他の例を示す図である。
符号の説明
100・・・試験装置、110・・・測定部、120・・・判定部、130・・・積分器、140・・・切替部、 200・・・電子デバイス、210・・・動作回路、220・・・パッケージ部、230・・・復調器、232・・・遅延部、234・・・位相検出部、236・・・ミキサ、240・・・出力部、250・・・切替部、260・・・積分器、300・・・キャリブレーション装置、310・・・直流成分検出部、320・・・ゲイン算出部、330・・・キャリブレーション部、340・・・制御部
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る、試験装置100及び電子デバイス200の構成の一例を示す図である。電子デバイス200は、半導体回路等のデバイスであって、位相復調又は周波数復調された被測定信号を生成する。被測定信号は、例えば電子デバイス200が外部に出力する信号であってよく、また電子デバイス200の内部において伝送する信号であってもよい。試験装置100は、被測定信号に基づいて、電子デバイス200の良否を判定する。
電子デバイス200は、動作回路210、復調器230、及びパッケージ部220を備える。動作回路210は、評価又は試験の対象となる回路であり、回路動作に基づく出力信号を出力する。例えば、動作回路210は、クロック信号を生成するPLL回路であってよく、その他の信号を発生するロジック回路又はアナログ回路であってもよい。
復調器230は、動作回路210から出力信号を受け取り、出力信号の位相変調成分又は周波数変調成分を復調した復調信号を被測定信号として出力する。例えば復調器230は、高周波数のキャリア信号を低周波数の変調成分で変調した出力信号から、低周波数の変調成分を抽出する。
パッケージ部220は、動作回路210及び復調器230が内部に設けられる。例えばパッケージ部220は、セラミック又は樹脂等により形成され、動作回路210及び復調器230を外部から絶縁する。また、パッケージ部220は、電子デバイス200の内部と外部とを電気的に接続する端子を有する。例えば、パッケージ部220は、動作回路210が生成する出力信号を出力する端子を有してよく、復調器230が生成する信号を出力する端子を有していてもよい。また、パッケージ部220は、動作回路210及び復調器230に対して共通の出力端子を有していてもよい。
このような構成により、電子デバイス200は、低周波数の被測定信号で変調成分を出力することができる。このため、パッケージ部220の外部で被測定信号を計測した場合であっても、信号の劣化が小さく、精度よく位相変調成分又は周波数変調成分を測定することができる。
試験装置100は、測定部110、判定部120、及びキャリブレーション装置300を備える。測定部110は、電子デバイス200が出力する復調信号に基づいて、変調成分を測定する。例えば測定部110は、当該復調信号をサンプリングすることにより、変調成分を測定してよい。また測定部110は、当該サンプリング結果に基づいて、動作回路210が出力する出力信号におけるジッタ量を算出してよい。この場合、出力信号に含まれる変調成分が、ジッタ成分に対応する。
判定部120は、測定部110における測定結果に基づいて、電子デバイス200の良否を判定する。例えば判定部120は、測定部110が測定したジッタ量に基づいて、電子デバイス200の良否を判定してよい。
キャリブレーション装置300は、復調器230に対してキャリブレーションを行う。復調器230は、入出力間に回路特性に応じたゲインを有するので、試験装置100に入力される復調信号は、動作回路210が出力する出力信号に含まれる変調成分に、復調器230のゲインを乗じたものとなる。このため、キャリブレーション装置300は、復調器230のゲインを所定のゲインに調整し、測定部110に変調成分を精度よく測定させる。
キャリブレーション装置300は、直流成分検出部310、ゲイン算出部320、キャリブレーション部330、及び制御部340を有する。直流成分検出部310は、電子デバイス200が出力する復調信号の直流成分を検出する。例えば、直流成分検出部310は、復調信号の平均電圧を、復調信号の直流成分として検出してよい。また、直流成分検出部310は、測定部110に入力される復調信号を分岐して受け取ってよい。
ゲイン算出部320は、直流成分検出部310が検出した直流成分に基づいて、復調器230におけるゲインを算出する。キャリブレーション部330は、ゲイン算出部320が算出したゲインに基づいて、復調器230に対してキャリブレーションを行う。当該キャリブレーションは、復調器230に対して直接行ってよく、また試験装置100が測定する測定値を当該ゲインに基づいて補正することにより、復調器230に対して間接的にキャリブレーションを行ってもよい。
本例におけるキャリブレーション部330は、当該ゲインに基づいて、復調信号の測定値に乗算すべき補正値を算出し、判定部120に通知する。例えばキャリブレーション部330は、当該ゲインの逆数を当該補正値として算出する。判定部120は、当該補正値に基づいて、測定部110が測定した測定値を補正することにより、復調器230におけるゲインの影響を低減する。
このような処理により、動作回路210が出力する変調成分を精度よく測定することができる。また、電子デバイス200を精度よく試験することができる。
制御部340は、電子デバイス200を制御し、復調信号を出力させる。例えば、電子デバイス200は、実動作時に出力信号を外部に出力し、電子デバイス200の試験時に復調信号を外部に出力する回路であってよい。この場合、制御部340は、電子デバイス200の試験時に、電子デバイス200に復調信号を出力させる。
図2は、図1において説明した試験装置100の動作の一例を示す図である。まず出力制御段階S400において、制御部340は、電子デバイス200に、復調信号を出力させる。次に、測定段階S420において、測定部110は、復調信号を測定する。
次に、キャリブレーション段階S440において、キャリブレーション装置300は、復調器230におけるゲインを算出する。またキャリブレーション装置300は、当該ゲインに基づいて、キャリブレーションを行う。本例においては、キャリブレーション装置300は、復調信号の直流成分に基づいてゲインを算出する。またキャリブレーション装置300は、判定部120に当該ゲインに基づく補正値を通知する。
次に、判定段階S460において、判定部120は、測定部110が測定した復調信号のジッタ量に基づいて、電子デバイス200の良否を判定する。例えば判定部120は、測定部110が測定したジッタ量を、予め定められた判定値と比較することにより、電子デバイス200の良否を判定してよい。
図3は、復調器230に入力される出力信号、及び復調器230が出力する復調信号の波形の一例を示す図である。図3に示すように、出力信号は、周波数変調又は位相変調により、各サイクルにおけるパルスのタイミングは、キャリア周期(0、T、2T、・・・)に対してずれを有する。また、各パルスのパルス幅は異なる。
復調器230は、出力信号のエッジに応じて、所定のパルス幅Wのパルスを出力することにより、復調信号を出力する。本例において復調器230は、出力信号の立ち上がりエッジ毎に、当該パルスを出力する。復調器230は、当該パルスを生成するパルス発生器を有してよい。パルス発生器は、例えば遅延回路と論理回路とを組み合わせることにより容易に構成することができる。このような動作により、復調器230は、出力信号のエッジ位置の情報(変調成分)を抽出した復調信号を生成する。
図4は、k周期目の復調信号の波形の一例を示す図である。VHは復調信号が論理値1を示す場合の電圧値を示し、VLは復調信号が論理値0を示す場合の電圧値を示す。またTは復調信号の平均周期を示し、Jkはk周期目の周期ジッタ量を示す。
復調信号のk周期目の平均電圧は、下式で与えられる。
Figure 2007105562
・・・式(1)
ここで、Jk/TをJk'とすると、式(1)は下式となる。
Figure 2007105562
・・・式(2)
Jk'の絶対値が0.1以下の場合、
Figure 2007105562
・・・式(3)
と1%以内の誤差で近似できる。式(3)を式(2)に代入し、下式が得られる。
Figure 2007105562
・・・式(4)
式(4)からわかるように、平均電圧は周期ジッタJk'に比例するので、復調信号を測定することにより、周期ジッタを測定することができる。測定部110は、復調信号の平均電圧を測定することにより、周期ジッタを測定してよい。
また、タイミングジッタは、周期ジッタを累積加算した値と等しいので、周期ジッタを積分することによりタイミングジッタを求めることができる。測定部110は、復調信号を積分した信号に基づいて、復調信号のタイミングジッタを測定してよい。この場合、測定部110は、積分回路のゲインを予め通知されることが好ましい。積分回路のゲインにより、タイミングジッタを除算することにより、積分回路のばらつきの影響を排除することができる。
式(4)から、復調器230におけるゲインGは、平均電圧と周期ジッタの比例係数として、下式で与えられる。
Figure 2007105562
・・・式(5)
ここで、パルス幅Wは、プロセス変動、温度等によりばらつくので、電子デバイス200毎にゲインGの値もばらついてしまう。キャリブレーション装置300は、当該ばらつきをキャリブレーションする。
また、式(4)の右辺第2項は、パルス幅Wが一定であるので一定値をとる。一方、式(4)の右辺第1項は、周期ジッタJk'に比例しており、時間平均した値は零となる。よって、式(4)の右辺第2項が復調信号の直流成分VDCとなり、式(4)は下式に変形される。
Figure 2007105562
・・・式(6)
式(6)から復調器230のゲインGは、下式となる。
Figure 2007105562
・・・式(7)
従って、復調信号が論理値0を示す場合の電圧値VL、及び復調信号の直流成分の電圧値VDCを求めることで、復調器230のゲインGを求めることができる。特に、VL=0(GND)の場合、復調器230のゲインGは、復調信号の直流成分の電圧値VDCから求めることができる。直流成分検出部310は、電圧値VL及びVDCを測定してよい。また電圧値VLが既知である場合、直流成分検出部310は、電圧値VDCを測定してよい。
ゲイン算出部320は、直流成分検出部310の測定結果に基づいて、式(7)のようにゲインGを算出する。キャリブレーション部330は、当該ゲインGに基づく補正係数を判定部120に通知する。
復調信号の周期ジッタ成分(変調成分)は、復調器230のゲインGにより増幅されるので、測定部110における周期ジッタの測定値を、ゲインGで除算することで、復調器230に入力される出力信号の周期ジッタを、復調器230のプロセス変動等の影響を排除して測定することができる。
プロセス変動によるゲインのばらつきは、信号の周波数に依存せず、直流成分に基づくキャリブレーションでプロセス変動の影響を排除することができる。キャリブレーション部330は、直流成分に基づいて算出した補正値を、全ての周波数帯域に適用してよい。
また、キャリブレーションは、試験開始前、または試験開始から電子デバイス200の良否を判定する間であれば、いずれのタイミングで行ってもよい。また、測定部110がジッタ量を測定する場合に、キャリブレーション装置300が平行してゲインを算出してもよい。
図5は、キャリブレーション段階S440の処理の一例を示すフローチャートである。まず、制御部340は、復調信号が論理値0を示す場合の電圧値VLが既知であるか否かを判定する(S442)。VLが既知である場合、S448の処理を行う。VLが既知でない場合、制御部340は、復調器230に論理値0の信号を出力させる(S444)。つまり、制御部340は、電圧値をVLに固定した信号を復調器230に出力させる。そして、直流成分検出部310は、復調器230が出力する信号の電圧値VLを測定する。
次に、制御部340は、復調器230に復調信号を出力させる。また、直流成分検出部310は、復調信号の直流成分を検出する(S448)。直流成分検出部310は、復調信号の平均電圧を、当該直流成分として検出してよい。
次に、ゲイン算出部320は、論理値0の電圧値VL及び直流成分の電圧値VDCに基づいて、復調器230のゲインGを算出する(S450)。キャリブレーション部330は、当該ゲインに基づいてキャリブレーションを行う(S452)。
図6は、サイン波の周期ジッタを印加したクロックを、出力信号として復調器230に入力した場合における、復調器230が出力する復調信号を用いて、VDCとVLとの差分を変化させて復調器230のゲイン−Gをシミュレーション(Matlab)で求めた結果を示す。本例においては、VDCとVLとの差分が0.2V、0.4V、0.6V、0.8V、1Vのそれぞれの場合のゲインをプロットする。図6に示すように、当該ゲインは原点と座標(1,1)を通る直線上にプロットされ、式(7)が成立することが確認される。
図7は、復調器230の構成の一例を示す図である。本例における復調器230は、遅延部232と位相検出部234を有する。遅延部232は、動作回路210が出力する出力信号を受け取り、出力信号を所定の遅延時間で遅延させた遅延信号を生成する。遅延部232における遅延時間は、上述したパルス幅Wと略等しい。
位相検出部234は、動作回路210が出力する出力信号と、遅延部232が出力する遅延信号とを受け取り、出力信号と遅延信号との位相差に応じたパルス幅のパルスを出力し、復調信号を生成する。位相検出部234は、例えば排他的論理和回路であってよい。当該位相差は、遅延部232における遅延時間と略等しいので、復調信号のパルス幅は当該遅延時間と略等しい。
遅延部232における遅延時間は、外部から制御できることが好ましい。この場合、キャリブレーション装置300は、遅延部232における遅延時間を制御することにより、復調器230のゲインを調整してよい。式(5)に示すように、遅延部232における遅延時間、即ち復調信号のパルス幅Wを調整することにより、復調器230のゲインを調整することができる。キャリブレーション装置300は、復調器230のゲインが最適値(最大値)となるように遅延部232における遅延時間を調整してよい。また、測定部110は、キャリブレーション装置300が遅延時間を調整した後に、復調信号を測定することが好ましい。
また、復調器230の構成は、図7に示した構成に限定されない。例えば出力信号を分周して遅延部232及び位相検出部234に入力する分周器を更に有してよい。また遅延部232の出力を判定するインバータを更に有してよい。この場合、位相検出部234は論理積回路であってよい。また、位相検出器234は、位相周波数検出器であってもよい。
図8は、復調器230の構成の他の例を示す図である。本例における復調器230は、遅延部232及びミキサ236を有する。遅延部232は、動作回路210が出力する出力信号を受け取り、出力信号を所定の遅延時間で遅延させた遅延信号を生成する。例えば遅延部232は、出力信号を、1/4周期遅延させた遅延信号を生成する。ミキサ236は、出力信号と遅延信号とを乗算し、復調信号を生成する。
例えば位相変調された出力信号f(t)は下式であらわされる。
Figure 2007105562
・・・式(8)
但し、ω0は出力信号のキャリア成分の角周波数を示し、Δφ(t)は位相変調成分を示す。
この場合、信号を1/4周期遅延させた遅延信号g(t)は下式であらわされる。
Figure 2007105562
・・・式(9)
但し、Tは出力信号のキャリア成分の周期を示す。
ミキサ236が出力する復調信号は、式(8)及び式(9)に示す信号を乗算した信号であるので、復調信号v(t)は下式であらわされる。
Figure 2007105562
・・・式(10)
ここで、低域通過フィルタを用いて式(10)の右辺第1項を除去することにより、復調信号v(t)は下式となる。
Figure 2007105562
・・・式(11)
また、Δφ(t)−Δφ(t−T/4)が十分に小さければ、式(11)は下式で近似できる。
Figure 2007105562
・・・式(12)
式(12)に示すように、ミキサ236の出力から、1/4周期あたりのタイミングジッタの変動量(すなわち、周期ジッタ)が求まる。よって、当該変動量を1/4周期毎に加算していくことで、出力信号のタイミングジッタを復調することができる。復調器230は、式(10)の右辺第1項を除去する低域通過フィルタを更に有してよい。また、キャリブレーション部330は、復調器230のゲインに基づいて、補正値を算出してよい。
図9は、電子デバイス200の構成の他の例を示す図である。本例における電子デバイス200は、図1に示した電子デバイス200の構成に加え、出力部240を更に備える。他の構成要素は、図1において同一の符号を付した構成要素と同一の機能を有してよい。
出力部240は、動作回路210が出力する出力信号と、復調器230が出力する復調信号とを受け取り、いずれかを選択して外部に出力する。例えば出力部240は、電子デバイス200の実動作時に出力信号を外部に出力し、電子デバイス200の試験時に復調信号を外部に出力する。また、出力部240は、通常時には出力信号を外部に出力し、外部から復調信号を出力する旨の指示があった場合に復調信号を外部に出力してもよい。
図10は、電子デバイス200の構成の他の例を示す図である。本例における電子デバイス200は、複数の動作回路210、切替部250、及び復調器230を備える。複数の動作回路210は、それぞれ出力信号を生成する。切替部250は、複数の動作回路210が出力する出力信号のうち、いずれの出力信号を復調器230に入力するかを切り替える。例えば、切替部250は、試験装置100からいずれの動作回路210の試験を行うかの指示を受け取り、当該指示に応じて出力信号を選択してよい。
復調器230は、入力される出力信号を復調した復調信号を出力する。復調器230は、図9に示すように出力部240を介して復調信号を外部に出力してよく、また出力部240を介さずに復調信号を外部に出力してもよい。
図11は、電子デバイス200の構成の他の例を示す図である。本例における電子デバイス200は、図9に示した電子デバイス200の構成に加え、積分器260を更に備える。他の構成要素は、図9において同一の符号を付した構成要素と同一の機能を有してよい。
積分器260は、復調器230が出力する復調信号を積分する。例えば積分器260は、復調信号が論理値1を示す間、所定の充電電流で充電され、復調信号が論理値0を示す間、所定の放電電流で放電されるコンデンサであってよい。当該コンデンサの電圧値により、復調信号の積分値を検出することができる。
また、出力部240は、動作回路210が出力する出力信号、復調器230が出力する復調信号、又は積分器260が出力する信号のいずれかを選択して外部に出力する。例えば出力部240は、電子デバイス200の実動作時に出力信号を選択し、出力信号の周期ジッタを測定する場合に復調信号を選択し、出力信号のタイミングジッタを測定する場合に積分器260の出力信号を選択してよい。
また、キャリブレーション部330は、積分器260のゲインが予め通知されることが好ましい。積分器260が出力する信号の変調成分は、復調器230及び積分器260のゲインにより増幅されるので、キャリブレーション部330は、測定した復調器230のゲインに加え、積分器260のゲインに更に基づいてキャリブレーションを行うことが好ましい。
図12は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、図1に示した試験装置100の構成に加え、積分器130及び切替部140を更に備える。この場合、電子デバイス200は、図11において説明した積分器260を備えなくともよい。
積分器130は、電子デバイス200が出力する復調信号を積分する。切替部140は、復調信号又は積分器130の出力信号のいずれかを選択して、測定部110及び直流成分検出部310に入力する。例えば切替部140は、出力信号の周期ジッタを測定する場合に復調信号を選択し、出力信号のタイミングジッタを測定する場合に積分器130の出力信号を選択してよい。また切替部140は、復調器230のゲインを測定する場合、復調信号を選択してよい。また、キャリブレーション部330は、積分器130のゲインが予め通知されることが好ましい。
上記説明から明らかなように、本発明によれば、復調信号の直流成分を用いてキャリブレーションを行うので、デバイスパッケージ等のLC成分の影響を受けず、精度のよいキャリブレーションを行うことができる。また、高速にキャリブレーションを行うことができる。このため、精度よく且つ高速にデバイスの試験を行うことができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (15)

  1. 試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスに対して、キャリブレーションを行うキャリブレーション装置であって、
    前記復調信号の直流成分を検出する直流成分検出部と、
    前記復調信号の前記直流成分に基づいて、前記電子デバイスにおけるゲインを算出するゲイン算出部と、
    前記電子デバイスにおけるゲインに基づいて、前記電子デバイスに対してキャリブレーションを行うキャリブレーション部と
    を備えるキャリブレーション装置。
  2. 前記電子デバイスは、
    前記復調信号を生成する復調器と、
    前記復調器を格納し、前記復調信号を外部に出力するパッケージ部と
    を備え、
    前記直流成分検出部は、前記パッケージ部が出力する前記復調信号の前記直流成分を検出する
    請求項1に記載のキャリブレーション装置。
  3. 前記直流成分検出部は、前記復調信号の平均電圧を検出する
    請求項1に記載のキャリブレーション装置。
  4. 前記ゲイン算出部は、前記復調信号の平均電圧と、前記復調信号が所定の論理値を示す場合の電圧値との差分に基づいて、前記ゲインを算出する
    請求項3に記載のキャリブレーション装置。
  5. 前記電子デバイスは、前記試験又は評価の対象となる信号のエッジに応じて、所定のパルス幅のパルスを出力することにより、前記復調信号を出力するパルス発生器を有し、
    前記直流成分検出部は、前記パルス発生器が出力する前記復調信号の直流成分を検出する
    請求項1に記載のキャリブレーション装置。
  6. 前記キャリブレーション部は、前記ゲインに基づいて、前記パルス発生器におけるパルス幅を調整する
    請求項5に記載のキャリブレーション装置。
  7. 前記キャリブレーション部は、前記ゲインに基づいて、前記復調信号の測定値に乗算すべき補正値を算出する
    請求項1に記載のキャリブレーション装置。
  8. 試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスに対して、キャリブレーションを行うキャリブレーション方法であって、
    前記復調信号の直流成分を検出する直流成分検出段階と、
    前記復調信号の前記直流成分に基づいて、前記電子デバイスにおけるゲインを算出するゲイン算出段階と、
    前記電子デバイスにおけるゲインに基づいて、前記電子デバイスに対してキャリブレーションを行うキャリブレーション段階と
    を備えるキャリブレーション方法。
  9. 前記直流成分検出段階は、前記復調信号の平均電圧を検出する
    請求項8に記載のキャリブレーション方法。
  10. 前記ゲイン算出段階は、前記復調信号の平均電圧と、前記復調信号が所定の論理値を示す場合の電圧値との差分に基づいて、前記ゲインを算出する
    請求項9に記載のキャリブレーション方法。
  11. 前記電子デバイスは、前記試験又は評価の対象となる信号のエッジに応じて、所定のパルス幅のパルスを出力することにより、前記復調信号を出力するパルス発生器を有し、
    前記直流成分検出段階は、前記パルス発生器が出力する前記復調信号の直流成分を検出する
    請求項8に記載のキャリブレーション方法。
  12. 前記キャリブレーション段階は、前記ゲインに基づいて、前記パルス発生器におけるパルス幅を調整する
    請求項11に記載のキャリブレーション方法。
  13. 前記キャリブレーション段階は、前記ゲインに基づいて、前記復調信号の測定値に乗算すべき補正値を算出する
    請求項8に記載のキャリブレーション方法。
  14. 試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスを試験する試験装置であって、
    前記電子デバイスに対してキャリブレーションを行うキャリブレーション装置と、
    キャリブレーションされた前記電子デバイスが出力する前記復調信号のジッタ量に基づいて、前記電子デバイスの良否を判定する判定部と
    を備え、
    前記キャリブレーション装置は、
    前記復調信号の直流成分を検出する直流成分検出部と、
    前記復調信号の前記直流成分に基づいて、前記電子デバイスにおけるゲインを算出するゲイン算出部と、
    前記電子デバイスにおけるゲインに基づいて、前記電子デバイスに対してキャリブレーションを行うキャリブレーション部と
    を有する試験装置。
  15. 試験又は評価の対象となる信号の変調成分を復調した復調信号を出力する電子デバイスを試験する試験方法であって、
    前記電子デバイスに対してキャリブレーションを行うキャリブレーション段階と、
    キャリブレーションされた前記電子デバイスが出力する前記復調信号のジッタ量に基づいて、前記電子デバイスの良否を判定する判定段階と
    を備え、
    前記キャリブレーション段階は、
    前記復調信号の直流成分を検出する段階と、
    前記復調信号の前記直流成分に基づいて、前記電子デバイスにおけるゲインを算出する段階と、
    前記電子デバイスにおけるゲインに基づいて、前記電子デバイスに対してキャリブレーションを行う段階と
    を有する試験方法。
JP2008505078A 2006-03-10 2007-03-07 キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 Expired - Fee Related JP5066075B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/371,849 US7554332B2 (en) 2006-03-10 2006-03-10 Calibration apparatus, calibration method, testing apparatus, and testing method
US11/371,849 2006-03-10
PCT/JP2007/054448 WO2007105562A1 (ja) 2006-03-10 2007-03-07 キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法

Publications (2)

Publication Number Publication Date
JPWO2007105562A1 true JPWO2007105562A1 (ja) 2009-07-30
JP5066075B2 JP5066075B2 (ja) 2012-11-07

Family

ID=38478906

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008505078A Expired - Fee Related JP5066075B2 (ja) 2006-03-10 2007-03-07 キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法
JP2008505080A Expired - Fee Related JP4954193B2 (ja) 2006-03-10 2007-03-07 ジッタ測定装置、電子デバイス、及び試験装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008505080A Expired - Fee Related JP4954193B2 (ja) 2006-03-10 2007-03-07 ジッタ測定装置、電子デバイス、及び試験装置

Country Status (5)

Country Link
US (2) US7554332B2 (ja)
JP (2) JP5066075B2 (ja)
DE (1) DE112007000571T5 (ja)
TW (2) TW200741226A (ja)
WO (1) WO2007105562A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007617A1 (de) * 2005-02-14 2006-08-24 Advantest Corp. Jittermessvorrichtung, Jittermessverfahren, Prüfvorrichtung und Elektronische Vorrichtung
US7352190B1 (en) * 2006-10-17 2008-04-01 Advantest Corporation Calibration apparatus, calibration method, and testing apparatus
US7957698B2 (en) * 2008-03-11 2011-06-07 Mediatek Inc. Demodulator with output level calibration
US8026726B2 (en) * 2009-01-23 2011-09-27 Silicon Image, Inc. Fault testing for interconnections
US8415979B2 (en) 2010-11-04 2013-04-09 Mediatek Inc. Differential driver with calibration circuit and related calibration method
JP5218535B2 (ja) * 2010-12-09 2013-06-26 横河電機株式会社 パルス信号受信装置及び伝送システム
TWI570418B (zh) * 2014-11-26 2017-02-11 環鴻科技股份有限公司 量測信號延遲時間之裝置及方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365346A (en) * 1987-03-16 1994-11-15 Sharp Kabushiki Kaisha Image signal processor generating reduced memory consumption still images yet preserving image quality
JPH0413273A (ja) * 1990-05-01 1992-01-17 Canon Inc 画像信号の再生装置
JP2536404B2 (ja) * 1993-05-31 1996-09-18 日本電気株式会社 半導体集積回路装置
JPH0964278A (ja) * 1995-08-24 1997-03-07 Fujitsu Ltd 半導体集積回路及びその試験方法
JP2002502041A (ja) * 1998-01-30 2002-01-22 ウェイブクレスト・コーポレイション ジッタ解析方法及び装置
KR100342112B1 (ko) * 1998-11-06 2002-06-26 마츠시타 덴끼 산교 가부시키가이샤 광 디스크의 기록 펄스 조건을 구하는 방법 및 장치
JP2001141767A (ja) 1999-11-09 2001-05-25 Yokogawa Electric Corp ジッタ測定回路とそれを用いたicテスタ
US6594595B2 (en) * 2001-04-03 2003-07-15 Advantest Corporation Apparatus for and method of measuring cross-correlation coefficient between signals
JP2003179142A (ja) 2001-12-10 2003-06-27 Nec Microsystems Ltd ジッタ検査回路を搭載した半導体装置およびそのジッタ検査方法
JP4045105B2 (ja) * 2002-01-30 2008-02-13 株式会社日立産機システム パルス幅変調方法、電力変換装置、およびインバータ装置
DE10219916A1 (de) * 2002-05-03 2003-12-04 Infineon Technologies Ag Testanordnung mit Testautomat und integriertem Schaltkreis sowie Verfahren zur Ermittlung des Zeitverhaltens eines integrierten Schaltkreises
US7359468B2 (en) * 2002-05-17 2008-04-15 Broadcom Corporation Apparatus for synchronizing clock and data between two domains having unknown but coherent phase
JP2004013273A (ja) 2002-06-04 2004-01-15 Ntt Comware Corp ユーザ認証システム、ユーザ認証方法、ユーザ認証プログラムおよび記録媒体
JP4152710B2 (ja) 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
DE60311681T2 (de) * 2002-11-15 2007-11-22 Matsushita Electric Industrial Co., Ltd., Kadoma Leistungsverstärkungsvorrichtung
JP2004226191A (ja) 2003-01-22 2004-08-12 Sharp Corp 高周波集積回路テスト装置
US7206343B2 (en) * 2003-01-24 2007-04-17 Intersil Americas Inc. High resolution digital pulse width modulator for DC-DC voltage converter
US6928127B2 (en) * 2003-03-11 2005-08-09 Atheros Communications, Inc. Frequency synthesizer with prescaler
EP1508813B1 (en) 2003-08-20 2007-01-31 Agilent Technologies, Inc. Spectral jitter analysis allowing jitter modulation waveform analysis
US7136773B2 (en) * 2003-12-16 2006-11-14 Advantest Corporation Testing apparatus and testing method
JP4266350B2 (ja) * 2004-02-12 2009-05-20 株式会社ルネサステクノロジ テスト回路
JP2006003255A (ja) 2004-06-18 2006-01-05 Anritsu Corp ジッタ測定方法およびジッタ測定装置
GB0416627D0 (en) * 2004-07-26 2004-08-25 Toric Ltd Anti-jitter circuits
JP2006064667A (ja) * 2004-08-30 2006-03-09 Renesas Technology Corp 半導体検査装置
JP4692012B2 (ja) * 2005-02-18 2011-06-01 三菱電機株式会社 コンバ−タ制御装置
JP2006342042A (ja) 2005-05-13 2006-12-21 Ideal Star Inc Dna内包炭素クラスターとその製造装置及び製造方法
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter
US8068538B2 (en) * 2005-11-04 2011-11-29 Advantest Corporation Jitter measuring apparatus, jitter measuring method and test apparatus

Also Published As

Publication number Publication date
TW200741226A (en) 2007-11-01
JPWO2007105564A1 (ja) 2009-07-30
US7554332B2 (en) 2009-06-30
DE112007000571T5 (de) 2009-01-22
JP4954193B2 (ja) 2012-06-13
US20070211795A1 (en) 2007-09-13
US20070236284A1 (en) 2007-10-11
TWI409477B (zh) 2013-09-21
JP5066075B2 (ja) 2012-11-07
WO2007105562A1 (ja) 2007-09-20
US8204165B2 (en) 2012-06-19
TW200741225A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP5066075B2 (ja) キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法
JP5300174B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
US20100148751A1 (en) Noise measurement apparatus and test apparatus
JP5133870B2 (ja) 電子デバイス、試験装置、及び試験方法
US8373487B1 (en) True RMS power measurement
JP5202324B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
JP5047187B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
JP5022359B2 (ja) ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
US10483991B2 (en) Semiconductor device and test method
JP2001166007A (ja) ジッタ自動測定回路
US20140114593A1 (en) Apparatus and method for calculating electrical charge quantity or electrical discharge quantity for battery unit according to calibration parameter used for adjusting time interval of electrical charge/discharge calculation, and method for calibrating integral time interval
WO2007105564A1 (ja) ジッタ測定装置、電子デバイス、及び試験装置
JP2008028765A (ja) キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法
US7208982B2 (en) Sampling circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees